CN104810263B - 栅氧化层的制造方法 - Google Patents

栅氧化层的制造方法 Download PDF

Info

Publication number
CN104810263B
CN104810263B CN201410035958.4A CN201410035958A CN104810263B CN 104810263 B CN104810263 B CN 104810263B CN 201410035958 A CN201410035958 A CN 201410035958A CN 104810263 B CN104810263 B CN 104810263B
Authority
CN
China
Prior art keywords
temperature
oxide layer
initial
gate oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410035958.4A
Other languages
English (en)
Other versions
CN104810263A (zh
Inventor
闻正锋
马万里
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410035958.4A priority Critical patent/CN104810263B/zh
Publication of CN104810263A publication Critical patent/CN104810263A/zh
Application granted granted Critical
Publication of CN104810263B publication Critical patent/CN104810263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明提供一种栅氧化层的制造方法，包括：在第一温度和氧气的存在下，在衬底表面形成初始氧化层；在第二温度下，氮气或惰性气体的存在下，将表面形成初始氧化层的衬底进行第一退火处理，所述第二温度高于所述第一温度；在第一温度以及氧气和氯化氢的存在下，在所述初始氧化层表面形成主体氧化层，所述主体氧化层的厚度大于所述初始氧化层。本发明提供的栅氧化层的制造方法能够有效去除在形成氧化层过程中产生的界面态电荷陷阱电荷和固定氧化层电荷，提高栅氧化层的性能。

Description

栅氧化层的制造方法
技术领域
本发明涉及一种栅氧化层的制造方法，属于半导体芯片制造技术领域。
背景技术
栅氧化层为通过将衬底表层的硅氧化为二氧化硅形成，是用作隔离的氧化介质层。在大规模集成电路中，栅氧化层的性能直接决定了集成电路的性能、可靠性以及成品率。
影响栅氧化层性能的因素很多，其中，存在于栅氧化层中的界面态陷阱电荷、固定氧化层电荷和可移动离子电荷的存在会干扰栅氧化层和衬底间的平带电压，继而影响器件的开启电压，使开启电压偏移设定值，导致器件工作不稳，系统稳定性降低。特别对于较薄的栅氧化层（如厚度在以内的栅氧化层），上述几种电荷的存在对其性能的影响更为突出。
目前在栅氧化层的制造方法中，通常先在衬底表面形成较薄的初始氧化层，然后在初始氧化层表面再形成主体氧化层，初始氧化层和主体氧化层共同形成栅氧化层。通过在形成主体氧化层阶段通入氯化氢，以达到减少其中的可移动离子电荷的目的，然而界面态电荷陷阱电荷和固定氧化层电荷不能被有效清除。
发明内容
本发明提供一种栅氧化层的制造方法，该方法能够有效去除在形成氧化层过程中产生的界面态电荷陷阱电荷和固定氧化层电荷，提高栅氧化层的性能。
本发明提供一种栅氧化层的制造方法，包括：
在第一温度和氧气的存在下，在衬底表面形成初始氧化层；
在第二温度下，氮气或惰性气体的存在下，将表面形成初始氧化层的衬底进行第一退火处理，所述第二温度高于所述第一温度；
在第一温度以及氧气和氯化氢的存在下，在所述初始氧化层表面形成主体氧化层。
进一步地，在所述初始氧化层表面形成主体氧化层之后还包括：在第二温度和氯化氢的存在下，氮气或惰性气体的气氛中，将经上述处理的衬底进行第二退火处理。
进一步地，所述第一温度为800-900℃，所述第二温度为1000-1400℃。
进一步地，所述第二温度为1000-1200℃。
进一步地，进行所述第一退火处理的时长为10-30min，进行第二退火处理的时长为10-30min。
进一步地，所述氯化氢的流量为0.1-0.5L/min，所述氮气或惰性气体的流量为5-12L/min。
进一步地，所述初始氧化层的厚度为
进一步地，所述栅氧化层的厚度为
进一步地，所述在第一温度以及氧气和氯化氢的存在下，在所述初始氧化层表面形成主体氧化层，其中所述氯化氢的流量为0.1-0.2L/min，所述氧气的流量为8-12L/min。
进一步地，在衬底表面形成初始氧化层之前还包括：将衬底预热至所述第三温度并保温，再升温至所述第一温度。
本发明提供的栅氧化层的制造方法，在衬底表面形成初始氧化层后，将衬底升温进行退火处理，能够有效消除在初始氧化层与衬底界面中存在的界面态电荷陷阱电荷和固定氧化层电荷，从而提高栅氧化层的性能，保持器件开启电压的稳定。
附图说明
图1为本发明一实施例提供的栅氧化层的制造方法的流程图。
图2为本发明另一实施例提供的栅氧化层的制造方法的流程图。
图3为形成有栅氧化层的衬底的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
通常在制造栅氧化层的过程中，在衬底与栅氧化层的界面（即Si-SiO2界面）会产生悬挂键、不饱和键或断键，这些缺陷会引起界面态陷阱电荷的产生。界面态陷阱电荷会造成器件的开启电压（Vth）不稳，表面反型层载流子迁移率降低，进而导致跨导降低。而在形成栅氧化层过程中，由氧化杂质造成的氧化层结构的损伤和不饱和Si-Si键会导致固定氧化层电荷的产生，固定氧化层电荷存在与Si-SiO2界面的过渡层中，其会造成Vth或平带电压（VFB）的漂移。存在于栅氧化层内部的可移动离子电荷(Qm)主要是钠离子和钾离子，也会造成Vth或平带电压（VFB）的漂移。
针对上述问题，本发明的一个实施例提供一种栅氧化层的制造方法。图1为本实施例提供的栅氧化层的制造方法的流程图。图3本实施例制造的形成有栅氧化层的衬底的结构示意图。
本实施例提供的栅氧化层的制造方法包括：
101、在第一温度下，在衬底1表面形成初始氧化层2。
通常，制造栅氧化层使用的反应器可以为管式炉。衬底1可使用多晶硅晶圆。在生长氧化层的工艺中，先将衬底1上载至管式炉内，通入氧气，在第一温度下将衬底1表层氧化生成一层薄氧化物介质层，即初始氧化层2，其厚度一般可以为初始氧化层2可以避免103步骤中的氯化氢直接与衬底表面的硅接触，生成硅氯化合物。
在衬底表面生长形成初始氧化层2之前，还可以包括：将用作衬底的晶圆上载至管式炉中，进行预热至第三温度并保温一段时间，例如10-20min，再升温至第一温度生长初始氧化层2。
102、在第二温度下，氮气或惰性气体的存在下，将表面形成初始氧化层2的衬底1进行第一退火处理，所述第二温度高于所述第一温度。
在进行第一退火处理时，所述第一温度优选为800-900℃，所述第二温度优选为1000-1400℃，更优选为1000-1200℃，所述第三温度优选为650-750℃，生长初始氧化层2的时间一般在5min以内即可达到的厚度，生长主体氧化层3的时间一般可以为30min以内，选择上述温度和时间有利于制造厚度小于的薄栅氧化层，例如其厚度可为通常可用于互补金属氧化物半导体或横向扩散金属氧化物半导体中。
在进行第一退火处理的过程中，氮气或惰性气体被通入管式炉中，将管式炉中的氧气全部置换，以避免初始氧化层2继续生长。所述氮气或惰性气体的流量可以为5-12L/min。
进一步地，所述第一退火处理的时长可以为10-30min。选择上述退火时间有利于在清除界面态陷阱电荷和固定氧化层电荷的同时提高工艺效率。
103、在第一温度以及氯化氢的存在下，在所述初始氧化层2表面形成主体氧化层3。
在步骤103中同时通入少量的氯化氢可以减少栅氧化层中可移动金属离子电荷的含量。所述氯化氢的流量可以为0.1-0.2L/min，所述氧气的流量可以为8-12L/min。
本发明中，第一温度、第二温度和第三温度之间转变时的升温和降温速率例如可以选择3-8℃/min。
步骤103中，主体氧化层3生长达到设定厚度之后，通常使用氮气或惰性气体置换管式炉中的氧气，以避免主体氧化层3继续生长，然后降温完成栅氧化层的制造。
在生长初始氧化层2过程中，衬底1和初始氧化层2的界面（即Si-SiO2界面）及该界面的过渡层中会产生界面态陷阱电荷和固定氧化层电荷，根据本发明提供的方法，经过第一退火处理后，可以消除大部分的界面态陷阱电荷和固定氧化层电荷。将本实施例制造的形成有栅氧化层的衬底应用于集成电路中，可以保持器件开启电压的稳定，从而提高了器件在工作时的稳定性。
如图2为本发明的另一实施例提供的栅氧化层的制造方法的流程图。如图2所示，在所述初始氧化层2表面形成主体氧化层3之后还包括：
104、在第二温度和氯化氢的存在下，氮气或惰性气体的气氛中，将经上述处理的衬底进行第二退火处理。
虽然步骤103中，通入少量的氯化氢可以减少栅氧化层中可移动金属离子电荷的含量。然而对于较薄的栅氧化层，第一温度一般不高于900℃，在这种温度下，可移动金属离子很难被全部清除干净。
根据本发明提供的方法，在主体氧化层形成之后，进行第二退火处理。该过程中，气氛主要为氮气或惰性气体，并通入少量氯化氢，目的是在高温下，让氯化氢更好地和可移动金属离子（如钠离子和钾离子）发生反应，有利于清除残余的可移动金属离子。
第二退火处理的温度优选为1000-1400℃，更优选为1000-1200℃。处理时间可以为10-30分钟。其中，所述氯化氢的流量可以为0.1-0.5L/min，所述氮气或惰性气体的流量可以为5-12L/min。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (3)

1.一种栅氧化层的制造方法，其特征在于，包括：
在第一温度和氧气的存在下，在衬底表面形成初始氧化层；
在第二温度下，氮气或惰性气体的存在下，将表面形成初始氧化层的衬底进行第一退火处理，所述第二温度高于所述第一温度；
在第一温度以及氧气和氯化氢的存在下，在所述初始氧化层表面形成主体氧化层；
在所述初始氧化层表面形成主体氧化层之后还包括：在第二温度和氯化氢的存在下，氮气或惰性气体的气氛中，将经上述处理的衬底进行第二退火处理；
在衬底表面形成初始氧化层之前还包括：将所述衬底预热至第三温度并保温，再升温至所述第一温度；
所述第一温度为800-900℃；
所述第二温度为1000-1200℃；
进行所述第一退火处理的时长为10-30min，进行第二退火处理的时长为10-30min；
所述初始氧化层的厚度为
所述栅氧化层的厚度为
2.根据权利要求1所述的制造方法，其特征在于，在所述第二温度下，所述氯化氢的流量为0.1-0.5L/min，所述氮气或惰性气体的流量为5-12L/min。
3.根据权利要求1所述的制造方法，其特征在于，所述在第一温度以及氧气和氯化氢的存在下，在所述初始氧化层表面形成主体氧化层，其中所述氯化氢的流量为0.1-0.2L/min，所述氧气的流量为8-12L/min。
CN201410035958.4A 2014-01-24 2014-01-24 栅氧化层的制造方法 Active CN104810263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410035958.4A CN104810263B (zh) 2014-01-24 2014-01-24 栅氧化层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410035958.4A CN104810263B (zh) 2014-01-24 2014-01-24 栅氧化层的制造方法

Publications (2)

Publication Number Publication Date
CN104810263A CN104810263A (zh) 2015-07-29
CN104810263B true CN104810263B (zh) 2018-11-20

Family

ID=53694999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410035958.4A Active CN104810263B (zh) 2014-01-24 2014-01-24 栅氧化层的制造方法

Country Status (1)

Country Link
CN (1) CN104810263B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954176B1 (en) 2016-10-06 2018-04-24 International Business Machines Corporation Dielectric treatments for carbon nanotube devices
CN108493256A (zh) * 2018-04-28 2018-09-04 江阴新顺微电子有限公司 一种无铝下cvd肖特基二极管芯片及制造工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1087446A (zh) * 1992-09-26 1994-06-01 三星电子株式会社 半导体器件的制造方法
CN1722407A (zh) * 2004-07-01 2006-01-18 凌特公司 具有多重栅极氧化物厚度的半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031709A (ko) * 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1087446A (zh) * 1992-09-26 1994-06-01 三星电子株式会社 半导体器件的制造方法
CN1722407A (zh) * 2004-07-01 2006-01-18 凌特公司 具有多重栅极氧化物厚度的半导体器件的制造方法

Also Published As

Publication number Publication date
CN104810263A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104810263B (zh) 栅氧化层的制造方法
JPS618931A (ja) 半導体装置の製造方法
JP6100226B2 (ja) シリコン単結晶ウェーハの熱処理方法
WO2014161463A1 (zh) 半导体器件栅氧化层的形成方法
CN105324834A (zh) 硅晶圆的热处理方法
CN103903971B (zh) 一种提高栅氧化层质量的方法
JP2010080787A (ja) 半導体装置の製造方法
CN105161525B (zh) 一种栅介质层的制备方法
CN1147922C (zh) 制造薄栅氧化硅层的方法
CN108198909B (zh) 一种硅片处理方法以及太阳电池制作方法
JP2004072066A (ja) アニールウェーハの製造方法
JP5498678B2 (ja) シリコンウェーハの製造方法
CN101136334A (zh) 一种制作多晶硅发射极界面层的方法
CN106158583B (zh) 一种硅晶片形成牺牲氧化层的方法
JP2008227060A (ja) アニールウエハの製造方法
JP7101107B2 (ja) ＳｉＣ部材の製造方法
CN110634803B (zh) Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层
JP6152829B2 (ja) Ｓｏｉウェーハの製造方法
CN103887162A (zh) 一种高介电SiON栅介质的制备方法
US6649535B1 (en) Method for ultra-thin gate oxide growth
CN108649043A (zh) 一种提高硅原子的悬挂键键合的方法
CN107437501A (zh) 一种栅极结构及其制造方法
JPS6344731A (ja) 半導体装置の製造方法
CN109935518A (zh) 半导体器件及其金属栅极的形成方法
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.