CN1722407A - 具有多重栅极氧化物厚度的半导体器件的制造方法 - Google Patents

具有多重栅极氧化物厚度的半导体器件的制造方法 Download PDF

Info

Publication number
CN1722407A
CN1722407A CNA2005100804225A CN200510080422A CN1722407A CN 1722407 A CN1722407 A CN 1722407A CN A2005100804225 A CNA2005100804225 A CN A2005100804225A CN 200510080422 A CN200510080422 A CN 200510080422A CN 1722407 A CN1722407 A CN 1722407A
Authority
CN
China
Prior art keywords
active region
thickness
oxide layer
coating
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100804225A
Other languages
English (en)
Inventor
弗朗索瓦·赫伯特
萨曼·阿赫桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of CN1722407A publication Critical patent/CN1722407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

通过调节栅极氧化物层的厚度以适应特定的工作电压来优化各种晶体管的各性能。实施方案包括通过初始沉积一个或多个其间有蚀刻的栅极氧化物层，从将要形成具有较薄栅极氧化物的晶体管的有源区域除去沉积的氧化物，以形成具有不同栅极氧化物厚度的晶体管，接着进行一个或多个热氧化步骤。实施方案包括通过初始沉积氧化物膜，从将要形成具有较薄栅极氧化物的低压晶体管的有源区域选择性除去沉积的氧化物，以形成包含具有两个不同的栅极氧化物厚度的晶体管的半导体器件，随后进行热氧化。

Description

具有多重栅极氧化物厚度的半导体器件的制造方法
技术领域
本发明涉及包含设计用于不同工作电压的各种晶体管的超大规模集成的(VLSI)半导体器件。本发明尤其可应用于制造包含具有优化来预设计晶体管性能的厚度的各栅极氧化物的晶体管的模块化半导体器件。
背景技术
对缩减半导体器件的不懈追求继续挑战传统半导体材料和制造技术的极限。传统半导体器件通常包含在共用半导体衬底内或其上的多个有源器件。各种晶体管被设计用于不同的工作电压。因此，传统方法寻求提供具有取决于具体晶体管性能的不同栅极氧化物厚度的晶体管。该不同性能的特征通常包括不同的工作电压和因之不同的栅极氧化物厚度。通常，工作在高电压下的晶体管需要较厚的栅极氧化物层；然而，设计用于较低工作电压的晶体管需要较薄的栅极氧化物层。
用来制造具有不同栅极氧化物厚度的晶体管的传统方法产生具有缺陷的较差品质的薄栅极氧化物层。这些缺陷一般不能通过退火除去，因此产生可靠性问题，如栅极泄露或栅极氧化物击穿。用来制造具有不同栅极氧化物厚度的该传统方法通常涉及过多的加工步骤，负面影响杂质掺杂特性，并随后影响工作电压，需要更改装配线设备，并且负面影响关键的栅极氧化物，即用于标准CMOS工艺的薄栅极氧化物或用于EEPROM工艺的沟道氧化物(tunnel oxide)。该传统方法包括形成薄氮化硅层、氮植入和等离子体暴露。
因此，存在对能够制造含有多重栅极氧化物厚度的晶体管的半导体器件的有效方法的需求，该半导体器件具有低热累积、最小掺杂物扩散、已有晶体管电参数的可忽略的漂移、对于栅极氧化物厚度的宽适应性，并且不需要特殊的设备或技术，如氮植入或等离子体工艺。存在对能够制造包含各种晶体管的半导体器件的这种方法的普遍需求，所述晶体管具有精确适应不同工作电压的厚度的栅极氧化物。
发明内容
本发明的一个优点是制造半导体器件的方法，所述的半导体器件包含具有不同栅极氧化物厚度的晶体管。
本发明的另一优点是制造半导体器件的方法，所述的半导体器件包含具有分别适应于具体工作电压的栅极氧化物厚度的晶体管。
本发明的额外优点和其他方面以及特征将在以下描述中得以阐明，并且对于本领域一般技术人员而言，当分析以下内容或可从本发明的方法中得到教导时将部分变得明显。本发明的优点可如所附权利要求所具体指出的那样来实现和获得。
根据本发明，前述和其他优点部分地通过制造含有多个晶体管的半导体器件的方法来获得，所述方法包括：在半导体衬底的表面中形成绝缘区域以隔离其中将形成晶体管的多个有源区域；在包括第一和第二有源区域的有源区域上以第一厚度沉积氧化物层；从第二有源区域选择性除去沉积的氧化物层；以及热氧化衬底表面以在第二有源区域上以小于第一厚度的第二厚度形成热氧化物层。
本发明的另一优点是制造半导体器件的方法，所述的半导体器件包含在衬底表面上具有不同栅极氧化物厚度的多个晶体管，所述方法包括：在其中将形成晶体管的多个有源区域上沉积第一氧化物层；从至少一个有源区域选择性除去沉积的第一氧化物层，以在第一有源区域上保留第一沉积氧化物层；以及热氧化衬底表面，以在至少一个有源区域上形成热氧化物层。
本发明的实施方案包括双栅极氧化物流程，其包括如通过低压化学气相沉积(LPDVD)在第一和第二有源区域初始沉积栅极氧化物层，从第二有源区域选择性除去沉积的氧化物，并且随后进行热氧化以在第二有源区域上形成比所沉积的栅极氧化物层更薄的较薄热氧化物层。
本发明的实施方案包括通过其间有选择性蚀刻的多次氧化物沉积和/或其间有蚀刻的多次热氧化来形成三个或更多的具有不同厚度的栅极氧化物。根据本发明的一个实施方案的三栅极氧化物流程包括如通过LPDVD，如以约200-约2000的厚度沉积初始栅极氧化物层，从第二和第三有源区域选择性除去沉积的氧化物，在第一有源区域保留沉积的氧化物，进行第一热氧化以在第二和第三有源区域如以约50-约200的厚度形成热氧化物层，从第三有源区域选择性除去第一热氧化物，随后进行第二热氧化以在第三有源区域上形成第二热氧化物层。在热氧化期间，将杂质赶出初始沉积的氧化物层，从而使沉积的氧化物层致密化，随后增加最多约10％的厚度。根据本发明的另一实施方案的三栅极氧化物流程包括多次氧化物沉积。第一氧化物层初始沉积在第一、第二和第三有源区域上，随后将其从第二和第三有源区域选择性除去。然后将第二氧化物层沉积在第一、第二和第三有源区域上，并且将其从第三有源区域选择性除去。接着进行热氧化以在第三有源区域中形成相对薄的热栅极氧化物。
由只是通过说明实施本发明的最佳方式来表现和描述本发明的实施方案的下文详述，本发明的其他优点和方面对于本领域的技术人员将变得显而易见。正如将描述的，本发明具有其他或不同的实施方案的能力，并且在均不背离本发明的实质的情况下，其某些细节允许在各种明显的方面进行更改。因此，附图和说明将在本质上被视为是说明性的，而非限制性的。
附图说明
图1A-1E示意性示出相对于标准单栅极氧化物流程的本发明的双栅极氧化物流程的实施方案。
图2A-2F示意性示出根据本发明的一个实施方案与三栅极氧化物流程一致的顺序步骤。
图3A-3G示意性示出根据本发明的另一实施方案的三栅极氧化物流程的顺序相。
在图1A-1E、图2A-2F和图3A-3G中，用相同的附图标记指示相同的特征或元件。
具体实施方式
本发明处理并解决伴随制造包含具有不同栅极氧化物厚度的多个晶体管的半导体器件的传统方法的限制，所述栅极氧化物厚度取决于特定晶体管的性能需求。本发明提供能够制造各自适应于特定工作电压的多重栅极氧化物厚度的方法。本发明提供能够制造具有不同厚度栅极氧化物的任意数量的晶体管。
根据本发明的实施方案，将多重栅极氧化物厚度集成在单晶片上，其中更薄的氧化物被设计用于在较低电压下工作的晶体管；而较厚的氧化物被用来设计用于较高电压工作的晶体管。本发明的实施方案包括通过在形成热氧化物的热氧化进行之前，通过初始沉积氧化物来制造具有多个栅极氧化物的晶体管。可以插入致密化退火和蚀刻以从将形成较薄栅极氧化物的设计区域除去氧化物，从而进行多次氧化物层的沉积和/或多次热氧化。有利的是，根据本发明的实施方案，退火和热氧化有利于沉积的氧化物的致密化，从而设定目标最终厚度。在热氧化期间，密度增加，从而变得与热生长的氧化物相当，并且其厚度最多增加约10％。一般，沉积氧化物表现出略微高于热氧化物的折射率。在随后的致密化退火期间，沉积物的折射率通常下降至略微低于热氧化物器件，并随后在热氧化过程中增加。
单一和多次氧化物沉积与单一或多次热氧化的任意组合可被用以实现多重栅极氧化物厚度，从而提供对于不同栅极氧化物厚度数量的极大适应性以及扩大栅极氧化物厚度的窗口和其间的差值。有利的是热氧化之前的氧化物沉积涉及低热累积、最小掺杂物扩散，并导致已有晶体管电参数的可忽略的漂移。本发明的实施方案能够形成任意厚度的栅极氧化物层。有利的是，不需要特殊的设备和技术，根据本发明的实施方案的工艺流程兼容于现有的单和双栅极氧化物流程。
根据本发明的实施方案，可通过任意的各种传统沉积技术来沉积初始沉积的氧化物，所述传统沉积技术包括各种形式的化学气相沉积(CVD)，如LPCVD、等离子体增强化学气相沉积(PECVD)和亚常压化学气相沉积(SACVD)。沉积可以在约300℃直至约950℃的温度下进行。例如，可以使用二氯硅烷和氧在约650℃-约950℃的温度范围下沉积氧化硅。沉积期间，希望控制反应物的流动以降低沉积速率，从而提高沉积的氧化物层的品质。热氧化可以在氧环境，如以氮气稀释或在蒸汽中稀释的氧气中，通常在约800℃-约1100℃的温度下进行。
本发明不限于形成任意特定数量的具有不同厚度的栅极氧化物，但包含具有各种不同厚度的多重栅极氧化物。可以通过在受控条件下进行一次或多次氧化物沉积和/或一次或多次热氧化来在战略上设计栅极氧化物的数量及其厚度范围。根据本发明的实施方案的双栅极氧化物流程示意性地示于图1A-1E，显示在左手侧，相对地标准单栅极氧化物流程示于右手侧。参照图1A，可以作为传统场氧化物区域或浅沟道隔离区域的隔离区域11形成在衬底10中，分别隔离第一和第二有源区域12和13，并且牺牲(sacrificial)氧化物14形成在其中。根据标准单栅极氧化物流程，牺牲氧化物14形成在衬底10A上由绝缘区域11A隔离的有源区域12A中。如图1B所示意性示出，在根据本发明的实施方案的双栅极氧化物流程中如同在标准单栅极氧化物流程中一样从有源区域除去牺牲氧化物层14、14A。
根据本发明所示的实施方案，如通过LPCVD分别在第一和第二有源区域12、13中沉积氧化物层15，如氧化硅。随后如通过使用传统光刻法和蚀刻技术，如氢氟酸溶液，来从第二有源区域13选择性除去氧化物层15，得到图1D所示的中间结构。沉积的氧化物15通常形成约200-约2000的厚度。接着，如图1E所示，进行热氧化，导致形成热氧化物层17，其厚度约50-约600，但小于沉积的氧化物膜15的厚度。在该热氧化期间，原始沉积的氧化物膜15的厚度增加至多10％，能够通过控制热氧化程度来精确调节氧化物层16和氧化物层17二者的最终厚度。在右手侧，根据标准单栅极氧化物流程，将形成单热氧化物层17A。
接着，如在传统实施中，如通过沉积栅电极层、执行传统光刻法和蚀刻技术、以及形成源极/漏极区域来在第一和第二有源区域中形成晶体管，为了便于说明未示出传统步骤。形成在第一有源区域12中的晶体管将被用于最高约40伏的高工作电压下，而形成在第二有源区域13中的晶体管将被用于最高约5.5伏的较低工作电压下。在作为选择的实施方案中，热氧化物17可生长至厚度最高约600，因此可被用于设计中间工作电压最高为约13.6-约15伏的晶体管。
本发明的实施方案并未被限定于双栅极氧化物流程，但可被用于形成任意数量的具有适合不同晶体管性能要求的不同厚度的栅极氧化物。本发明的三栅极氧化物流程实施方案可利用单栅极氧化物流程和多次热氧化来执行，如图2A-2F示意性所示。参照图2A，第一有源区域21、第二有源区域22和第三有源区域23形成在由隔离区域25所限定的衬底20中。牺牲氧化物24形成在第一、第二和第三有源区域中并且随后被除去，与传统方法相一致。而后如通过LPCVD以约200-约2000的厚度，例如以约850的厚度沉积氧化物层26，如图2B所示。接着将沉积的氧化物层进行致密化退火。例如，可将沉积的氧化物层在干燥的氧环境或干燥的氮环境中于约1000℃的温度下退火约30分钟。通常，在干燥的氧环境下退火增加沉积氧化物的厚度。在干燥氧环境下致密化退火期间，初始沉积的氧化物层26的厚度明显增加如约200-250，这等于增加了约29％。然而，在干燥的氮环境下退火期间，该初始沉积的氧化物略微缩减。在致密化退火期间使用干燥的氧或氮环境有利于调节第一栅极氧化物层的最终厚度。
接着将最终成为第一或非常厚的栅极氧化物的沉积氧化物26通过蚀刻而被图案化，从而如通过传统光刻(抗蚀掩膜)和蚀刻技术从分别需要中等厚和薄的栅极氧化物的第二有源区域22和第三有源区域23将其除去，在设计用于需要较高工作电压的晶体管的第一有源区域21中留有致密的沉积氧化物26。
随后用传统方式如使用热硫酸将在图案化期间所用的抗蚀掩膜剥除。随后进行预清洗，期间约50的热氧化物被除去。
接着，如图2D所示，如通过在有氯存在的干燥氧环境下于约1000℃的温度下加热，生长第一热氧化物层27至50-约600，例如480的厚度。该热氧化期间，沉积氧化物26的密度增加，并且其厚度增加至多约10％。
接着，如图2E所示，采用传统光刻(抗蚀掩膜)和蚀刻技术通过蚀刻来图案化热氧化物27，以从需要薄栅极氧化物的第三有源区域23将其选择性除去。以传统方式如使用热硫酸将在图案化期间所用的抗蚀掩膜除去，随后预清洗除去约50的热氧化物。
接着进行第二热氧化，以在第三有源区域23中形成第二热氧化物层28，如图2F所示意性示出。如通过在干燥氧中于约920℃的温度下形成第二热氧化物层28为约50-约300，例如140的厚度。该热氧化期间，第一热氧化物27的厚度增加，增加厚度的热氧化物膜由附图标记27A示出。此外，有源区域21中的栅极氧化物的厚度进一步增加，得到由附图标记26B所示出的栅极氧化物。随后使用为求方便而未示出的传统方法分别在第一有源区域21、第二有源区域22和第三有源区域23中形成第一、第二和第三晶体管。栅极氧化物26B通常具有约200-约2000，例如1350的厚度，并且形成于其上的晶体管通常被设计用于最高约40伏的高工作电压。栅极氧化物27A通常具有约300-约1000，例如500的中等厚度，并且形成于其上的晶体管通常被设计用于最高约15伏的中等工作电压。热栅极氧化物28可具有约50-约300，例如140的厚度，且形成于其上的晶体管适合于涉及通常约3伏至约6伏，如5伏的较低工作电压的大多数模拟过程。
在干燥的氧或干燥的氮中可以实现氧化物层沉积之后的致密化退火。实验结果表明在干燥的氧环境中的致密化退火增加初始沉积氧化物厚度约200至约250，从而有利于实现理想适合40伏应用的1350+/-100的最终目标厚度。实验结果还表明在干燥氮中进行致密化退火时，沉积的氧化物膜表现出厚度减少约50或约4％。因此，当在干燥的氮环境中进行致密化时，本发明的实施方案包括将初始氧化物层沉积得更厚，如约1150，从而有利于实现用于40伏应用的1350的目标厚度。
生长的氧化硅层通常表现出比大多数沉积的氧化物膜更高的完整性，一般具有比沉积的氧化物膜明显更高的均匀性、更少的缺陷和高介电强度。热氧化物膜的折射率通常为1.462。实验结果表明沉积的氧化物通常表现出略高于热氧化物的折射率。例如，在沉积的具有约1200厚度的氧化物层中，折射率约为1.461-1.475。在干燥的氧中，如于约1000℃下致密化退火期间，折射率一般下降至约1.444-1.463，而在干燥氮中，如于约1000℃的温度下的致密化退火一般会使折射率下降至约1.447-1.459。然而，热氧化期间，沉积氧化物的折射率通常增加至约1.463-1.468，表示高完整性的厚栅极氧化物层。
本发明的另一实施方案示意性示于图3A-3G中，包括具有多个沉积氧化物的三栅极氧化物流程。参照图3A，第一、第二和第三有源区域31、32和33分别形成在半导体衬底30中并且由绝缘隔离区域34所限定。牺牲氧化物35生长于其上并随后被除去，如图3B所示，与传统方法相一致。如通过LPCVD在第一、第二和第三有源区域31、32、33上以约200至约1000的厚度沉积第一栅极氧化物层35，如图3C所示。随后如在干燥氧或干燥氮中进行致密化退火。
接着采用传统光刻(抗蚀掩膜)和蚀刻技术，利用蚀刻来图案化第一沉积栅极氧化物层35，以从第二有源区域32和第三有源区域33将其除去，在第一有源区域31中留有第一沉积栅极氧化物层35，如图3D所示。如使用热硫酸剥除抗蚀剂，随后进行预清洗。
接着，分别在第一有源区域35中的第一沉积氧化物层36上和第二和第三有源区域32和33上沉积第二栅极氧化物层37，如图3E所示。第二沉积氧化物层37也可以沉积为约200-约1000的厚度。接着，在干燥氧或干燥氮中进行致密化退火。本发明的实施方案包括在沉积第一和第二氧化物层的其中之一之后的致密化退火，或在第一和第二氧化物层均被沉积之后进行单一致密化退火。
接着，如图3F所示意性示出，利用蚀刻如通过传统光刻(抗蚀掩膜)和蚀刻来图案化第二沉积氧化物37，以从第三有源区域33将其除去。随后如利用热硫酸将抗蚀掩膜除去，之后预清洗。
在此，第一有源区域31中的总栅极氧化物厚度为第一和第二致密沉积氧化物层36和37的厚度的和，而第二有源区域32中的栅极氧化物层的厚度等于第二致密沉积氧化物层37的厚度。随后进行热氧化，以在第三有源区域33中形成厚度为约50-约600的热氧化物层38。该热氧化期间，第一有源区域31和第二有源区域32中的栅极氧化物进一步致密化并且厚度增加，得到第一有源区域31中的热氧化物层36A和第二有源区域32中的热氧化物层37A。接着，如在前述实施方案中一样，分别在第一、第二和第三有源区域31、32和33中的栅极氧化物层36A、37A和38上，分别形成第一、第二和第三晶体管。形成在第一有源区域31中的晶体管设计具有最高约2000，如约1350的厚度，用于通常最高约40伏的高工作电压。形成在第二有源区域32中的第二晶体管具有厚度为约300-约1000，如500的栅极氧化物层37A，设计用于通常最高约15伏的中等工作电压。形成在第三有源区域33中的第三晶体管通常具有厚度为约50-约300，如140的栅极氧化物，设计用于需要通常最高约5伏的低工作电压的模拟用途。
本发明的实施方案还包括形成其中阈电压可低于1伏的晶体管。该发明的实施方案包括相对于所用的各种栅极氧化物的厚度来调节有源区域中的掺杂。
本发明提供能够制造具有适应于各晶体管性能的宽范围栅极氧化物厚度的多个不同晶体管的方法。有利的是，各栅极氧化物厚度可以通过控制沉积参数和氧化条件来精密调节。有利的是，本发明能够采用有效方法制造具有多重氧化物厚度的晶体管，所述的有效方法使用具有最少数量的加工步骤，同时使掺杂物扩散和关键氧化物的劣化最小。本发明可应用于制造任意不同类型的半导体器件，如各种CMOS、BiCMOS和EPROM器件。本发明的实施方案可以利用传统技术和在生产速度上满足自动化制造技术的生产能力需求的设备来实施，并且完全兼容用于制造高密度集成半导体器件的传统工艺流程。
本发明在制造各种类型的半导体器件方面具有工业实用性。本发明在制造包含具有适应于特定性能的不同栅极氧化物厚度的多个晶体管的微型半导体器件方面具有特殊的工业实用性。
在前文中，阐明了多个具体细节，如具体材料、结构、反应物、工艺等，以提供对本发明的更好理解。然而，不采用该具体阐明的细节也可以实施本发明。在其它情况下，没有详细描述公知的工艺材料和技术，以便不必要地使本发明变得模糊不清。
在本公开内容中仅示出和描述了本发明的优选实施方案和仅仅几个其通用性的实施例。应该理解本发明能够用于各种其它组合和环境下，并且在本文所表达的发明概念的保护范围内进行改变或更改。

Claims (23)

1.一种制造包含多个晶体管的半导体器件的方法，所述方法包括：
在半导体衬底表面形成绝缘区域，以隔离将形成晶体管的多个有源区域；
在包括第一和第二有源区域的有源区域上以第一厚度沉积氧化物层；
从第二有源区域选择性除去沉积的氧化物层；和
热氧化所述衬底，以在第二有源区域上以小于第一厚度的第二厚度形成热氧化物层。
2.根据权利要求1的方法，包括热氧化所述衬底，以形成热氧化物层并且增加第一有源区域上的沉积氧化物层的第一厚度至第三厚度。
3.根据权利要求1的方法，包括：
通过化学气相沉积在300℃和950℃之间的温度下沉积氧化物层；和
在含氧气氛中，于800℃-1100℃的温度下热氧化所述衬底。
4.根据权利要求1的方法，包括以约200-约2000的第一厚度沉积氧化物层；和
以约50-约600的第二厚度形成热氧化物。
5.根据权利要求2的方法，包括热氧化所述衬底，以将沉积的氧化物层的第一厚度增加至多约10％到第三厚度。
6.根据权利要求1的方法，包括：
在第一、第二和第三有源区域沉积氧化物层；
从第二和第三有源区域选择性除去所述沉积的氧化物层；
热氧化所述衬底，以在第二和第三有源区域上以小于第一厚度的第二厚度形成第一热氧化物层；
从第三有源区域选择性除去第一热氧化物层；和
热氧化所述衬底表面，以在第三有源区域上以小于第一厚度的第三厚度形成第二热氧化物层。
7.根据权利要求6的方法，包括：
热氧化所述衬底，以形成第一热氧化物层并且将第一有源区域中的沉积氧化物层的第一厚度增加至第四厚度；和
热氧化所述衬底表面，以形成第二热氧化物层，将第一有源区域中的沉积氧化物层的第四厚度增加至第五厚度，并且将第二有源区域中的第一热氧化物层的第二厚度增加至小于第五厚度的第六厚度。
8.根据权利要求7的方法，包括：
第五厚度为约1000-约2000；
第六厚度为约300-约600；和
第四厚度为约50-约200。
9.根据权利要求2的方法，包括：
在第一有源区域中形成具有第三厚度的沉积氧化物层的第一晶体管；和
在第二有源区域中形成具有第二厚度的热氧化物层的第二晶体管；其中：
第一晶体管设计用于最高为40伏的第一工作电压；
第二晶体管设计用于小于第一工作电压、最高为15伏的第二工作电压。
10.根据权利要求7的方法，包括：
在第一有源区域中形成包含具有第五厚度的沉积氧化物层的第一晶体管；
在第二有源区域中形成包含具有第六厚度的第一热氧化物层的第二晶体管；和
在第三有源区域中形成包含具有第三厚度的第二热氧化物层的第三晶体管；其中：
第一晶体管设计用于最高为40伏的第一工作电压；
第二晶体管设计用于小于第一工作电压、最高为15伏的第二工作电压；和
第三晶体管设计用于小于第二工作电压、最高为5伏的第三工作电压。
11.一种在衬底表面制造包含具有不同栅极氧化物厚度的多个晶体管的半导体器件的方法，所述方法包括：
在将形成晶体管的多个有源区域上沉积第一氧化物层；
从至少一个有源区域选择性除去沉积的第一氧化物层，在第一有源区域上保留第一沉积氧化物层；和
热氧化所述衬底，以在至少一个有源区域上形成热氧化物层。
12.根据权利要求11的方法，包括：
在选择性除去沉积的第一氧化物层之后和热氧化以形成热氧化物层之前，在第一有源区域中的第一沉积氧化物层上、在第二有源区域和至少一个有源区域上沉积第二氧化物层；和
在热氧化以形成热氧化物层之前，从至少一个有源区域选择性除去沉积的第二氧化物层，在沉积的第一氧化物层上和第二有源区域上保留沉积的第二氧化物层。
13.根据权利要求12的方法，包括：
以约200-约2000的厚度沉积第一和第二氧化物层；和
以约50-约200的厚度形成热氧化物层。
14.根据权利要求13的方法，包括：
在第一有源区域中形成设计用于最高为40伏的第一工作电压的第一晶体管；
在第二有源区域中形成设计用于低于第一工作电压、最高为15伏的第二工作电压的第二晶体管；和
在至少一个有源区域中形成设计用于低于第二工作电压、最高为5伏的第三工作电压的第三晶体管。
15.根据权利要求11的方法，包括：
在选择性除去沉积的第一氧化物层之后和热氧化表面之前，沉积至少一个额外的氧化物层；和
在热氧化之前，从至少一个有源区域选择性除去所述至少一个额外的氧化物层。
16.根据权利要求11的方法，包括：
从其它有源区域选择性除去热氧化物层，在至少一个有源区域上保留热氧化物层；和
热氧化所述衬底，以在至少一个有源区域上的热氧化物层上和在其它有源区域上形成另一热氧化物层。
17.根据权利要求6的方法，包括在从第二和第三有源区域选择性除去沉积的氧化物层之前，在干燥氧和干燥氮中将沉积的氧化物层进行致密化退火。
18.根据权利要求12的方法，包括在从至少一个有源区域选择性除去沉积的第二氧化物层之前，在干燥氧和干燥氮中将第一和第二氧化物层进行致密化退火。
19.一种通过根据权利要求10的方法生产的半导体器件。
20.一种通过根据权利要求11的方法生产的半导体器件。
21.根据权利要求10的方法，其中：
第一、第二和第三晶体管的每一个均具有小于1伏的阈电压。
22.根据权利要求9的方法，其中第一和第二晶体管的每一个都具有小于1伏的阈电压。
23.据据权利要求14的方法，其中第一、第二和第三晶体管的每一个均具有小于1伏的阈电压。
CNA2005100804225A 2004-07-01 2005-07-01 具有多重栅极氧化物厚度的半导体器件的制造方法 Pending CN1722407A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/880,527 US7402480B2 (en) 2004-07-01 2004-07-01 Method of fabricating a semiconductor device with multiple gate oxide thicknesses
US10/880,527 2004-07-01

Publications (1)

Publication Number Publication Date
CN1722407A true CN1722407A (zh) 2006-01-18

Family

ID=35514526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100804225A Pending CN1722407A (zh) 2004-07-01 2005-07-01 具有多重栅极氧化物厚度的半导体器件的制造方法

Country Status (3)

Country Link
US (1) US7402480B2 (zh)
CN (1) CN1722407A (zh)
TW (1) TWI364849B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810263A (zh) * 2014-01-24 2015-07-29 北大方正集团有限公司 栅氧化层的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471815B2 (ja) * 2004-11-05 2010-06-02 日本テキサス・インスツルメンツ株式会社 半導体装置およびその製造方法
JP2007273769A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP5283916B2 (ja) * 2008-02-01 2013-09-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
DE102008035805B4 (de) * 2008-07-31 2013-01-31 Advanced Micro Devices, Inc. Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren
FR2962119A1 (fr) 2010-07-05 2012-01-06 Commissariat Energie Atomique Procédé de fabrication d'une structure fixe définissant un volume recevant un élément mobile notamment d'un mems
TWI560774B (en) * 2012-07-24 2016-12-01 United Microelectronics Corp Silicon dioxide layer fabricating process
US8501636B1 (en) * 2012-07-24 2013-08-06 United Microelectronics Corp. Method for fabricating silicon dioxide layer
US20170110376A1 (en) 2015-10-14 2017-04-20 Globalfoundries Inc. Structures with thinned dielectric material
US9953876B1 (en) 2016-09-30 2018-04-24 Globalfoundries Inc. Method of forming a semiconductor device structure and semiconductor device structure
US9935014B1 (en) 2017-01-12 2018-04-03 International Business Machines Corporation Nanosheet transistors having different gate dielectric thicknesses on the same chip
US10916438B2 (en) * 2019-05-09 2021-02-09 Allegro Microsystems, Llc Method of multiple gate oxide forming with hard mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US6033943A (en) 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
JP3472727B2 (ja) * 1999-08-13 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6297103B1 (en) 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
US6573192B1 (en) 2000-09-21 2003-06-03 Infineon Technologies Ag Dual thickness gate oxide fabrication method using plasma surface treatment
KR100437462B1 (ko) * 2001-10-04 2004-06-23 삼성전자주식회사 저전압 모스 트랜지스터 및 고전압 모스 트랜지스터를갖는 반도체소자의 제조방법
US6730566B2 (en) * 2002-10-04 2004-05-04 Texas Instruments Incorporated Method for non-thermally nitrided gate formation for high voltage devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810263A (zh) * 2014-01-24 2015-07-29 北大方正集团有限公司 栅氧化层的制造方法
CN104810263B (zh) * 2014-01-24 2018-11-20 北大方正集团有限公司 栅氧化层的制造方法

Also Published As

Publication number Publication date
US20060003511A1 (en) 2006-01-05
TW200605414A (en) 2006-02-01
TWI364849B (en) 2012-05-21
US7402480B2 (en) 2008-07-22

Similar Documents

Publication Publication Date Title
CN1722407A (zh) 具有多重栅极氧化物厚度的半导体器件的制造方法
US11781243B2 (en) Method for depositing low temperature phosphorous-doped silicon
TW202139267A (zh) 用於製造具有目標拓樸剖面之層狀結構的方法
US6448192B1 (en) Method for forming a high dielectric constant material
CN1150609C (zh) 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
TWI502642B (zh) Dry etching method
TW201533890A (zh) 使用互補式金氧半導體製造流程以製造電荷捕獲閘極堆疊的方法
KR20220042495A (ko) 유전체 막들의 선택적 증착을 위한 방법 및 장치
US7943520B2 (en) Hole pattern forming method and semiconductor device manufacturing method
CN109860053A (zh) 形成场效晶体管的方法
US11018223B2 (en) Methods for forming device isolation for semiconductor applications
US11456178B2 (en) Gate interface engineering with doped layer
CN101789377B (zh) 增大引入沟道中的应力的方法和半导体器件
JP2009200155A (ja) 半導体装置及びその製造方法
EP1394844A4 (en) METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
EP0909461A1 (en) Method for simplifying the manufacture of an interlayer dielectric stack
CN1726590A (zh) 用于半导体装置的具有不同程度圆角的沟槽隔离结构及其制造方法
CN1941386A (zh) 半导体器件
KR102336537B1 (ko) 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들
CN105845575B (zh) 一种半导体器件的制作方法
US6962861B2 (en) Method of forming a polysilicon layer comprising microcrystalline grains
US6500719B1 (en) Method of manufacturing a MOSFET of an elevated source/drain structure with SEG in facet
US6221793B1 (en) Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition
CN1449012A (zh) 一种改善浅槽隔离可靠度的方法
US11764058B2 (en) Three-color 3D DRAM stack and methods of making

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060118