CN1147922C - 制造薄栅氧化硅层的方法 - Google Patents
制造薄栅氧化硅层的方法Info
- Publication number
- CN1147922C CN1147922C CNB001007807A CN00100780A CN1147922C CN 1147922 C CN1147922 C CN 1147922C CN B001007807 A CNB001007807 A CN B001007807A CN 00100780 A CN00100780 A CN 00100780A CN 1147922 C CN1147922 C CN 1147922C
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- silicon oxide
- oxidation
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 131
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000003647 oxidation Effects 0.000 claims abstract description 167
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 167
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 156
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 156
- 239000010703 silicon Substances 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 33
- 239000001301 oxygen Substances 0.000 claims description 33
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- 239000011261 inert gas Substances 0.000 claims description 28
- 239000003595 mist Substances 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- 238000012856 packing Methods 0.000 claims description 4
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical group ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 21
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000007788 roughening Methods 0.000 description 5
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 238000006701 autoxidation reaction Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
在将硅衬底(1)装入炉温为第一值的氧化炉中的制造半导体器件的方法中，将氧化炉的温度升高到第二值，对硅衬底实施氧化操作，在硅衬底上生长基本氧化硅层(32)，在实施氧化操作步骤之前生长的初始氧化硅层(31)的厚度与由初始氧化硅层和基本氧化硅层构成的厚度低于40的栅极氧化硅层(3)的厚度之比为20-40%。
Description
技术领域
本发明涉及制造半导体器件的方法，特别涉及用于金属氧化物半导体(MOS)晶体管等中的其厚度小于40的栅极氧化硅层的制造方法。
背景技术
在将硅衬底装入温度约为300至700℃的氧化炉中的制造MOS晶体管等的现有技术方法中，将氧化炉的温度升高到750至900℃，对硅衬底实施氧化操作，在硅衬底上生长基本(essential)氧化硅层。在这种情况下，在生长基本氧化硅层之前生长初始(initial)氧化硅层。亦即，为了生长初始氧化硅层，在硅衬底装入步骤和升温步骤期间，对该炉子提供1-2％的氧(O2)和氮的混合气体(参见：JP-A-4-186835)。
以下将对此进行详细说明。
应该指出，由初始氧化硅层和基本氧化硅层形成整个栅极氧化硅层。
尽管初始氧化硅层的质量比较差，但初始氧化硅层可用作覆盖层，以防止硅衬底在生长基本氧化硅层期间的约750-900℃时发生迁移(migrating)。因此，初始氧化硅层抑制硅衬底表面的粗糙化，从而在硅衬底与栅极氧化硅层之间获得满意的界面，提高栅极氧化硅层的可靠性。
可是，在栅极氧化硅层中，由于在硅衬底装入步骤和升温步骤(该步骤中炉内流动的氧浓度较高，为1-2％)中都生长初始氧化硅层，因而当栅极氧化硅层太薄时，例如薄于大约40时，初始氧化硅层与整个栅极氧化硅层的比值变得大于约50％，这将使整个栅极氧化硅层变劣。
发明内容
本发明的目的在于改进其厚度低于40的栅极氧化硅层。
按照本发明，在硅衬底装入其温度为第一值的氧化炉中的半导体器件的制造方法中，将氧化炉的温度升高到第二值，对硅衬底实施氧化操作，在硅衬底上生长基本氧化硅层，在实施氧化操作步骤之前生长的初始氧化硅层的厚度与由初始氧化硅层和基本氧化硅层构成的其厚度低于40的栅极氧化硅层的厚度之比在20-40％。
当初始氧化硅层的厚度与整个栅极氧化硅层的厚度之比大约在20-40％时，可抑制整个栅极氧化硅层的变劣，同时维持硅衬底表面的粗糙度特性以及在硅衬底与栅极氧化硅层之间的界面。
本发明还提供了一种制造半导体器件的方法，包括下列步骤：腐蚀硅衬底上的自然氧化硅；将硅衬底装入氧化炉中，该氧化炉的温度为300-700℃，并对该氧化炉供给氧气和惰性气体的混合气体，以在所述硅衬底上生长初始氧化硅层；将氧气和惰性气体的混合气体切换为纯惰性气体，以停止初始氧化硅层的生长；在将氧气和惰性气体的混合气体切换为纯惰性气体之后，氧化炉的温度升高到750-900℃；在氧化炉的温度升高到750-900℃之后，停止供给纯惰性气体；和在停止供给纯惰性气体之后，对硅衬底实施氧化处理，在硅衬底上生长基本氧化硅层，初始氧化硅层的厚度与初始氧化硅层加所述基本氧化硅层的厚度之和的比值在20-40％，初始氧化硅层加基本氧化硅层的厚度小于40。
本发明还提供了一种制造半导体器件的方法，包括下列步骤：腐蚀硅衬底上的自然氧化硅；将硅衬底装入氧化炉中，该氧化炉的温度为300-700℃，并对该氧化炉供给氧气和惰性气体的混合气体，在硅衬底上生长初始氧化硅层；将氧化炉的温度升高到750-900℃；在氧化炉的温度升高到750-900℃之后，停止供给混合气体；和在停止供给混合气体之后，对硅衬底实施氧化处理，在硅衬底上生长基本氧化硅层，初始氧化硅层的厚度与初始氧化硅层加基本氧化硅层的厚度之和的比值在20-40％，初始氧化硅层加基本氧化硅层的厚度小于40。
本发明还提供了一种制造半导体器件的方法，包括下列步骤：在硅衬底上形成作为初始氧化硅层的化学氧化硅；将硅衬底装入氧化炉中，该氧化炉的温度为300-700℃，并对该氧化炉供给惰性气体；将氧化炉的温度升高到750-900℃；在氧化炉的温度升高到750-900℃之后，停止供给惰性气体；和在停止供给惰性气体之后，对硅衬底实施氧化处理，在硅衬底上生长基本氧化硅层，初始氧化硅层的厚度与初始氧化硅层加基本氧化硅层的厚度之和的比值在20-40％，基本氧化硅层加初始氧化硅层的厚度小于40。
附图说明
根据参照附图并且与现有技术相比较所作的说明，将更清楚地理解本发明，其中：
图1A-1D是说明制造MOS晶体管的现有技术方法的剖面图；
图2是氧化炉的温度顺序图，用于说明制造图1A-1D的栅极氧化硅层的现有技术方法；
图3是利用如图2所示的现有技术方法获得的栅极氧化硅层的剖面图；
图4是氧化炉的温度顺序图，用于说明按照本发明的制造栅极氧化硅层的方法的第一实施例；
图5是通过如图4所示的第一实施例获得的栅极氧化硅层的剖面图；
图6A是表示粗糙度特性与图5的初始氧化硅层和整个栅极氧化硅层的比值之间关系的曲线图；
图6B是表示栅极氧化硅层的可靠性与图5的初始氧化硅层和整个栅极氧化硅层的比值之间关系的曲线图；
图7是氧化炉的温度顺序图，用于说明按照本发明的制造栅极氧化硅层的方法的第二实施例；
图8是氧化炉的温度顺序图，用于说明按照本发明的制造栅极氧化硅层的方法的第三实施例。
具体实施方式
在描述最佳实施例之前，先参照图1A、1B、1C和1D说明制造MOS晶体管的现有技术方法。
首先，参见图1A，通过硅的局部氧化(LOCOS)处理热氧化P-型单晶硅衬底1，在其上生长场氧化硅层2。
接着，参见图1B，通过热氧化硅衬底1，形成栅极氧化硅层3。
然后，参见图1C，在栅极氧化硅层3上淀积多晶硅层和/或难熔金属层，并通过光刻和腐蚀处理进行构图，形成栅电极4。
最后，参见图1D，利用栅电极4作掩模腐蚀栅极氧化硅层3。然后，将例如砷离子之类的N型杂质离子以与栅电极4自对准的方式注入硅衬底1中，在硅衬底1内形成高杂质区(源/漏区)5。于是，制成MOS晶体管。
下面参照图2说明栅极氧化硅层3的形成。
在形成栅极氧化硅层3之前，将形成有如图1A所示的场氧化硅层2的晶片放入稀释的含氟的酸溶液中，由此去除沾污和自然氧化硅层。
首先，在时间t0，晶片装入氧化炉中，该氧化炉的温度大约为300-700℃，并在其中流动氧(O2)和氮的混合气体，其中氧的含量占1-2％。
接着，在时间t1，以诸如大约10deg/min的恒定速率升高炉温。并且在这种状态下，上述混合气体流过炉中。
然后，在时间t2，保持炉温在诸如约750-900℃的确定温度。并且将流动的O2/N2的混合气体(O2占1-2％)切换为纯氧气气流，进行干氧化处理。
其次，在时间t3，以诸如大约10deg/min的恒定速率降低炉温。同时，将纯氧气气流切换为纯氮气气流，停止干氧化处理。
随后，在时间t4，停止降低炉温的操作，以便炉温返回到大约300-700℃。
最后，在时间t5，从炉中取出晶片。
图3中示出通过如图2所示的加热处理获得的栅极氧化硅层3。亦即，栅极氧化硅层3由在图2的时间t0到时间t2期间生长的初始氧化硅层31和在图2的时间t2到时间t3期间生长的基本氧化硅层32构成。
通过调节从时间t0到时间t2的时间段T1可改变初始氧化硅层31的厚度TOXinitial，而通过调节从时间t2到时间t3的时间期间T2可改变基本氧化硅层32的厚度TOXessential。
尽管初始氧化硅层31的质量较差，但初始氧化硅层31可用作防止硅衬底1在生长基本氧化硅层32的约750-900℃时迁移(migrating)的覆盖层。因此，初始氧化硅层31抑制硅衬底1表面的粗糙化，从而获得满意的硅衬底1与栅极氧化硅层3之间的界面，提高栅极氧化硅层3的可靠性。
可是，在图3的栅极氧化硅层3中，由于初始氧化硅层31在从时间t0到时间t2的期间以及在从时间t2到时间t3的期间(其中炉内流动的氧浓度较高，为1-2％)都生长，因而当栅极氧化硅层3非常薄时，例如薄于大约40时，初始氧化硅层31与整个栅极氧化硅层3的比值变得大于约50％，这将使整个栅极氧化硅层3变劣。应该指出，如果栅极氧化硅层3的厚度为约40，那么初始栅极氧化硅层31的厚度为约18。
下面参照图4说明按照本发明的制造栅极氧化硅层3的方法的第一实施例。
在形成栅极氧化硅层3之前，将形成有如图1A所示的场氧化硅层2的晶片放入稀释的含氟的酸溶液中，由此去除沾污和自然氧化硅层。
首先，在时间t0，将晶片装入氧化炉中，该氧化炉的温度大约为300-700℃，并在其中流动氧(O2)和氮(N2)的混合气体，氧的含量约为1-2％。
接着，在时间t1，以诸如大约10deg/min的恒定速率升高炉温。并且在这种状态下，纯氮气气流流过炉中，从而停止初始氧化硅层的生长。
然后，在时间t2，保持炉温在诸如约750-900℃的确定温度。并且将流动的氮气切换为纯氧气气流，进行干氧化处理。
其次，在时间t3，按照诸如大约10deg/min(度/分钟)的恒定速率降低炉温。同时，将纯氧气气流切换为纯氮气气流，以停止干氧化处理。
随后，在时间t4，停止降低炉温的操作，以便炉温返回到大约300-700℃。
最后，在时间t5，从炉中取出晶片。
在图5中示出了通过如图4所示的加热处理过程所获得的栅极氧化硅层3。亦即，栅极氧化硅层3由从图4的时间t0到时间t1期间生长的初始氧化硅层31和从图4的时间t2到时间t3期间生长的基本氧化硅层32构成。
通过调节从时间t0到时间t1的时间段T1可改变初始氧化硅层31的厚度TOXinitial，而通过调节从时间t2到时间t3的时间段T2可改变基本氧化硅层32的厚度TOXessential。
如上所述，尽管初始氧化硅层31的质量较差，但初始氧化硅层31可用作防止硅衬底1在生长基本氧化硅层32的约750-900℃时迁移的覆盖层。因此，如图6A所示，当TOXtotal＝TOXinitial+TOXessential时，比值TOXinitial/TOXtotal大于约20％，初始氧化硅层31抑制硅衬底1表面的粗糙化，从而获得在硅衬底1与栅极氧化硅层3之间满意的界面，提高栅极氧化硅层3的可靠性，如图6B所示。
并且，在图5的栅极氧化硅层3中，由于初始氧化硅层31仅在从时间t0到时间t1的期间生长，因而即使栅极氧化硅层3非常薄，例如比大约40更薄时，初始氧化硅层31与整个栅极氧化硅层3的比值都将变得小于约40％，如图6B所示，这将抑制整个栅极氧化硅层3的变劣。
下面参照图7说明按照本发明的制造栅极氧化硅层3的方法的第二实施例。
在形成栅极氧化硅层3之前，将形成有如图1A所示的场氧化硅层2的晶片放入稀释的含氟的酸溶液中，由此去除沾污和自然氧化硅层。
首先，在时间t0，将晶片装入氧化炉中，该氧化炉的温度大约为300-700℃，并在其中流动氧(O2)和氮(N2)的混合气体，氧的含量约为0.5％。
接着，在时间t1，以诸如大约10deg/min的恒定速率升高炉温。并且在这种状态下，上述混合气体流过炉中，从而继续进行初始氧化硅层的生长。
然后，在时间t2，保持炉温在诸如约750-900℃的确定温度。并且将炉中流动的0.5％的O2/N2的混合气体切换为纯氧气气流，进行干氧化处理。
其次，在时间t3，以诸如大约10deg/min的恒定速率降低炉温。同时，将纯氧气气流切换为纯氮气气流，停止干氧化处理。
随后，在时间t4，停止降低炉温的操作，以便炉温返回到大约300-700℃。
最后，在时间t5，从炉中取出晶片。
图5中还示出通过如图7所示的加热处理获得的栅极氧化硅层3。亦即，栅极氧化硅层3由从图7的时间t0到时间t2期间生长的初始氧化硅层31和从图7的时间t2到时间t3期间生长的基本氧化硅层32构成。
通过调节从时间t0到时间t2的时间期间T1可改变初始氧化硅层31的厚度TOXinitial，而通过调节从时间t2到时间t3的时间期间T2可改变基本氧化硅层32的厚度TOXessential。
如上所述，尽管初始氧化硅层31的质量较差，但初始氧化硅层31可用作防止硅衬底1在生长基本氧化硅层32的约750-900℃时迁移的覆盖层。因此，按与第一实施例相同的方式，当TOXtotal＝TOXinitial+TOXessential时，比值TOXinitial/TOXtotal大于约20％，初始氧化硅层31抑制硅衬底1表面的粗糙化，从而获得在硅衬底1与栅极氧化硅层3之间满意的界面，提高栅极氧化硅层3的可靠性。
并且，在通过第二实施例获得的图5的栅极氧化硅层3中，尽管初始氧化硅层31在从时间t0到时间t1的期间以及在从时间t1到时间t2的期间都生长，但炉内流动的氧浓度较低即大约为0.5％。因此，即使栅极氧化硅层3非常薄时，例如薄于大约40时，初始氧化硅层31与整个栅极氧化硅层3的比值都将变得小于约40％，这将抑制整个栅极氧化硅层3的变劣，如图6B所示。
下面参照图8说明按照本发明的制造栅极氧化硅层3的方法的第三实施例。
在形成栅极氧化硅层3之前，使用氨水/过氧化氢水混合物(APM)、氢硫酸/过氧化氢水(HPM)等对形成有如图1A所示的场氧化硅层2的晶片进行湿式处理步骤，由此去除沾污。在这种情况下，在硅衬底1上生长厚度约为10-15的化学氧化硅层。该化学氧化硅层用作初始氧化硅层。
首先，在时间t0，将晶片装入氧化炉中，该氧化炉的温度大约为300-700℃，并在其中流动纯氮(N2)气体。
接着，在时间t1，以诸如大约10deg/min的恒定速率升高炉温。并且在这种状态下，纯氮气气流流过炉中。
这样，初始氧化硅层根本不从时间t0生长到时间t2。
然后，在时间t2，保持炉温在诸如约750-900℃的确定温度。并且将炉中流动的纯氮气切换为纯氧气气流，进行干氧化处理。
其次，在时间t3，以诸如大约10deg/min的恒定速率降低炉温。同时，将纯氧气气流切换为纯氮气气流，停止干氧化处理。
随后，在时间t4，停止降低炉温的操作，以便炉温返回到大约300-700℃。
最后，在时间t5，从炉中取出晶片。
图5中还示出通过如图8所示的加热处理获得的栅极氧化硅层3。亦即，栅极氧化硅层3由对应于化学氧化硅层的初始氧化硅层31和从图8的时间t2到时间t3生长的基本氧化硅层32构成。
初始氧化硅层31的厚度TOXinitial是确定的，而通过对从时间t2到时间t3的时间段T2进行调节，则可以改变基本氧化硅层32的厚度TOXessential。
应该指出，尽管初始氧化硅层(化学氧化硅层)31的质量较差，但初始氧化硅层31可用作防止硅衬底1在生长基本氧化硅层32的约750-900℃时迁移的覆盖层。在这种情况下，初始氧化硅层31极薄。因此，按与第一实施例相同的方式，当TOXtotal＝TOXinitial+TOXessential时，比值TOXinitial/TOXtotal大于约20％，初始氧化硅层31抑制硅衬底1表面的粗糙化，从而获得在硅衬底1与栅极氧化硅层3之间满意的界面，提高栅极氧化硅层3的可靠性。
并且，在通过第三实施例获得的图5的栅极氧化硅层3中，尽管栅极氧化硅层3非常薄，例如比大约40更薄，初始氧化硅层31与整个栅极氧化硅层3的比值变得小于约40％，这将抑制整个栅极氧化硅层3的变劣，如图6B所示。
在上述实施例中，尽管从时间t0到时间t2使用了氮气，但也可使用诸如氩(Ar)气之类的惰性气体来代替氮气。此外，在第二实施例中，从时间t0到时间t2的氧气与气体混合物的比值可以在0.4％与1％之间。并且，在所有实施例中，可使用利用纯水蒸汽的湿式氧化处理、盐酸(HCl)氧化处理、二氯乙烯(DCE)氧化处理、一氧化氮(NO)气体氧化处理或二氧化氮(NO2)气体氧化处理来代替干式氧化处理。
如上所述，按照本发明，由于初始氧化硅层与整个栅极氧化硅层的比值可为约20-40％，因而可抑制整个栅极氧化硅层的变劣，同时维持硅衬底表面的粗糙度特性以及在硅衬底与栅极氧化硅层之间的界面。
Claims (14)
1.一种制造半导体器件的方法，包括下列步骤：
将晶片(1)装入氧化炉中，该氧化炉的温度为第一值；
将所述氧化炉的温度从所述第一值升高到比所述第一值高的第二值；
对所述硅衬底实施氧化操作，在所述硅衬底上生长基本氧化硅层(32)，
其中，在实施所述氧化操作步骤之前生长的初始氧化硅层(31)的厚度与由所述初始氧化硅层和基本氧化硅层构成的整个栅极氧化硅层(3)的厚度之比在20-40％，所述整个栅极氧化硅层的厚度小于40。
2.如权利要求1所述的方法，还包括在所述硅衬底装入步骤之前腐蚀所述硅衬底上的自然氧化硅的步骤。
3.如权利要求2所述的方法，其中所述硅衬底装入步骤包括对所述氧化炉供给氧气和惰性气体的混合气体的步骤，
所述升温步骤包括对所述氧化炉供给惰性气体的步骤。
4.如权利要求3所述的方法，其中在所述硅衬底装入步骤中氧气与混合气体之比为1-2％。
5.如权利要求2所述的方法，其中所述硅衬底装入步骤包括对所述氧化炉供给氧气和惰性气体的混合气体的步骤，
所述升温步骤包括对所述氧化炉供给所述混合气体的步骤。
6.如权利要求5所述的方法，其中在所述硅衬底装入步骤和升温步骤中氧气与混合气体之比为0.4-1.0％。
7.如权利要求1所述的方法，还包括在所述硅衬底装入步骤之前对所述硅衬底进行湿式处理的步骤，以便在所述硅衬底上生长作为所述初始氧化硅层的化学氧化硅层，
所述硅衬底装入步骤包括对所述氧化炉供给惰性气体的步骤，
所述升温步骤包括对所述氧化炉供给惰性气体的步骤。
8.如权利要求1所述的方法，其中所述第一值为300-700℃，而所述第二值为750-900℃。
9.如权利要求1所述的方法，其中所述氧化处理是干式氧化处理、湿式氧化处理、二氯乙烯氧化处理、一氧化氮气体氧化处理和二氧化氮气体氧化处理中之一。
10.一种制造半导体器件的方法，包括下列步骤：
腐蚀硅衬底(1)上的自然氧化硅；
将所述硅衬底装入氧化炉中，该氧化炉的温度为300-700℃，并对该氧化炉供给氧气和惰性气体的混合气体，以在所述硅衬底上生长初始氧化硅层(31)；
将氧气和惰性气体的混合气体切换为纯惰性气体，以停止所述初始氧化硅层的生长；
在将氧气和惰性气体的混合气体切换为纯惰性气体之后，所述氧化炉的温度升高到750-900℃；
在所述氧化炉的温度升高到750-900℃之后，停止供给所述纯惰性气体；和
在停止供给所述纯惰性气体之后，对所述硅衬底实施氧化处理，在所述硅衬底上生长基本氧化硅层(32)，
所述初始氧化硅层的厚度与所述初始氧化硅层加所述基本氧化硅层的厚度之和的比值在20-40％，
所述初始氧化硅层加所述基本氧化硅层的厚度小于40。
11.如权利要求10所述的方法，其中混合气体中氧气的比例为1-2％。
12.一种制造半导体器件的方法，包括下列步骤：
腐蚀硅衬底(1)上的自然氧化硅；
将所述硅衬底装入氧化炉中，该氧化炉的温度为300-700℃，并对该氧化炉供给氧气和惰性气体的混合气体，在所述硅衬底上生长初始氧化硅层(31)；
将所述氧化炉的温度升高到750-900℃；
在所述氧化炉的温度升高到750-900℃之后，停止供给所述混合气体；和
在停止供给所述混合气体之后，对所述硅衬底实施氧化处理，在所述硅衬底上生长基本氧化硅层(32)，
所述初始氧化硅层的厚度与所述初始氧化硅层加所述基本氧化硅层的厚度之和的比值在20-40％，
所述初始氧化硅层加所述基本氧化硅层的厚度小于40。
13.如权利要求12所述的方法，其中混合气体中的氧气比例为0.4-1.0％。
14.一种制造半导体器件的方法，包括下列步骤：
在硅衬底(1)上形成作为初始氧化硅层(31)的化学氧化硅；
将所述硅衬底装入氧化炉中，该氧化炉的温度为300-700℃，并对该氧化炉供给惰性气体；
将所述氧化炉的温度升高到750-900℃；
在所述氧化炉的温度升高到750-900℃之后，停止供给所述惰性气体；和
在停止供给所述惰性气体之后，对所述硅衬底实施氧化处理，在所述硅衬底上生长基本氧化硅层(32)，
所述初始氧化硅层的厚度与所述初始氧化硅层加所述基本氧化硅层的厚度之和的比值在20-40％，
所述基本氧化硅层加所述初始氧化硅层的厚度小于40。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP033253/1999 | 1999-02-10 | ||
| JP11033253A JP2000232222A (ja) | 1999-02-10 | 1999-02-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1263355A CN1263355A (zh) | 2000-08-16 |
| CN1147922C true CN1147922C (zh) | 2004-04-28 |
Family
ID=12381348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001007807A Expired - Fee Related CN1147922C (zh) | 1999-02-10 | 2000-02-03 | 制造薄栅氧化硅层的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6291365B1 (zh) |
| JP (1) | JP2000232222A (zh) |
| KR (1) | KR100389570B1 (zh) |
| CN (1) | CN1147922C (zh) |
| GB (1) | GB2347557B (zh) |
| TW (1) | TW452891B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060228492A1 (en) * | 2005-04-07 | 2006-10-12 | Sumco Corporation | Method for manufacturing SIMOX wafer |
| JP5479304B2 (ja) | 2010-11-10 | 2014-04-23 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱酸化膜形成方法 |
| CN102915912A (zh) * | 2012-09-24 | 2013-02-06 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅表面形成牺牲氧化层的方法 |
| KR101743498B1 (ko) * | 2012-12-20 | 2017-06-05 | 캐논 아네르바 가부시키가이샤 | 자기저항 효과 소자의 제조 방법 |
| EP2933825B1 (en) * | 2014-03-31 | 2017-07-05 | Flosfia Inc. | Crystalline multilayer structure and semiconductor device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1484138A (en) * | 1974-03-14 | 1977-08-24 | Bellon Labor Sa Roger | Pyrido pyrimidine derivatives |
| JPS57207366A (en) | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4584205A (en) | 1984-07-02 | 1986-04-22 | Signetics Corporation | Method for growing an oxide layer on a silicon surface |
| JP2805830B2 (ja) | 1989-05-18 | 1998-09-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| US5855870A (en) * | 1990-03-22 | 1999-01-05 | Ultradent Products, Inc. | Method for treating sensitive teeth |
| JP2655449B2 (ja) | 1990-11-21 | 1997-09-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JPH05129596A (ja) | 1991-11-07 | 1993-05-25 | Mitsubishi Materials Corp | ゲート酸化膜の形成方法 |
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| US5393683A (en) * | 1992-05-26 | 1995-02-28 | Micron Technology, Inc. | Method of making semiconductor devices having two-layer gate structure |
| JPH0766193A (ja) | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置における酸化膜の形成方法 |
| JP2858411B2 (ja) | 1994-03-30 | 1999-02-17 | 株式会社デンソー | 半導体装置の製造方法 |
| US5498577A (en) | 1994-07-26 | 1996-03-12 | Advanced Micro Devices, Inc. | Method for fabricating thin oxides for a semiconductor technology |
| JP3981426B2 (ja) * | 1996-07-12 | 2007-09-26 | シャープ株式会社 | ゲート絶縁膜形成方法 |
| US5960302A (en) * | 1996-12-31 | 1999-09-28 | Lucent Technologies, Inc. | Method of making a dielectric for an integrated circuit |
| US5821172A (en) * | 1997-01-06 | 1998-10-13 | Advanced Micro Devices, Inc. | Oxynitride GTE dielectrics using NH3 gas |
| US5840610A (en) * | 1997-01-16 | 1998-11-24 | Advanced Micro Devices, Inc. | Enhanced oxynitride gate dielectrics using NF3 gas |
| JP3439657B2 (ja) | 1998-05-26 | 2003-08-25 | シャープ株式会社 | 半導体装置の製造方法 |
| US6165849A (en) * | 1998-12-04 | 2000-12-26 | Advanced Micro Devices, Inc. | Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip |
-
1999
- 1999-02-10 JP JP11033253A patent/JP2000232222A/ja active Pending
-
2000
- 2000-02-03 CN CNB001007807A patent/CN1147922C/zh not_active Expired - Fee Related
- 2000-02-09 KR KR10-2000-0005909A patent/KR100389570B1/ko not_active IP Right Cessation
- 2000-02-10 TW TW089102382A patent/TW452891B/zh not_active IP Right Cessation
- 2000-02-10 US US09/501,957 patent/US6291365B1/en not_active Expired - Fee Related
- 2000-02-10 GB GB0003078A patent/GB2347557B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB0003078D0 (en) | 2000-03-29 |
| GB2347557B (en) | 2001-06-27 |
| JP2000232222A (ja) | 2000-08-22 |
| GB2347557A (en) | 2000-09-06 |
| US6291365B1 (en) | 2001-09-18 |
| TW452891B (en) | 2001-09-01 |
| KR20000057975A (ko) | 2000-09-25 |
| CN1263355A (zh) | 2000-08-16 |
| KR100389570B1 (ko) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1155064C (zh) | 制备理想析氧硅晶片的工艺 | |
| CN1052110C (zh) | 制造半导体器件的方法 | |
| CN1237585C (zh) | 硅片的制造方法 | |
| TWI393168B (zh) | 降低矽晶圓中金屬污染之方法 | |
| US6787440B2 (en) | Method for making a semiconductor device having an ultra-thin high-k gate dielectric | |
| CN1181522C (zh) | 具有改进的内部收气的热退火单晶硅片及其热处理工艺 | |
| CN1842900A (zh) | 非常均匀的氧化物层、尤其是超薄层的受控生长 | |
| CN1825543A (zh) | 半导体衬底的原位净化方法和半导体器件制造方法 | |
| CN1236186A (zh) | 半导体集成电路器件的制造工艺和半导体集成电路器件 | |
| CN1599961A (zh) | 半导体装置及其制造方法 | |
| CN1427454A (zh) | 半导体元件的制造方法 | |
| CN113161230B (zh) | 磷硼同步一次扩散缓变结芯片的扩散工艺 | |
| CN1147922C (zh) | 制造薄栅氧化硅层的方法 | |
| WO2002025718A1 (fr) | Plaquette de recuit et son procede de fabrication | |
| CN1111904C (zh) | 半导体器件制造方法 | |
| CN104810263B (zh) | 栅氧化层的制造方法 | |
| JP2006114747A5 (zh) | ||
| CN108198909B (zh) | 一种硅片处理方法以及太阳电池制作方法 | |
| JP2004072066A (ja) | アニールウェーハの製造方法 | |
| CN102427020A (zh) | 一种有效减少水痕缺陷的晶片清洗方法 | |
| CN1545135A (zh) | 薄膜半导体器件的制造方法 | |
| CN1017487B (zh) | 硅半导体器件用硅片的缺陷控制方法 | |
| CN1689146A (zh) | 半导体器件及其制造方法 | |
| KR970003836B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| JPH0223023B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030705 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030705 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |