CN1111904C - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN1111904C CN1111904C CN98120065.6A CN98120065A CN1111904C CN 1111904 C CN1111904 C CN 1111904C CN 98120065 A CN98120065 A CN 98120065A CN 1111904 C CN1111904 C CN 1111904C
- Authority
- CN
- China
- Prior art keywords
- wafer
- silicon oxide
- oxide layer
- silicon wafer
- heavy metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 71
- 238000005247 gettering Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 239000002244 precipitate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 229910001385 heavy metal Inorganic materials 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 25
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 83
- 239000010410 layer Substances 0.000 description 63
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 230000014509 gene expression Effects 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
制备具有吸气能力的晶片(10)，例如其后表面上具有淀积的多晶硅的PBS晶片、其中含有氧沉淀物的IG晶片等等。在晶片(10)上形成元件分离硅氧化膜(2)，和第一硅氧化膜。然后晶片(10)逐渐冷却到低温，或者冷却到低温然后在固定时间内保持在低温。此后，从晶片(10)去掉第一硅氧化膜(3)，然后清洗晶片(30)。此后，形成栅硅氧化膜(4)和栅极(5)。接下来，进行离子注入以形成源(6)和漏(7)，和进行热处理以使注入的杂质活化，从而形成基本MOS晶体管。
Description
技术领域
本发明涉及半导体器件制造方法，特别涉及当在硅晶片上形成MOS晶体管时除去重金属杂质的方法。
背景技术
在制造半导体器件的工艺中，在某些情况下硅晶片的表面和内部被重金属杂质污染。污染发生在高温热处理步骤、离子注入步骤、腐蚀步骤等步骤中。众所周知，如果重金属杂质分离进入(segregate into)硅氧化膜，则由TDDB(时间相关的绝缘击穿Time Dependent DielectricBreakdown)特性等表示的绝缘特性的可靠性降低了。
吸杂技术作为防止由于重金属杂质引起的氧化膜可靠性下降的方法之一已公知。根据此项技术，包含在硅晶片中的重金属从晶片的子表面(sub-surface)除去并被捕获，从而在晶片表面上形成栅氧化膜时不会进入栅氧化膜。例如，如在“ULSI Process Control Engineering”(由HidekiTsuya撰写的并由Maruzen在1995年公布)的论文中所述，已经提出了吸杂技术的各种方法。
下面是用于吸杂技术的四种代表性的方法。第一种方法是PBS(多晶硅后表面密封)，其中在晶片后表面上淀积多晶硅膜，第二种方法是磷扩散方法，其中高浓度的磷从晶片的后表面扩散，第三种方法是使用晶体缺陷的IG(内部吸杂)方法，其中该晶体缺陷是由于氧沉淀在切克劳斯基生长硅晶片中产生的，第四种方法是P/P+外延晶片方法，其中使用高浓度的硼层作为吸杂层。根据这些吸杂方法，通过重金属从MOS晶体管形成在其中的晶片子表面扩散到晶片内部或后表面的吸杂层，由此减少晶片子表面中的重金属污染量。此后，形成栅氧化膜，从而进入氧化膜的重金属污染量减少了。
但是，当由于MOS晶体管的微型结构而减少栅氧化膜的厚度时，即使是低浓度重金属的污染也能降低氧化膜的可靠性。这些情况已经被Y.Shiramizu，M.Tanaka，S.Yamasaki，M.Nakamori，N.Aoto和H.kitajima在“固态器件和材料摘要(Ext.Abst.of Solid State Devices和Materials)”(1996)362-364中和被W.B.Henley，L.Jastrzebski和N.F.Haddad在“非晶固态(Journal of Non-crystalline Solids)”187(1995)134-139中报导了。这表示，通过常规吸杂技术减少晶片子表面中的重金属杂质浓度不适于薄的栅氧化膜。
另外，对于改进的ULSI来说需要形成浅结。因此，要求低温处理和快速热处理，从而使形成p型和n型半导体区域的杂质几乎不扩散。这就意味着重金属杂质的扩散几乎不发生。结果，重金属几乎没有扩散进入在晶片内部或后表面的吸杂层中，从而吸杂处理没有效果。
发明内容
本发明克服了上面的问题，其目的是提供一种半导体器件制造方法，它能在硅晶片上制造MOS晶体管时形成具有高可靠性的薄栅氧化膜，从而在制造以增强微型结构和高度集成设计的LSI的工艺中提高了成品率，晶体管的可靠性也增强了。
根据本发明的第一方案，半导体器件制造方法包括以下步骤：将硅晶片在氧化炉内热处理以形成第一硅氧化膜；逐渐冷却其上形成有第一氧化膜的硅晶片，然后从氧化炉中取出硅晶片；除去硅晶片上的第一硅氧化膜，然后形成栅硅氧化膜。特别是，冷却步骤中的冷却温度设置为800℃或低于800℃。
根据本发明第二方案，半导体器件制造方法包括以下步骤：将硅晶片在氧化炉中热处理，以形成第一硅氧化膜；在将其上形成有第一硅氧化膜的硅片冷却后，在固定时间内保持硅晶片处于低温下，然后从氧化炉中取出硅晶片；去掉硅晶片上的第一硅氧化膜，然后形成栅硅氧化膜。特别是，在固定时间内晶片保持的温度设置为800℃或低于800℃。
当氧化硅晶片时，在晶片表面层部分中固体溶解(Solid-Solved)的重金属杂质具有这样的特性，即它们在硅氧化膜中或在Si/SiO2界面处分离。图7是表示在事先被铁污染的硅晶片在850℃热氧化之后SIMS(次离子质谱学)中铁(Fe)浓度的测量结果的曲线。如图7所示，Fe的浓度在硅氧化膜中和在Si/SiO2界面处比较高。1015cm-3是SIMS的检测极限浓度。在此例中，Fe浓度设置到相对高的值。如果减少Fe浓度，利用SIMS直接检测重金属杂质是很困难的，因为精密度不够，但是，即使在Fe浓度低的情况下也会发生相同的现象。当在形成栅硅氧化膜的工艺中发生这种现象时，栅硅氧化膜的可靠性下降了。
本发明确实地使用此现象。在形成栅硅氧化膜之前晶片子表面中的重金属杂质的浓度减少，从而抑制了重金属杂质分离进入构成MOS晶体管的栅硅氧化膜。因此，参照常规技术所述，根据PBS方法，磷扩散法、IG方法和p/p+外延方法中的任一种，存在于晶片子表面中的重金属杂质尽可能地被吸杂层捕获，尽管如此，一定量的重金属仍保留在晶片子表面中。当减少栅硅氧化膜的厚度时，剩余重金属杂质不能忽略。因此，在形成栅硅氧化膜之前加上形成硅氧化膜(热氧化膜)的步骤。在此步骤中，存在于晶片表面层中的重金属尽可能地进入硅氧化膜。如此进入的重金属与硅氧化膜一起被去掉。之后，清洗晶片，然后形成栅硅氧化膜。此时，晶片子表面中的重金属最大地被减少，从而得到具有高可靠性的栅硅氧化膜。
在本发明中，使用下面的方法从而使重金属尽可能多地进入Si/SiO2界面。根据第一方法，在形成硅氧化膜之后，具有硅氧化膜的晶片逐渐冷却到低温。根据第二方法，在形成硅氧化膜之后，具有硅氧化膜的晶片被冷却到低温，然后保持固定的时间。在这两方法中，目的是为存在于晶片子表面中的重金属被扩散到硅氧化膜和Si/SiO2界面并在其中分离提供足够的时间很有效。特别是，晶片逐渐冷却的温度和在固定时间内晶片保持的温度设置为800℃或低于800℃，但是，考虑到生产率等因素温度低于400℃是不利的。低温保持时间是，例如0.5-2.0小时。低温冷却是在，例如20℃/min或更低的速度进行的，最好是以10℃/min或更低的速度进行。在非氧化气氛，例如N2气体气氛下进行低温保持和逐渐冷却是最好的。
如上所述，根据本发明，利用常规吸杂方法减少了晶片子表面中的重金属杂质浓度，重金属杂质在硅氧化膜中和在Si/SiO2界面处被分离并与硅氧化膜一起被去掉。在此工艺之后，形成栅硅氧化膜，从而增强了其可靠性。
附图说明
图1A-1D是晶片的截面图，用于解释本发明的实施例；
图2A-2D是晶片的截面图，用以解释吸杂方法；
图3是表示当使用PBS晶片时Qbd维泊尔曲线的曲线；
图4是表示当使用磷扩散晶片时Qbd维泊尔曲线的曲线；
图5是表示当使用IG晶片时Qbd维泊尔曲线的曲线；
图6是表示当使用p/p+外延晶片时Qbd维泊尔曲线的曲线；
图7是表示当在硅晶片上形成硅氧化膜时Fe分布的曲线。
具体实施方式
下面参照附图描述本发明的优选实施例。
图1A-1D是表示半导体器件制造工艺以步骤顺序的截面图，用以解释本发明实施例，图2A-2D是进行在本实施例中使用的吸杂处理的晶片的截面图。首先描述使用的四种晶片。
图2A中所示的PBS晶片10A用作本例中使用的第一晶片。例如，PBS晶片10A是根据CVD方法，通过在硅晶片上形成大约1微米厚的多晶硅膜11，然后抛光和除去上表面上的多晶硅膜，只将多晶硅膜11留在后表面下而形成的。
图2B中所示磷扩散晶片10B用作第二晶片。例如，磷扩散晶片10B是通过在硅晶片的后表面层部分上形成PBS膜12，然后在850-900℃给其加热10-15分钟，以形成含有1×1019/cm3的磷的磷扩散层13而形成的。
图2C中所示IG晶片用作第三晶片。例如，IG晶片10C是通过进行在1150℃的4小时、650℃的4小时和在1000℃的4小时的三个阶段热处理以提供107-108/cm3的氧沉淀物而形成的。
图2D中所示p/p+外延晶片10D用作第四晶片。例如，p/p+外延晶片10D是通过在含有大约1019/cm3的硼的高浓度硼层15(晶片)上形成含有大约1015/cm3的硼和大约5微米厚的外延层16形成的。
下面参照图1A-1D说明本发明的实施例。
首先，如图1A所示，通过使用参照图2A-2D所述的任何一种方法进行的吸杂处理以得到具有形成在其中的吸杂层1的硅晶片10，通过选择氧化方法在晶片10表面上形成元件分离氧化膜2。直到此步骤，晶片10可能被重金属杂质污染，因为它经过了各种热处理用于形成阱(well)和调节晶体管阈值的离子注入步骤和腐蚀步骤。在制造半导体器件的工艺过程中，重金属杂质在某种程度上被事先提供在晶片10中的吸杂层1捕获。
接下来，如图1B所示，例如在850℃-950℃形成第一硅氧化膜3。在此步骤中，形成第一硅氧化膜3之后，逐渐冷却到低温到800℃或低于800℃，或者在冷却到低温后保持固定时间。此时，重金属杂质在第一硅氧化膜3和在第一硅氧化膜3和晶体硅之间的界面处分离。
此外，去掉第一硅氧化膜3并清洗晶片10，由此得到如图1C所示的洁净晶片子表面。
接着，在上述状态中形成栅硅氧化膜4，如图1D所示，然后在栅硅氧化膜4上形成由多晶硅膜等形成的栅极5。然后进行离子注入以形成源6和漏7，进行热处理以使如此掺杂的杂质活化，由此形成基本(basic)MOS晶体管。
下面估测根据本发明实施例制造的MOS晶体管的特性。
在此情况下，估价TDDB特性作为对栅硅氧化膜的可靠性的最基本估价。TDDB特性在“Submicron Derice”(由Mitsumasa Koyanagi写的，由Maruzen发布)中详细描述了。定性地说，给栅硅氧化膜施加应力电压以逐渐地注入载流子并估测栅硅氧化膜击穿的时间。
图3-6表示在栅硅氧化膜的厚度等于3nm时TDDB的特性。在图3-6中，横坐标(Qbd)表示注入到栅硅氧化膜直到绝缘击穿发生时电子的量，纵坐标表示200个晶体管的积累的系数缺陷(fractive defective)的维泊尔曲线(ln{-ln(1-F)})。图3-6分别表示PBS晶片、磷扩散晶片、IG晶片和p/p+外延晶片的TDDB特性。
在950℃形成第一硅氧化膜3。图3-6表示在比较例和本发明的例子之间以各种吸杂方法为基础的晶片的对比，其中在比较例中，形成第一硅氧化膜3，然后在800℃时从氧化炉中取出晶片，在本发明例子中，晶片进一步逐渐冷却到600℃，然后从氧化炉中取出。在任何情况下，在晶片逐渐冷却到600℃的本发明的例子中Qbd被减少到更少。即，已证明，通过在逐渐冷却之后在低温下从氧化炉取出晶片可以增强栅硅氧化膜的可靠性。
下面说明在改变第一硅氧化膜3和栅硅氧化膜4的形成条件时得到的实验结果。
图2中所示IG晶片10C用作硅晶片。表1表示14个样品的每个硅氧化膜的形成条件。对于表1中的“取出”，“到x℃”意思是以3℃/min的速度逐渐冷却到x℃，“x℃-yhr”意思是在y小时过程中保持在x℃。在干燥条件(干)下进行作为形成栅氧化膜的方法的快速热氧化(RTO)。
表1
样品
硅氧化膜3
栅硅氧化膜
序号
氧化/取出
厚度
氧化
厚度
1 950℃，干/到700℃ 10nm RTD 3nm
2 950℃，干/到500℃ 10nm RTD 3nm
3 850℃，湿/800℃-2hr 14nm 850℃，湿 3nm
4 850℃，湿/700℃-2hr 14nm 850℃，湿 3nm
5 850℃，湿/600℃-2hr 14nm 850℃，湿 3nm
6 850℃，湿/600℃-0.5hr 14nm 850℃，湿 3nm
7 850℃，湿/600℃-2hr 14nm 850℃，湿 2.5nm
8 850℃，湿/600℃-2hr 14nm 850℃，湿 4nm
9 850℃，湿/600℃-2hr 14nm 850℃，湿 6nm
10 900℃，干/到850℃ 11nm 900℃，干 4nm
11 900℃，干/到800℃ 11nm 900℃，干 4nm
12 900℃，干/到700℃ 11nm 900℃，干 4nm
13 900℃，干/到600℃ 11nm 900℃，干 4nm
14 900℃，干/到600℃ 7nm 900℃，干 4nm
根据TDDB方法进行采用表1条件制造的晶体管的特性估测。表2表示这些例子的50％Qbd的值。Qbd值具有为在每个样品中测量的晶体管的分布。对于每个样品，当所有的被测量的晶体管的Qbd值按照从最小值到最大值的顺序排列时，50％Qbd的值等于在中间位置处的值。在与50％Qbd对比时，采用在形成第一硅氧化膜的步骤中没有实施逐渐冷却操作和低温保持操作的样品(其它步骤与本发明的例子相同)作为比较例。
表2
样品 50％Qbd 对应的比较例
序号
(c/cm 2 )
50％Qbd(c/cm 2 )
1 8 4
2 9 4
3 8 6
4 10 6
5 13 6
6 11 6
7 10 5
8 14 9
9 21 13
10 8 8
11 10 8
12 12 8
13 14 8
14 13 8
对于样品10，形成第一硅氧化膜，然后逐渐冷却到850℃，显然对于该样品来说，50％Qbd没有增强。对于逐渐冷却到800℃的样品11来说，50％Qbd增强了。在其它条件下，如表2所示，在形成第一硅氧化膜，然后逐渐冷却保持在低温的情况比在既没有进行逐渐冷却操作也没有进行低温保持操作的情况(表2中的比较例)，50％Qbd增强得更多。另外，根据本发明，已证明即使在第一硅氧化膜的形成方法设置为湿或干，或者在膜厚改变的情况下，栅硅氧化膜的可靠性还是增强了。另外，即使在栅氧化膜方法或膜厚改变的情况下可靠性也增强了。
即使在只形成第一硅氧化膜时，与如果不进行逐渐冷却操作或低温保持操作，不形成第一硅氧化膜的情况相比，Qbd的值稍微增高了，其效果几乎没有被证明。
在表1所示例子中，使用了IG晶片。但是，在使用图2中所示的PBS晶片或其它晶片时可以得到相同的效果。
如上所述，根据本发明，防止了由于包含在半导体器件制造工艺中的重金属杂质而降低栅硅氧化膜的可靠性。结果，实现了具有高可靠性的晶体管。另外，本发明对LSI生产线中的无意的重金属污染事情也是有效的，并且提高了生产率。结果，产品的制造成本降低了。
此外，根据本发明除去重金属污物的方法是以第一硅氧化膜为基础的，从而重金属的扩散长度减短了。因此，本发明可以帮助适于微型结构和LSI的高集成度的栅氧化膜厚度的减少和制造工艺温度的降低。
Claims (12)
1.一种半导体器件制造方法，包括以下步骤：
将硅晶片在氧化炉中进行热处理，以形成第一硅氧化膜；
将其上形成有第一硅氧化膜的硅晶片逐渐冷却到800℃或低于800℃，然后从氧化炉中取出硅晶片；和
除去硅晶片上的第一硅氧化膜，然后形成栅硅氧化膜。
2.如权利要求1的方法，其中使用了进行重金属吸杂处理的硅晶片。
3.如权利要求2的方法，其中重金属吸杂处理是利用淀积在硅晶片后表面上的多晶硅膜进行的。
4.如权利要求2的方法，其中重金属吸杂处理是利用硅晶片中的氧沉淀物进行的。
5.如权利要求2的方法，其中重金属吸杂处理是利用硅晶片中的高浓度硼层进行的。
6.如权利要求2的方法，其中重金属吸杂处理是利用硅晶片中的高浓度硼扩散层进行的。
7.一种半导体器件制造方法，包括以下步骤：
将硅晶片在氧化炉中进行热处理，以形成第一硅氧化膜；
在其上形成有第一硅氧化膜的硅晶片冷却后，在固定时间内保持硅晶片在800℃或低于800℃，然后从氧化炉中取出硅晶片；
去掉硅晶片上的第一硅氧化膜，然后形成栅硅氧化膜。
8.如权利要求7的方法，其中使用了进行重金属吸杂处理的硅晶片。
9.如权利要求8的方法，其中重金属吸杂处理是利用淀积在硅晶片后表面上的多晶硅膜进行的。
10.如权利要求8的方法，其中重金属吸杂处理是利用硅晶片中的氧沉淀物进行的。
11.如权利要求8的方法，其中重金属吸杂处理是利用硅晶片中的高浓度硼层进行的。
12.如权利要求8的方法，其中重金属吸杂处理是利用硅晶片中的高浓度磷扩散层进行的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP265575/1997 | 1997-09-30 | ||
| JP26557597A JP3211747B2 (ja) | 1997-09-30 | 1997-09-30 | 半導体装置の製造方法 |
| JP265575/97 | 1997-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1213164A CN1213164A (zh) | 1999-04-07 |
| CN1111904C true CN1111904C (zh) | 2003-06-18 |
Family
ID=17419031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98120065.6A Expired - Fee Related CN1111904C (zh) | 1997-09-30 | 1998-09-29 | 半导体器件制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6562733B2 (zh) |
| JP (1) | JP3211747B2 (zh) |
| CN (1) | CN1111904C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466200C (zh) * | 2004-05-07 | 2009-03-04 | Memc电子材料有限公司 | 减少硅晶片中的金属杂质的方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576501B1 (en) * | 2002-05-31 | 2003-06-10 | Seh America, Inc. | Double side polished wafers having external gettering sites, and method of producing same |
| US6759302B1 (en) * | 2002-07-30 | 2004-07-06 | Taiwan Semiconductor Manufacturing Company | Method of generating multiple oxides by plasma nitridation on oxide |
| JP2004327489A (ja) * | 2003-04-21 | 2004-11-18 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びその製造方法 |
| JP2005051040A (ja) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体基板 |
| JP3950868B2 (ja) * | 2004-04-28 | 2007-08-01 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| KR101165108B1 (ko) * | 2004-05-07 | 2012-07-12 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | 실리콘 웨이퍼에서 금속성 오염을 줄이기 위한 방법 |
| CN100428445C (zh) * | 2005-08-05 | 2008-10-22 | 尔必达存储器株式会社 | 用于制造半导体存储器件的方法 |
| JP4639212B2 (ja) * | 2006-09-20 | 2011-02-23 | 富士フイルム株式会社 | 裏面照射型撮像素子の製造方法 |
| US20080299780A1 (en) * | 2007-06-01 | 2008-12-04 | Uv Tech Systems, Inc. | Method and apparatus for laser oxidation and reduction |
| JP5594978B2 (ja) * | 2009-03-27 | 2014-09-24 | キヤノン株式会社 | 半導体装置の製造方法、及び光電変換装置の製造方法 |
| JP5793456B2 (ja) | 2012-03-23 | 2015-10-14 | 株式会社東芝 | 半導体装置およびその製造方法、基板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116079A (en) | 1976-03-26 | 1977-09-29 | Hitachi Ltd | Heat treatment of semiconductor device |
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| EP0251280A3 (en) * | 1986-06-30 | 1989-11-23 | Nec Corporation | Method of gettering semiconductor wafers with a laser beam |
| KR970011642B1 (ko) * | 1988-03-09 | 1997-07-12 | 테루 사가미 가부시끼가이샤 | 반도체 웨이퍼의 열처리 방법, 열처리 장치 및 열처리용 보우트 |
| JP2706527B2 (ja) | 1989-08-21 | 1998-01-28 | 富士通株式会社 | シリコン単結晶ウェハーの加工方法 |
| JP2848058B2 (ja) | 1991-09-28 | 1999-01-20 | 信越半導体株式会社 | シリコンウェーハの熱処理方法 |
| JPH05275436A (ja) | 1992-03-24 | 1993-10-22 | Shin Etsu Handotai Co Ltd | シリコンウエーハの熱処理方法 |
| JP3024409B2 (ja) | 1992-12-25 | 2000-03-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07247197A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH07335656A (ja) | 1994-06-07 | 1995-12-22 | Nippon Steel Corp | ゲッタリング処理方法 |
| JP2806277B2 (ja) * | 1994-10-13 | 1998-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2743904B2 (ja) * | 1996-02-16 | 1998-04-28 | 日本電気株式会社 | 半導体基板およびこれを用いた半導体装置の製造方法 |
| US5851892A (en) * | 1997-05-07 | 1998-12-22 | Cypress Semiconductor Corp. | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage |
-
1997
- 1997-09-30 JP JP26557597A patent/JP3211747B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-29 CN CN98120065.6A patent/CN1111904C/zh not_active Expired - Fee Related
- 1998-09-30 US US09/163,170 patent/US6562733B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466200C (zh) * | 2004-05-07 | 2009-03-04 | Memc电子材料有限公司 | 减少硅晶片中的金属杂质的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020037632A1 (en) | 2002-03-28 |
| CN1213164A (zh) | 1999-04-07 |
| JPH11111723A (ja) | 1999-04-23 |
| JP3211747B2 (ja) | 2001-09-25 |
| US6562733B2 (en) | 2003-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US5308788A (en) | Temperature controlled process for the epitaxial growth of a film of material | |
| CN1111904C (zh) | 半导体器件制造方法 | |
| KR100877772B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
| CN1317152A (zh) | 制备理想析氧硅晶片的工艺 | |
| CN1251206A (zh) | 理想的氧沉淀硅晶片及氧外扩散较小的工艺 | |
| CN1825543A (zh) | 半导体衬底的原位净化方法和半导体器件制造方法 | |
| US4597804A (en) | Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein | |
| CN100345263C (zh) | 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| US20080242067A1 (en) | Semiconductor substrate and method of manufacture thereof | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| EP1295324A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| EP0634789A2 (en) | A method of oxidizing a semiconductor wafer | |
| JP3890819B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP4609029B2 (ja) | アニールウェーハの製造方法 | |
| CN1263355A (zh) | 制造薄栅氧化硅层的方法 | |
| JPS63164440A (ja) | 半導体装置の製造方法 | |
| JPH07335656A (ja) | ゲッタリング処理方法 | |
| JPH1192300A (ja) | 半導体基板の製造方法 | |
| JP2000290100A (ja) | シリコンウェーハの製造方法 | |
| KR100269716B1 (ko) | Ic 제조시 붕소 오염량 감소방법 | |
| JPH09102459A (ja) | 半導体ヘテロ界面形成方法 | |
| RU2014671C1 (ru) | Способ изготовления фоточувствительного прибора с зарядовой связью |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100901 Address after: Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| ASS | Succession or assignment of patent right |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER OWNER: NEC CORP. Effective date: 20101110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20101110 Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: NEC Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030618 Termination date: 20150929 |
|
| EXPY | Termination of patent right or utility model |