KR100269716B1 - Ic 제조시 붕소 오염량 감소방법 - Google Patents

Ic 제조시 붕소 오염량 감소방법 Download PDF

Info

Publication number
KR100269716B1
KR100269716B1 KR1019970064852A KR19970064852A KR100269716B1 KR 100269716 B1 KR100269716 B1 KR 100269716B1 KR 1019970064852 A KR1019970064852 A KR 1019970064852A KR 19970064852 A KR19970064852 A KR 19970064852A KR 100269716 B1 KR100269716 B1 KR 100269716B1
Authority
KR
South Korea
Prior art keywords
substrate
boron
cvd apparatus
loaded
cvd
Prior art date
Application number
KR1019970064852A
Other languages
English (en)
Other versions
KR19990043808A (ko
Inventor
다쓰야 스즈끼
도오루 아오야마
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Priority to KR1019970064852A priority Critical patent/KR100269716B1/ko
Publication of KR19990043808A publication Critical patent/KR19990043808A/ko
Application granted granted Critical
Publication of KR100269716B1 publication Critical patent/KR100269716B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

CVD (화학 기상 증착) 장치 내에서 에피택셜 성장된 Si 또는 Si1-xGex층과 실리콘 기판 사이의 붕소 농도를 감소시키기 위하여, 실리콘 기판은 CVD 장치 내부로 로드되기 전에 클린룸내에서 붕소에 의해 오염되지 않도록 사전 처리된다. 게다가, 일 실시예에 따르면, 기판이 성장 챔버 내부로 로드되기 전에, 성장 챔버내의 붕소 잔유물을 제거하기 위해 소정의 기판 온도에서 F2가스를 사용하여 CVD 성장 챔버 자체가 세정된다.

Description

ＩＣ 제조시 붕소 오염량 감소방법{A METHOD FOR BORON CONTAMINATION REDUCTION IN IC FABRICATION}
본 발명은 ULSI (ultra-large-scale integration) 기술을 사용하는 반도체 디바이스 제조 기술에 관한 것으로, 보다 구체적으로는 에피택셜 성장막과 Si 기판면 사이의 경계면에서 붕소 (B) 농도를 효과적으로 감소시키는 방법에 관한 것이다.
SiH4, SiH6또는 GeH4와 같은 가스원을 갖는 UHV-CVD 장치를 사용하여 실리콘 웨이퍼면상에 Si 또는 Si1-xGex층을 선택적으로 에피택셜 성장시키는 것은 0.1 ㎛ 정도의 미세 MOS(metal-oxide semiconductor) 트랜지스터에 있어서의 채널 에피택셜 구조 및 차세대의 고속 바이폴라 트랜지스터 등에 광범위하게 적용된다는 것은 주지의 사실이다.
본 발명으로 넘어가기 전에, 본 발명에 관련된 종래의 기술을 도 1a 내지 도 1c, 도 2 및 도 3 을 참조하여 설명한다. 본 명세서에 걸쳐서, "기판" 이라는 용어는 "웨이퍼" 와 번갈아 가며 사용된다. 비록 본 명세서에서 고속 바이폴라 트랜지스터가 설명되어 있지만, 본 발명은 결코 이것에 한정되지 않는다.
도 1a 내지 도 1c 는 고속 NPN 바이폴라 트랜지스터의 제조 공정을 나타내는 개략 단면도이다. 간단히, 도 1a 에 도시된 바와 같이 콜렉터 부분이 형성된 기판이 도 2 에 개략적으로 도시된 것과 같은 UHV-CVD 장치로 이송된다. UHV-CVD 장치에서, Si 또는 Si1-xGex에피택셜 베이스 부분이 도 1b 에 도시된 바와 같이 기판상에 형성된다. 다음에, 웨이퍼 (혹은 기판) 가 UHV-CVD 장치로부터 제거되고 에미터 부분이 도 1c 에 도시된 방법으로 기판상에 형성된다.
본 발명은 에피택셜 성장막과 Si 기판면 사이의 경계면에서 붕소의 오염량 (혹은 농도) 의 효과적인 감소에 관한 것이다. 이것을 목적으로, 각각의 웨이퍼는 CVD 장치 내부로 로드되기 전에 예비 처리되고, 및/또는 CVD 장치의 성장챔버가 각각의 CVD 공정 전에 세정된다. 따라서, 도 1c 에 도시된 에미터 부분의 형성은 본 발명과 관련되지 않는다는 것을 알 수 있다.
도 1a 를 참조하면, N+층 (10) 이 10 내지 20 Ω㎝ 범위의 저항을 갖는 P-＜100＞ 배향 Si 기판 (12) 상에서 성장된다. 그 다음에, 콜렉터로써 기능하는 N-에피택셜층 (14) 이 N+층 (10) 상에 증착된다. 게다가, 도 1a 에 도시된 바와 같이, SiO2층 (16), P+폴리실리콘층 (18) 및 다른 SiO2층 (20) 이 종래의 리소그래피와 에칭 기술을 사용하여 연속적으로 형성된다.
상기 공정들을 통과한 기판이 UHV-CVD 장치로 이송되고, 상기 장치에서 Si 또는 Si1-xGex에피택셜 베이스 (부호 22 로 표시) 층이 N- 에피택셜층 (14) 상에서 선택적으로 성장된다. 이 경우, 폴리실리콘층 (18) 의 내측부분은 도 1b 에 개략적으로 도시된 바와 같이 아래쪽으로 성장한다. 다음으로, 도 1b 에 도시된 기판이 UHV-CVD 장치로부터 꺼내지고(unload), 그 이후에 SiO2층 (24) 및 N+폴리실리콘층 (26) 이 종래의 기술을 사용하여 도 1c 에 도시된 바와 같이 형성된다. 도 1a 내지 도 1c 에 도시된 구조를 형성하기 위한 공정은 주지되어 있고 본 발명과 직접적인 관련이 없으며, 따라서 이것에 대한 추가적인 설명은 생략한다.
도 2 는 UHV-CVD 장치 (부호 30 으로 표시) 의 일례를 나타내는 개략적인 다이어그램으로, 상기 UHV-CVD 장치는 로봇 이송부 (32), 2 개의 로드로크 챔버(load-lock chamber)(34a 와 34b), 다른 로봇 이송부 (36), 및 2 개의 성장 챔버 (38a 와 38b) 를 구비한다. UHV-CVD 장치 (30) 그 자체는 당업계에 주지되어 있다. 본 발명과 관련이 없는 터보 펌프들과 같은 다른 부분들은 명세서를 간략하게 하기 위하여 도 2 에 도시되지 않았다. 도 2 는 본 발명의 바람직한 실시예를 설명함에 있어 참조된다.
로봇 이송부 (32) 는 클린 벤치 (40) 와 2 개의 기판 이송 로봇 (42a 와 42b) 을 구비하며, 로봇 이송부 (36) 는 유사한 기판 이송 로봇 (44) 를 구비한다.
도 1a 에 도시된 바와 같이 처리된 각각의 기판 혹은 웨이퍼가 세정된 다음 기판 운반 상자 (46a) 내에 수납되며, 이 때 상기 상자는 클린 벤치 (40) 위를 제외한 위치에 놓인다. 그 다음에, 상기 상자 (46a) 는 도 2 에 도시된 바와 같이 클린 벤치 (40) 로 이송된다. 상기 상자 (46a) 내에 수용된 사전 세정된 웨이퍼들이 로봇 (42a) 를 사용하여 로드로크 챔버 (34a) 내부로 하나씩 로드된다. 상자 (46a) 내의 모든 웨이퍼들이 로드로크 챔버 (34a) 내부로 로드된 후, 상기 챔버 (34a) 는 소정의 압력으로 펌프된다. 일단 소정의 압력에 도달하면, 로드로크 챔버 (34a) 내의 제 1 웨이퍼가 로봇 (44) 에 의해 성장 챔버 (38a) 내부로 도입되는데, 상기 성장 챔버 (38a) 는 비도핑 에피택셜 성장용이다.
에피택셜 성장이 챔버 (38a) 내에서 완료된 후, 웨이퍼는 다른 성장 챔버 (38b) 로 이송되는데, 상기 다른 성장 챔버 (38b) 는 p 형 (즉, 붕소) 도핑 에피택셜 성장용이다. 2 개의 성장 챔버 (38a 와 38b) 가 사용되는 이유는 나중에 설명된다. 챔버 (38b) 에서 웨이퍼상의 막 증착이 종료된 후, 웨이퍼는 로드로크 챔버 (34b) 로 이송된다. 이들 공정들은 로드로크 챔버 (34a) 내에 수납된 각각의 웨이퍼에 대해 반복된다. 로드로크 챔버 (34a) 내의 모든 웨이퍼들이 처리되어 다른 로드로크 챔버 (34b) 내부로 로드된 후, 그들은 로봇 (42b) 에 의해 다른 기판 운반 상자 (46b) 내부에 수납된다. 그 다음에, 상기 상자 (46b) 내의 웨이퍼들은 다음 웨이퍼 처리 단계로 이송되고, 그 곳에서 도 1c 에 참조된 바와 같은 공정이 이루어진다.
도 3 은 세정 및 CVD 단계를 포함하는 종래의 제조 공정을 특징 지우는 단계들을 나타내는 흐름도이다. 보다 구체적으로, 도 1a에 도시된 층 혹은 막들이 형성된 Si 웨이퍼들이 사전 세정된 다음 도 2 에 도시된 UHV-CVD 장치 (30) 로 이송된다.
도 3 을 참조하면, 단계 50 에서, 각각의 Si 웨이퍼는 상기 웨이퍼상에 형성된 천연산화물 (native oxide) 을 제거하기 위하여 묽은 HF (플루오르화 수소산) 에 침적 (dip) 처리되고, 그 후에 단계 50 에서 사용된 화학약품이 수세 (water washing) (단계 52) 에 의해 제거된다. 그 후에 즉각적으로 단계 54에서, 상기 웨이퍼를 세정액인 NH4OH(암모니아)-H2O2(과산화수소)-H2O(물) 을 사용하여 주지의 RCA 세정 처리하여, 웨이퍼상의 입자들 및 유기 오염물을 제거한다. 상술된 용액으로 세정하는 것은 "표준 세정-1(SC-1)" 이라 불리고, 예를 들어, 3 내지 10 분 동안 60 내지 80 ℃에서 NH4OH-H2O2-H2O (=1:1:5) 로 처리한다. 그 다음으로, 단계 56 에서, 단계 54에서 사용된 시약들을 순수한 물로 세정한 다음 웨이퍼를 스핀 드라이어 (단계 58) 를 사용하여 건조시킨다. 상술된 웨이퍼 세정은 소정 개수의 웨이퍼 각각에 수행된다. 그 다음으로, 사전 세정된 Si 웨이퍼들이 상자 (46a) (도 2 참조) 내에 수용되고 UHV-CVD 장치 (30)(도 2 참조) 의 클린 벤치 (40) 로 이송된다.
그리고 나서, 웨이퍼 운반 상자 (46a) 내의 Si 웨이퍼들이 로드로크 챔버 (34a)(단계 60) 내부로 연속적으로 로드된다. 단계 62에서, 로드로크 챔버 (34 a) 내의 하나의 웨이퍼를 웨이퍼 이송 로봇 (44) 에 의해 성장 챔버 (38a) 내부로 로드한다. 상기 웨이퍼가 성장 챔버 (38a) 내에 수용된 후, 상기 챔버는 10-9내지 10-10토르(torr) 의 압력으로 펌프된다. 단계 64 에서, 웨이퍼를 성장 챔버 (38a) 내에서 900 ℃ 이상에서 대략 5 분 동안 고온 처리 (즉, 고온 플래싱(flashing)) 하여 웨이퍼상의 산화물을 제거한다. 단계 66 에서, 웨이퍼의 온도는 600 내지 800 ℃ 로 낮아지고, 그 후에 선택적인 Si 또는 Si1-xGex비도핑 에피택셜층 성장이 당분야에 주지된 SiH4, Si2H6, GeH4등에서 선택된 가스원(source gas) 들을 사용하여 웨이퍼상에서 수행된다.
그 다음으로, 단계 68 로 진행하여 웨이퍼는 성장 챔버 (38b) 로 이송된다. 단계 70에서, 붕소 도핑된 선택적인 Si 또는 Si1-xGex에피택셜층 성장이 웨이퍼상에 실시되는데, 다이보란 (B2H6) 이 p 형 베이스층을 형성하기 위한 도펀트 가스로서 사용된다. 웨이퍼는 챔버 (38a) 로부터 챔버 (38b) 로 진공 환경에서 이송되기 때문에 챔버 (38b) 내에서 웨이퍼상에 고온 플래싱을 수행할 필요가 없다. 단계 72에서, p 형 베이스층이 성장된 웨이퍼가 로드로크 챔버 (34b) 내부로 로드된다. 그 이후, 로드로크 챔버 (34a) 내의 다음 웨이퍼가 상기 로드로크 챔버 (34a) 로부터 성장 챔버 (38a) 내부로 도입되고 상술된 공정들을 통과한다. 단계 74 에서, 로드로크 챔버 (34a) 내의 모든 웨이퍼들이 처리되었는지가 체크된다. 만일 단계 74 의 질의에 대한 응답이 긍정적 (즉, 예) 이면, 도 3 에 도시된 흐름은 종료된다.
그러나, 상술된 웨이퍼 처리 단계들은 웨이퍼상에의 선택적인 Si 또는 Si1-xGex에피택셜층 성장이 에피택셜층과 기판면 사이의 경계에 "붕소 오염" 을 남기는 문제가 있다. 상기 붕소 농도는 통상적으로 피크 농도에서 1E17(즉, 1×1017) 원자/cm3및 면 농도 (sheet concentration) 에서 1E12 원자/㎠ 이상을 나타낸다. 이렇게 붕소 농도가 높아지는 원인은 다음과 같다.
(1) 붕소가 RCA 세정 단계에 사용되는 세정액에 함유되어 있다. 예를 들어, 상기 용액이 암모니아-과산화수소-물 = 1:1:5 의 화합물인 경우에, 대략 100 ppt(parts per trillion) 정도의 붕소가 상술된 표준세정액 (SC-1) 내에 존재하게 된다. 따라서, 웨이퍼를 종래의 RCA 세정 기술에 따라 세정하면, 붕소가 산화물내로 흡수되거나 포함되게 된다.
(2) 클린 룸내에서는, 여과된 공기가 천정으로부터 바닥으로 흐른다. 이러한 필터 시스템은 ULPA (ultra low penetration air) 필터, HEPA (high efficiency particulate air) 필터 등과 같은 보로실리케이트 (borosilicate) 유리섬유 필터를 포함한다. 하강하는 공기흐름은 유리섬유 필터들로부터의 붕소를 함유한다. 게다가, 이들 필터들은 클린 룸으로 도입되는 외부 (즉, 개방) 공기내에 함유된 붕소를 성공적으로 걸러내지 못한다. 그 결과, 붕소가 클린 룸 환경내에 존재하게 된다. 따라서, SC-1 용액내의 붕소 농도가 더욱 증가하여, 붕소가 더욱 산화물 내부로 흡수된다. 또한, 단계 50, 52, 56, 58, 및 60 동안 (도 3 참조), 클린 룸 환경에서, 붕소는 웨이퍼상에 만들어진 산화물에 부착되는 경향도 있다.
(3) 산화물에 부착된 붕소는 상기 산화물이 성장 챔버내에서 고온 플래싱에 의해 제거되어도 웨이퍼상에 남는다.
에피택셜층과 Si 웨이퍼의 표면 사이의 경계에서의 상술된 높은 붕소 농도에 의해 고속 바이폴라 트랜지스터의 컷오프 진동수가 낮아지고, 미세화된 CMOS 트랜지스터들의 경우에 문턱 전압의 변동을 일으킨다.
붕소 오염량을 감소시키려는 하나의 접근이 일본 특개평 4-97517 호 공보에 개시되어 있다. 상기 기술에 따르면, RCA 세정된 웨이퍼가 묽은 HF 로 처리된 다음 물로 세척되고 그럼으로써 BF3로서 붕소가 제거된다. 그러나 상기 기술은 웨이퍼의 표면을 클린 룸 분위기에 노출시키고, 상기 웨이퍼는 유기 및/또는 무기 오염물에 민감하며, 상기 유기 및/또는 무기 오염물은 성장 챔버내에서 고온 플래싱에 의해서도 제거될 수 없는 어려움에 당면한다.
따라서, 실리콘 기판과 CVD (화학 기상 증착) 장치로 에피택셜 성장된 Si 또는 Si1-xGex층 사이의 붕소 농도를 효과적으로 감소시키는 것이 본 발명의 목적이다.
본 발명의 일 양태는 실리콘 기판과 CVD 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층 사이의 붕소 농도를 감소시키는 방법으로서, 각각 50 ppt 이하 농도의 붕소를 함유하는 복수의 화학약품을 포함하는 용액을 사용하여 기판이 CVD 장치 내부로 로드되기 전에 붕소없는 격리된 분위기에서 기판을 세정하는 단계; 및 기판이 CVD 장치 내부로 로드되기 전에 붕소없는 격리 환경에서 기판을 추가적으로 처리하는 단계를 구비한다.
본 발명의 다른 양태는 실리콘 기판과 CVD 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층 사이의 붕소 농도를 감소시키는 방법으로서, 기판이 CVD 장치 내부로 로드되기 전에 기판 내부로 실리콘 원자를 이온 주입하는 단계; 기판이 CVD 장치 내부로 로드되기 전에 H2O2를포함하는 용액을 사용하여 기판을 세정하는 단계; 및 CVD 장치내의 기판상에 고온 처리를 수행하여 기판에 부착된 붕소를 기판 내부로 확산시키는 단계를 구비한다.
본 발명의 또 다른 양태는 실리콘 기판과 CVD 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층 사이의 붕소 농도를 감소시키는 방법으로서, 기판이 CVD 장치 내부로 로드되기 전에 H2O2를 포함하는 용액을 사용하여 기판을 세정하는 단계; 기판이 CVD 장치 내부로 로드되기 전에 상기 세정 단계에서 기판상에 형성된 산화물을 묽은 HF 를 사용하여 제거하는 단계; 기판이 CVD 장치 내부로 로드되기 전에 기판을 비등하는 농축된 HNO3내에담가 기판상에 산화물을 형성하는 단계; 및 CVD 장치내의 기판상에 고온 처리를 수행함으로서 기판에 부착된 붕소를 기판 내부로 확산시키는 단계를 구비한다.
본 발명의 또 다른 양태는 실리콘 기판과 CVD 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층 사이의 붕소 농도를 감소시키는 방법으로서, 기판이 CVD 장치 내부로 로드되기 전에 H2O2를 포함하는 용액을 사용하여 기판을 세정하는 단계; 기판이 CVD 장치 내부로 로드되기 전에 상기 세정 단계에서 기판상에 형성된 산화물을 묽은 HF 를 사용하여 제거하는 단계; 기판이 CVD 장치 내부로 로드되기 전에 저압 분위기에서 산소 가스를 사용하여 기판상에 산화물을 열성장시키는 단계; 및 CVD 장치내의 기판상에 고온 처리를 수행하여 상기 산화물의 열성장 단계에서 기판상에 열성장된 산화물을 제거하는 단계를 구비한다.
본 발명의 또 다른 양태는 실리콘 기판과 CVD 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층 사이의 붕소 농도를 감소시키는 방법으로서, 기판이 CVD 장치 내부로 로드되기 전에 소정의 기판 온도에서 F2가스를 사용하여 CVD 성장 챔버를 세정함으로써 상기 성장 챔버내의 붕소 잔여물을 제거하는 단계; 성장 챔버 내부로 로드된 기판상에 고온 처리를 수행하여 기판상의 산화물을 제거하는 단계; 및 성장 챔버내의 기판상에 비도핑 에피택셜층 성장 및 붕소 도핑 에피택셜층 성장을 연속적으로 수행하는 단계를 구비한다.
도 1a 내지 도 1c 는 고속 바이폴라 트랜지스터를 형성하는 동안의 막 증착을 나타내는 각각의 단면도.
도 2 는 종래의 UHV-CVD 장치를 나타내는 다이어그램.
도 3 은 바이폴라 트랜지스터 제조의 일부 단계를 포함하는 흐름도.
도 4 는 본 발명의 제 1 실시예를 특징 지우는 단계들을 포함하는 흐름도.
도 5a 와 도 5b 각각은 제 1 실시예에서 사용된 클린 워크 스테이션 (clean work station) 을 나타내는 도.
도 6 은 본 발명에 따른 클린 워크 스테이션이 장착된 종래의 UHV-CVD 장치를 나타내는 다이어그램.
도 7 은 본 발명의 제 2 실시예를 특징 지우는 단계들을 포함하는 흐름도.
도 8a 와 도 8b 는 기판상에 열성장된 산화물과 이온 주입의 방법을 각각 나타내는 다이어그램.
도 9a 와 도 9b 각각은 본 발명의 제 3 실시예를 특징 지우는 단계들을 포함하는 흐름도를 도시하는 도.
도 10 은 본 발명의 제 4 실시예를 특징 지우는 단계들을 포함하는 흐름도.
도 11 은 본 발명의 제 5 실시예를 특징 지우는 단계들을 포함하는 흐름도.
도 12 는 제 5 실시예에 사용된 UHV-CVD 를 나타내는 다이어그램.
도 13 은 종래의 기술과 함께 제 1 내지 제 4 실시예의 실험 결과들을 나타내는 그래프.
*도면의 주요부분에 대한 부호의 설명*
30 : UHV-CVD 장치 32, 36 : 로봇 이송부
34a, 34b : 로드로크 챔버 38a, 38b : 성장 챔버
40 : 클린 벤치 42a, 42b : 기판 이송 로봇
46a', 46b : 기판 운반 상자
본 발명의 제 1 실시예를 도 4 내지 도 6 을 참조하여 설명한다.
본 명세서를 간략히 하기 위해, 각각의 실리콘 기판 (혹은 웨이퍼) 상에는 도 1a 에 도시된 층들이 이미 형성되어 있고, 상기 기판들이 세정된 후 도 6 에 도시된 UHV-CVD 장치 (혹은 시스템)(31) 로 이송된다고 가정한다. 또한, 상술된 바와 같이, Si1-xGex(혹은 Si) 층이 CVD 장치 (31) 내에서 각각의 웨이퍼상에 형성된다. 상기 CVD 장치 (31) 는 로봇 이송부 (32) 가 클린 룸 분위기로부터 실질적으로 격리되어 있다는 것을 제외하고는 도 2 의 장치 (30) 과 동일하다. 따라서, 도 2 의 장치와 동일한 도 6 의 부분들은 도 2 에서와 동일한 부호로 표시된다.
도 4 에 도시된 바와 같이, 단계 80 에서, 각각의 실리콘 웨이퍼를 묽은 HF (플루오르 수소산) 에 침적처리하여 웨이퍼상에 형성된 산화물을 제거한다. 그 이후, 단계 80 에 사용된 화학약품들을 물로 각 웨이퍼를 세척하여 (단계 82) 제거한다. 단계 80 과 단계 82 는 각각 도 3 의 단계 50 과 단계 52 와 동일하다. 그 다음으로, 웨이퍼는, 건조됨이 없이, 입자들 및 유기 오염물(불순물) 들을 제거하기 위하여 RCA 세정 공정 (즉, NH4OH-H2O2-H2O) 의 "표준 세정 1(SC-1) 용액"을 사용하여 세정된다. 이 경우 표준 세정(SC-1)용액은 NH4OH-H2O2-H2O(통상적으로 1:1:5) 로 구성되고 온도는 대략 70 ℃ 로 유지된다. 그리고, 상기 용액은 또한 APM (Ammonia-Hydrogen Peroxide -Mixture) 라고도 불린다. 암모니아 (NH4OH), 과산화수소 (H2O2), 순수한 물 각각의 붕소 농도는 50 ppt 이하로 선택되어야 한다.
게다가, SC-1 용액을 사용하는 웨이퍼 세정은 클린 워크 스테이션 (110) (도 5a 와 도 5b 참조) 내에서 수행되며, 상기 클린 워크 스테이션은 종래의 클린 룸내에 설치된다. 클린 워크 스테이션 (110) 의 사시도 및 단면도를 각각 나타내는 도 5a 와 도 5b 를 참조한다. 도 5b 에서, 화살표는 공기 흐름을 나타낸다. 상기 워크 스테이션 (110) 의 내부에 클린 벤치 (112) 가 설치되고, 그 위에 SC-1 용액의 저장용기 (container) 가 놓인다. 보다 구체적으로는, 클린 워크 스테이션 (110) 은 하나 이상의 에어 흡입 팬 (air intake fan)(114) 을 구비하며, 상기 팬에 의해 클린룸내의 공기가 스테이션 (110) 내부로 도입된다. 게다가, 상기 스테이션 (110) 은 효과적인 붕소 흡수력을 갖는 화학적인 필터 (116) 를 구비한다. 클린 워크 스테이션 (110) 의 내부는 비닐 클로라이드의 커튼 (curtain) (118) 에 의해 클린룸으로부터 격리되어 있다. 커튼 (118) 의 한쪽 면에는 스테이션 (110) 의 내부로 접근할 수 있도록 지퍼 (zipper) 또는 슬라이드 죔쇄 (slide fastener) (120) 가 설치되어 있다.
도 4 를 참조하면, 단계 86 과 단계 88 에서, 웨이퍼들은 물로 세척된 다음 종래의 스핀 드라이어를 사용하여 건조된다. 이들 웨이퍼 처리는 도 5b 에 도시된 스테이션 (110) 내의 클린 벤치 (112) 상에서 수행된다. 단계 90 에서, 사전 세정된 웨이퍼들이 질소로 충전된 웨이퍼 운반 상자에 수용된 다음 로봇 이송부 (32) 의 클린 벤치 (40) 로 이송된다(도 6 참조). 상기 로봇 이송부 (32) 는 또한 클린룸으로부터 격리되어 클린룸내의 붕소가 상기 로봇 이송부 (32) 로 들어가지 못하게 방지한다. 즉, 상기 로봇 이송부 (32) 는 굵은 선으로 표시된 방식으로, 도 5a 와 도 5b 에 도시된 것과 유사한 클린 워크 스테이션내에 설치된다. 이 경우, 웨이퍼들을 로드로크 챔버 (34a) 내부로 로드하고 웨이퍼들을 다른 로드로크 챔버 (34b) 내부로 꺼내기 위한 개구 (opening) 를 설치하는 것이 요구된다. 상술된 질소로 충전된 웨이퍼 운반 상자는 도 6에서 46a' 로 표시되어 있다.
상기 상자 (46a') 내의 실리콘 웨이퍼들은 붕소없는 격리된 환경에서 로드로크 챔버 (34a)(단계 92) 내부로 연속적으로 로드된다. 단계 94 에서, 로드로크 챔버 (34a) 내의 하나의 웨이퍼가 웨이퍼 이송 로봇 (44) 에 의해 성장 챔버 (38a) 내부로 이송된다. 상기 웨이퍼가 성장 챔버 (38a) 내에 수용되면, 챔버 (38a) 는 (예를 들어) 10-9내지 10-10토르의 압력으로 펌프된다. 단계 96 에서, 웨이퍼의 온도는 약 950 ℃ 까지 상승되고 약 5 분 동안 고온 처리(즉, 고온 플래싱) 되어 웨이퍼상의 산화물을 제거한다. 웨이퍼상의 고온 처리가 완료된 후 곧바로, 웨이퍼의 온도는 약 700 ℃ 로 낮아진다. 단계 98 에서, Si2H6가스를 10 sccm 의 유량으로 챔버 (38a) 내부로 주입하여 약 2000 옹스트롬 (예를 들어) 의 두께를 갖는 비도핑된 에피택셜 실리콘층이, 도 1b 에 도시된 바와 같이, 웨이퍼상에 선택적으로 성장된다. 또는, 비도핑된 Si1-xGex에피택셜층이 Si2H6(혹은 SiH4) 및 GeH4의 가스원을 사용하여 성장될 수도 있다.
다음으로, 단계 100 에서, 웨이퍼는 다른 성장 챔버 (38b) 로 이송된다. 단계 102 에서, 붕소 도핑된 실리콘층이 p 형 베이스층을 형성하기 위한 도펀트 가스로서 다이보란(B2H6) 을 사용하여 챔버 (38b) 내에서 비도핑된 층상에 성장된다. 웨이퍼는 챔버 (38a) 로부터 챔버 (38b) 로 진공 환경에서 이송되므로, 성장 챔버 (38b) 내에서 고온 플래싱을 수행할 필요가 없다. 단계 104 에서, p 형 베이스층이 성장된 웨이퍼가 로드로크 챔버 (34b) 내부로 로드된다. 그 후에, 로드로크 챔버 (34a) 내의 다음 웨이퍼가 로드로크 챔버 (34a) 로부터 성장 챔버 (38a) 내부로 도입되어 상기 공정을 통과한다. 단계 106 에서, 로드로크 챔버 (34a) 내의 모든 웨이퍼들이 처리되었는지 결정하기 위해 체크된다. 만일 단계 106 에서의 질의에 대한 응답이 긍정적이면, 도 4 에 도시된 흐름이 종료된다.
본 발명자들에 의해 수행된 실험에 따르면, 상술된 조건하에서, 에피택셜층과 기판 사이의 경계에서 붕소의 피크 농도는 4E16 원자/cm3이었다. 다른 한편으로, 동일한 경계에서 붕소의 면 농도는 1E11 원자/cm2이었다. 이에 비해, 단계 84, 86, 88, 90, 및 92 가 붕소 없는 격리된 분위기내에서 수행되지 않는 경우에, 경계에서 붕소의 피크 농도는 3E17 원자/cm3이었다. 게다가, 경계에서 붕소의 면 농도는 1E12 원자/cm2이었다. 이들 결과는 상술된 2 차 이온 질량 분광기(SIMS) 기술을 사용하여 얻어졌고 도 13 에 도시되어 있다.
에피택셜층과 기판 사이의 경계에서 붕소의 피크 농도가 효과적으로 감소될 수 있기 때문에, 바이폴라 트랜지스터의 컷오프 진동수를 상당한 정도까지 향상시킬 수 있을 것으로 기대된다.
본 발명의 제 2 실시예는 도 2, 7, 8a, 및 8b 를 참조하여 설명한다. 제 2 실시예에서는, 도 5a 및 도 5b 의 클린 워크 스테이션과 같은 붕소 격리 수단은 사용되지 않는다.
제 1 실시예에서와 같이, 각각의 실리콘 기판 (혹은 웨이퍼) 상에는 이미 도 1a 에 도시된 층들이 형성되어 있고, 상기 기판이 사전처리된 다음 도 2 에 도시된 UHV-CVD 장치 (혹은 시스템)(30) 로 이송되어 있다고 가정된다.
도 7 에 도시된 바와 같이, 단계 200 에서, 열적으로 성장된 실리콘 산화물이 종래의 프로세스를 사용하여 기판상에 형성된다. 기판상에 열적으로 성장된 상기 산화물은 도 8a에서 부호 201 로 개략적으로 예시되어 있고, 약 200 옹스트롬 (예를 들어) 의 두께를 갖는다. 단계 202 에서, 실리콘 이온들이 (예를 들어) 10keV 및 1E13 원자/cm2의 조건에서 주입된다. 도 8b 는 이온 주입 방법을 개략적으로 도시한다. 단계 204 에서, 웨이퍼가 묽은 HF 용액을 사용하여 세정되어 열적으로 성장된 산화물을 완전히 제거한다. 다음으로, 웨이퍼가 물로 세정되고 (단계 206), SC-1 용액으로 세정되고 (단계 208), 물로 세정되고 (단계 210), 스핀 드라이어를 사용하여 건조되는데 (단계 212), 이들 모두는 도 4 의 단계 82, 84, 86, 및 88 에 대응한다. 그러나, 상술된 바와 같이, 도 5a 와 도 5b 의 클린 워크 스테이션은 제 2 실시예에서는 사용되지 않는다. 즉, 도 7 의 상술된 단계들은 클린룸 환경에서 수행된다. 그 후, 단계 214 에서, 사전 처리된 웨이퍼들이 질소로 충전된 웨이퍼 운반 상자내에 수용된 다음 로봇 이송부 (32) 의 클린 벤치 (40) 로 이송된다(도 2 참조). 질소로 충전된 상술된 웨이퍼 운반 상자는 도 2 에 도시되어 있지 않지만, 상기 상자 (46a) 에 대응한다. 그 다음에, 상자 (46a) 내의 실리콘 웨이퍼들은 연속적으로 로드로크 챔버 (34a) 내부로 로드된다(단계 216). 다음의 단계들 218, 220, 222, 224, 226, 228, 및 230 은 각각 도 4 의 단계 94, 96, 98, 100, 102, 104, 및 106 과 동일하며, 따라서, 본 명세서를 간략히 하기 위해 더 이상의 설명을 하지 않는다.
상기에서, 단계 200 에서 열적인 산화물을 성장시키는 단계는 생략될 수 있으며, 단계 204 도 생략될 수 있다.
제 2 실시예에 따르면, 단계 208 에서, 산화물은 SC-1 용액을 사용하여 웨이퍼를 세척하면서 기판상에 형성된다. 그러나, 단계 208 에서 상기 공정 동안 산화물 내부로 도입된 붕소 또는 기판에 부착된 붕소는 웨이퍼가 단계 220 에서 고온 플래싱되면서 기판 내부로 가속적으로 확산된다. 이것은 실리콘 주입 동안 대량의 격자간 (interstitial) 실리콘 원자들이 생성되기 때문이다. 주입 손상 (implant damage) 은 단계 208 과 단계 220 에서 제거된다. 상기한 실리콘 기판 내부로의 붕소의 확산에 대한 상세한 내용은 P. A. Stolk 등에 의한 "실리콘에서 트랩 제한된 격자간 확산 및 향상된 붕소 클러스터링(Trap-limited interstitial diffusion and enhanced boron clustering in silicon)" Appl. Phys. Lett. 66(5), 1995 년 1 월 30 일, 페이지 568, 570 을 참조하면 된다.
제 2 실시예와 관련하여, 본 발명자에 의해 상술된 조건하에서 수행된 실험들에 따르면, 에피택셜층과 기판 사이의 경계에서 붕소의 피크 농도는 3.5E16 원자/cm3이었다. 한편, 동일한 경계에서 붕소의 면 농도는 8E10 원자/cm2이었다. 이들 결과는 상술된 2 차 이온 질량 분광기(SIMS) 기술을 사용하여 얻어졌고 도 13 에 도시되어 있다.
본 발명의 제 3 실시예는 도 2, 도 9a 및 도 9b 를 참조하여 설명한다. 제 3 실시예에서는, 도 5a 와 도 5b 의 클린 워크 스테이션 (110) 과 같은 붕소 격리 수단은 사용되지 않는다.
제 1 실시예에서와 같이, 각각의 실리콘 기판 (혹은 웨이퍼) 상에는 이미 도 1a 에 도시된 층들이 형성되어 있고, 상기 기판은 사전 처리된 다음 도 2 에 도시된 UHV-CVD 장치 (혹은 시스템)(30) 로 이송되어 있다고 가정된다.
도 9a 에 도시된 바와 같이, 단계 300 에서, 웨이퍼는 묽은 HF 용액으로 세정되어 기판상의 산화물이 제거된다. 다음으로, 웨이퍼가 물로 세정되고 (단계 302), SC-1 용액으로 세정되고 (단계 304), 물로 세정되는데 (단계 306), 이들 모두는 도 4 의 단계 82, 84, 86, 및 88 에 대응한다. 그러나, 상술된 바와 같이, 도 5a 와 도 5b 의 클린 워크 스테이션은 제 3 실시예에서 사용되지 않는다. 즉, 도 9a 의 상기 단계들은 클린룸 환경에서 수행된다.
그 후, 단계 308 에서, 단계 304 에서 생성된 웨이퍼상의 산화물을 묽은 HF 를 사용하여 제거하고, 그 후 단계 310 에서 웨이퍼는 상기 단계 308 에서 사용된 화학약품을 제거하기 위하여 물로 세척된다. 그 다음에, 단계 312 에서, 웨이퍼가 비등하는 혹은 뜨거운 농축된 HNO3(질산) 내에 침적처리되어 (혹은 세정되어) 기판상에 (약 15 옹스트롬 두께의) 산화물을 다시 형성한다. 그 후, 웨이퍼는 물로 세정되고 (단계 314), 그 후, 단계 316 에서, 산화물의 두께는 약 1 % 이하의 묽은 HF (dilute HF ≤ about 1 %) 를 사용하여 약 5 옹스트롬으로 감소된다. 단계 320 에서, 웨이퍼는 스핀 드라이어를 사용하여 건조된다. 다음의 단계들 322 내지 338 은 각각 대응하는 단계들 214 내지 230 과 동일하며, 따라서, 본 명세서의 간략화를 위해 더 이상 설명하지 않는다.
질산은 붕소를 함유하지 않기 때문에, 단계 312 에서 성장된 산화물은 웨이퍼가 단계 304 에서 SC-1 용액을 사용하여 세정되는 경우에 생성된 산화물과 비교하여 거의 붕소를 포함하지 않는다. 게다가, 단계 312 에서 생성된 산화물의 두께가 감소되고 따라서, 거의 붕소를 함유하지 않는 얇은 산화물층이 기판상에 남고 이전의 실시예에서와 같이 단계 328 에서 고온 플래싱으로 제거된다.
그러나, 상기에서, 만일 산화물의 두께가 단계 316 과 관련하여 상기된 바와 같이 충분히 작아지도록 제어될 수 있다면, 단계 316 에서의 공정은 생략될 수 있다.
제 3 실시예와 관련하여, 본 발명자에 의해 상술된 조건하에서 수행된 실험들에 따르면, 에피택셜층과 기판 사이의 경계에서 붕소의 피크 농도는 3.0E16 원자/cm3이었다. 한편, 동일한 경계에서 붕소의 면 농도는 6E10 원자/cm2이었다. 이들 결과는 상술된 2 차 이온 질량 분광기(SIMS) 기술을 사용하여 얻어졌고 도 13 에 도시되어 있다.
본 발명의 제 4 실시예는 도 2 과 도 10 을 참조하여 설명한다. 제 4 실시예에서는, 도 5a 와 도 5b 의 클린 워크 스테이션 (110) 과 같은 붕소 격리 수단은 사용되지 않는다.
제 1 실시예에서와 같이, 각각의 실리콘 기판 (혹은 웨이퍼) 상에는 이미 도 1a 에 도시된 층들이 형성되어 있고, 상기 기판은 사전 처리된 다음 도 2 에 도시된 UHV-CVD 장치 (혹은 시스템)(30) 로 이송된다고 가정된다.
도 10 의 단계 400 내지 단계 410 은 각각 도 9a 의 단계 300 내지 단계 310 과 동일하고 따라서, 이들 단계들은 간략함을 위해 설명되지 않는다. 단계 412 에서, 웨이퍼는 스핀 드라이어를 사용하여 건조된다. 그 후, 단계 414 에서, 실리콘 산화물은 저압 환경에서 산소 가스를 사용하여 기판상에서 열적으로 성장된다. 다음 단계 416 내지 432 는 각각 도 9a 의 단계 322 내지 338 와 동일하고 따라서, 본 명세서의 간략함을 위해 더 이상의 설명은 생략한다.
상기에서, 열산화물의 성장은 CVD 성장 챔버내에서 20 토르 이하에서 수행된다. 이 경우, 기판의 온도는 900 ℃ 이하이다. 게다가, 열적으로 성장된 산화물은 30 옹스트롬 이하의 두께를 갖는다.
감소된 압력 환경하에서 기판상의 열적으로 성장된 산화물은 거의 붕소를 거의 함유하지 않는다. 이러한 산화물은 SC-1 용액을 사용하여 세정함에 의해 기판상에 성장된 산화물과 비교할 때 구조상 보다 치밀하고 따라서, 클린룸내의 붕소가 단계 414 에서 성장된 산화물에 부착되기 어렵다.
제 4 실시예와 관련하여, 본 발명자들은 공정 조건하에서 실험들을 수행했으며, 여기서 (a) 열산화물 성장은 CVD 성장 챔버내에서 10 토르에서 수행되었고, (b) 기판의 온도는 900 ℃ 로 유지되었고, 또한 (c) 열적으로 성장된 산화물은 20 옹스트롬의 두께를 갖는다. 게다가, CVD 장치의 조건들은 제 1 실시예에 상술된 바와 같이 설정되었다. 실험 결과, 에피택셜층과 기판 사이의 경계에서 붕소의 피크 농도는 2.5E16 원자/cm3이었다. 한편, 동일한 경계에서 붕소의 면 농도는 5E10 원자/cm2이었다. 이전의 실시예들과 같이, 이들 결과들은 상술된 2 차 이온 질량 분광기(SIMS) 기술을 사용하여 얻어졌고 도 13 에 도시되어 있다.
마지막으로, 본 발명의 제 5 실시예는 도 11 과 도 12 를 참조하여 설명된다. 제 5 실시예에서는, 제 1 실시예에서와 같이, 도 5a 와 도 5b 의 클린 워크 스테이션 (110) 과 같은 붕소 격리 수단이 사용된다. 도 12 에 도시된 바와 같이, 제 5 실시예는 하나의 성장 챔버만을 사용한다(부호 39 로 표시).
제 1 실시예에서와 같이, 각각의 실리콘 기판 (혹은 웨이퍼) 상에는 이미 도 1a 에 도시된 층들이 형성되어 있고, 상기 기판은 사전 처리된 다음 도 12 에 도시된 UHV-CVD 장치 (혹은 시스템)(31) 로 이송된다고 가정된다.
도 11 에서, 단계 500 내지 512 는 각각 단계 80 내지 92 과 동일하고 따라서, 간략함을 위해 설명되지 않는다. 단계 514 에서, 웨이퍼의 온도는 약 700 ℃ 까지 상승되고, 그 후, 성장 챔버 (39) 는 약 5 분 동안 (유속 20 sccm) F2가스를 주입하여 세정된다. 따라서, 성장 챔버 (39) 의 내벽상의 붕소 잔유물 (고체) 은 하기와 같이 증기화된다.
2B(고체) + 3F2(가스)
Figure pat00001
2BF3(가스)
2BF3가스는 챔버 (39) 외부로 배출된다. 성장 챔버 (39) 를 세정한 후, 단계 516 에서 제 1 웨이퍼가 로드로크 챔버 (34a) 로부터 챔버 (39) 내부로 로드된다. 그 다음에, 상기 웨이퍼는 단계 518 에서 고온 플래싱되어 그 위에 형성된 산화물을 제거한다. 그 후, 단계 520 에서, 웨이퍼상에서 비도핑된 에피택셜층 성장 (예를 들어 2000 옹스트롬) 이 챔버 (39) 내에서 수행된다. 다음으로, 동일한 챔버 (39) 에서, 10 sccm 의 유량으로 Si2H6및 H2(1%)+B2H6(99%) 을 함께 주입하면서 붕소 도핑된 에피택셜층 (예를 들어 2000 옹스트롬) 을 비도핑된 층상에 성장시킨다. 비도핑된 에피택셜층 성장 및 붕소 도핑된 에피택셜층 성장이 완료되면, 웨이퍼는 로드로크 챔버 (34b) 로 이송된다(단계 522). 공정 흐름은 단계 514 로 되돌아가고 그 곳에서 다음 웨이퍼는 단계 514 내지 522 에서 상기한 공정들을 통과한다. 단계 524 에서, 로드로크 챔버 (34a) 내에 저장된 모든 웨이퍼들이 처리되었는지 결정하기 위해 체크된다. 만일 응답이 긍정적이면(즉, 예), 루틴이 종료된다.
제 5 실시예와 관련하여, 본 발명자들은 상술된 조건들하에서 실험을 수행했다. 비록 도 13 에 도시되지 않았지만, 실험 결과, 에피택셜층과 기판 사이의 경계에서 붕소의 피크 농도는 4E16 원자/cm3이었다. 한편, 동일한 경계에서 붕소의 면 농도는 1E11 원자/cm2이었다. 이전의 실시예들과 같이, 이들 결과들은 상술된 2 차 이온 질량 분광기(SIMS) 기술을 사용하여 얻어졌다.
상기 설명은 본 발명의 5 개의 가능한 실시예들의 대표이고 발명이 기초된 개념은 구체적으로 그것에 제한되지 않는다는 것을 알아야 한다.
이상의 설명에서 알 수 있는 바와 같이, 본 발명에 따르면, 실리콘 기판과 CVD 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층 사이의 붕소 농도를 효과적으로 감소시킬 수 있다.

Claims (26)

  1. CVD (화학기상증착) 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층과 실리콘 기판사이의 붕소 농도를 감소시키는 방법에 있어서,
    (a) 상기 기판이 상기 CVD 장치 내부로 로드되기 전에, 붕소 없는 격리된 분위기내에서 각각이 50 ppt 이하의 농도의 붕소를 함유하는 복수의 화학약품들을 포함하는 용액을 사용하여 수행되는 세정 단계; 및
    (b) 상기 기판이 상기 CVD 장치 내부로 로드되기 전에, 붕소 없는 격리된 분위기내에서 상기 기판을 추가적으로 처리하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  2. 제 1 항에 있어서, 상기 기판의 상기 추가 처리 단계가 물로 상기 기판을 세정하는 단계, 상기 기판을 건조시키는 단계, 상기 기판을 상기 CVD 장치로 이송하는 단계, 및 상기 기판을 상기 CVD 장치 내부로 로드하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  3. 제 2 항에 있어서, 상기 CVD 장치로 상기 기판을 이송하는 상기 단계가 질소로 충전된 기판 운반 상자를 사용하여 수행되는 것을 특징으로 하는 붕소 농도 감소방법.
  4. 제 1 항에 있어서, 상기 붕소없는 격리된 분위기가 유리 섬유 필터로부터 기인하는 붕소를 함유하는 클린룸내에 제공되는 것을 특징으로 하는 붕소 농도 감소방법.
  5. 제 4 항에 있어서, 상기 CVD 장치로 상기 기판을 이송하는 상기 단계가 질소로 충전된 기판 운반 상자를 사용하여 수행되는 것을 특징으로 하는 붕소 농도 감소방법.
  6. 제 1 항에 있어서, 상기 단계 (a) 에서 상기 기판을 세정하는 상기 용액은 NH4OH-H2O2-H2O 로 구성되는 것을 특징으로 하는 붕소 농도 감소방법.
  7. CVD (화학기상증착) 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층과 실리콘 기판사이의 붕소 농도를 감소시키는 방법에 있어서,
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 상기 기판 내부로 실리콘 원자들을 이온 주입시키는 단계;
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 H2O2를포함하는 용액을 사용하여 상기 기판을 세정하는 단계; 및
    상기 기판에 부착된 붕소를 상기 기판 내부로 확산시키기 위해, 상기 CVD 장치내에서 상기 기판상에 고온 처리를 수행하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  8. 제 7 항에 있어서, 상기 고온 처리 단계에서의 상기 고온 처리가 클린룸 분위기에서 상기 기판의 상기 세정 단계동안 상기 기판상에 형성된 천연산화물을 제거하는 것을 특징으로 하는 붕소 농도 감소방법.
  9. 제 7 항에 있어서,
    상기 이온 주입 단계 전에 상기 기판상에 산화막을 열성장시키는 단계; 및
    상기 이온 주입 단계와 상기 세정 단계 사이에 상기 열성장된 산화물을 완전히 제거하는 단계를 더 구비하는 것을 특징으로 하는 붕소농도 감소방법.
  10. 제 7 항에 있어서, 상기 세정 단계에서 사용된 상기 용액이 NH4OH-H2O2-H2O 로 구성되는 것을 특징으로 하는 붕소 농도 감소방법.
  11. 제 7 항에 있어서, 상기 기판이 질소로 충전된 기판 운반 상자를 사용하여 상기 CVD 장치로 이송되는 것을 특징으로 하는 붕소 농도 감소방법.
  12. CVD (화학기상증착) 장치내에서 에피택셜 성장된 Si 또는 Si1-xGex층과 실리콘 기판사이의 붕소 농도를 감소시키는 방법에 있어서,
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 H2O2를 포함하는 용액을 사용하여 상기 기판을 세정하는 단계;
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 상기 세정단계에서 상기 기판상에 형성된 천연산화물을 묽은 HF를 사용하여 제거하는 단계;
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에, 상기 기판상에 천연산화물을 형성하기 위해, 상기 기판을 비등하는 농축된 HNO3내에침적시키는 단계; 및
    상기 기판에 부착된 붕소를 상기 기판 내부로 확산시키기 위해, 상기 CVD 장치내에서 상기 기판상에 고온 열처리를 수행하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  13. 제 12 항에 있어서,
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 상기 천연산화물 제거단계에서 사용된 묽은 HF 보다 낮은 농도를 가진 묽은 HF 를 사용하여 상기 침적 단계에서 형성된 천연산화물의 두께를 소정의 값으로 감소시키는 단계를 더 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  14. 제 12 항에 있어서, 상기 기판이 질소로 충전된 기판 운반 상자를 사용하여 상기 CVD 장치로 이송되는 것을 특징으로 하는 붕소 농도 감소방법.
  15. 제 12 항에 있어서, 상기 세정단계에서 사용된 상기 용액은 NH4OH-H2O2-H2O 로 구성되는 것을 특징으로 하는 붕소 농도 감소방법.
  16. CVD (화학기상증착) 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층과 실리콘 기판사이의 붕소 농도를 감소시키는 방법에 있어서,
    (a) 상기 기판이 상기 CVD 장치 내부로 로드되기 전에 H2O2를 포함하는 용액을 사용하여 상기 기판을 세정하는 단계;
    (b) 상기 기판이 상기 CVD 장치 내부로 로드되기 전에 단계 (a) 에서 상기 기판상에 형성된 천연산화물을 묽은 HF 를 사용하여 제거하는 단계;
    (c) 상기 기판이 상기 CVD 장치 내부로 로드되기 전에 저압 분위기에서 산소 가스를 사용하여 상기 기판상에 열산화물을 성장시키는 단계; 및
    (d) 상기 CVD 장치내에서 기판상에 고온 처리를 수행하여 단계 (c) 에서 상기 기판상에 열성장된 상기 산화물을 제거하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  17. 제 16 항에 있어서, 단계 (c) 에서의 열산화물 성장은 CVD 성장 챔버내에서 900 ℃ 이하의 기판 온도 및 20 토르 미만의 압력하에서 수행되며, 단계 (c) 에서 성장된 상기 열산화물은 30 옹스트롬 이하의 두께를 갖는 것을 특징으로 하는 붕소 농도 감소방법.
  18. 제 16 항에 있어서, 상기 기판이 질소로 충전된 기판 운반 상자를 사용하여 상기 CVD 장치로 이송되는 것을 특징으로 하는 붕소 농도 감소방법.
  19. 제 16 항에 있어서, 단계 (a) 에서 사용된 상기 용액은 NH4OH-H2O2-H2O 로 구성되는 것을 특징으로 하는 붕소 농도 감소방법.
  20. CVD (화학기상증착) 장치내에서 에피택셜 성장되는 Si 또는 Si1-xGex층과 실리콘 기판사이의 붕소 농도를 감소시키는 방법에 있어서,
    상기 성장 챔버내에 상기 기판을 로드하기 전에, 상기 CVD 장치의 성장 챔버내의 잔류 붕소를 제거하기 위해, 소정의 기판 온도에서 F2가스를 사용하여 CVD 성장 챔버를 세정하는 단계;
    상기 기판상의 천연산화물을 제거하기 위해, 상기 성장 챔버 내부로 로드된 상기 기판상에 고온 열처리를 수행하는 단계; 및
    상기 성장 챔버내에서 상기 기판상에 비도핑된 에피택셜층 성장 및 붕소 도핑된 에피택셜층 성장을 연속적으로 수행하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  21. 제 20 항에 있어서,
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 붕소없는 격리된 분위기에서, 각각이 50 ppt 이하의 농도의 붕소를 함유하는 복수의 화학약품들을 포함하는 용액을 사용하여, 상기 기판을 세정하는 단계; 및
    상기 기판이 상기 CVD 장치 내부로 로드되기 전에 붕소없는 격리된 분위기에서 상기 기판을 추가적으로 처리하는 단계를 더 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  22. 제 21 항에 있어서, 상기 추가적 처리 단계가 물로 상기 기판을 세정하는 단계, 상기 기판을 건조시키는 단계, 상기 기판을 상기 CVD 장치로 이송하는 단계, 및 상기 기판을 상기 CVD 장치 내부로 로드하는 단계를 구비하는 것을 특징으로 하는 붕소 농도 감소방법.
  23. 제 22 항에 있어서, 상기 CVD 장치로 상기 기판을 이송하는 상기 단계가 질소로 충전된 기판 운반 상자를 사용하여 수행되는 것을 특징으로 하는 붕소 농도 감소방법.
  24. 제 21 항에 있어서, 상기 붕소없는 격리된 환경이 유리 섬유 필터로부터 기인하는 붕소가 함유된 클린룸내에 제공되는 것을 특징으로 하는 붕소 농도 감소방법.
  25. 제 24 항에 있어서, 상기 CVD 장치로 상기 기판을 이송하는 상기 단계가 질소로 충전된 기판 운반 상자를 사용하여 수행되는 것을 특징으로 하는 붕소 농도 감소방법.
  26. 제 21 항에 있어서, 상기 세정 단계에서 상기 기판을 세정하기 위한 상기 용액이 NH4OH-H2O2-H2O 로 구성되는 것을 특징으로 하는 붕소 농도 감소방법.
KR1019970064852A 1997-11-29 1997-11-29 Ic 제조시 붕소 오염량 감소방법 KR100269716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970064852A KR100269716B1 (ko) 1997-11-29 1997-11-29 Ic 제조시 붕소 오염량 감소방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064852A KR100269716B1 (ko) 1997-11-29 1997-11-29 Ic 제조시 붕소 오염량 감소방법

Publications (2)

Publication Number Publication Date
KR19990043808A KR19990043808A (ko) 1999-06-15
KR100269716B1 true KR100269716B1 (ko) 2000-10-16

Family

ID=19526119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064852A KR100269716B1 (ko) 1997-11-29 1997-11-29 Ic 제조시 붕소 오염량 감소방법

Country Status (1)

Country Link
KR (1) KR100269716B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073051B1 (ko) * 2009-06-17 2011-10-12 포항공과대학교 산학협력단 실리콘 박막의 저온 고속 증착 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073051B1 (ko) * 2009-06-17 2011-10-12 포항공과대학교 산학협력단 실리콘 박막의 저온 고속 증착 방법 및 장치

Also Published As

Publication number Publication date
KR19990043808A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US7108748B2 (en) Low temperature load and bake
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
JPH0715889B2 (ja) 多結晶性／単結晶性シリコン界面における界面酸化物のコントロール法及びそれから導かれる装置
US4981811A (en) Process for fabricating low defect polysilicon
EP0421075B1 (en) Low pressure, low-temperature process for depositing silicondioxide
US20100129952A1 (en) Method of forming a semiconductor layer
EP0782177A2 (en) Improvements in or relating to semiconductors
US6228166B1 (en) Method for boron contamination reduction in IC fabrication
US9093269B2 (en) In-situ pre-clean prior to epitaxy
KR100269716B1 (ko) Ic 제조시 붕소 오염량 감소방법
US5920795A (en) Method for manufacturing semiconductor device
CN1113391C (zh) 减少硅衬底与外延Si或Si1-xGex层之间硼浓度的方法
US20040123882A1 (en) In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor
Kim et al. Ex situ wafer surface cleaning by HF dipping for low temperature silicon epitaxy
JP2973949B2 (ja) 半導体装置の製造方法
JPH07221034A (ja) 半導体装置の製造方法
CN109891555B (zh) 低温外延层形成方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法
US20100173477A1 (en) Method of Manufacturing Semiconductor Device and Semiconductor Manufacturing Apparatus
JP2001102342A (ja) 半導体装置の製造方法及びこれに用いて好適な半導体基板の表面処理装置
JP2001077119A (ja) エピタキシャルシリコンウエハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee