CN1825543A - 半导体衬底的原位净化方法和半导体器件制造方法 - Google Patents

半导体衬底的原位净化方法和半导体器件制造方法 Download PDF

Info

Publication number
CN1825543A
CN1825543A CNA2006100057325A CN200610005732A CN1825543A CN 1825543 A CN1825543 A CN 1825543A CN A2006100057325 A CNA2006100057325 A CN A2006100057325A CN 200610005732 A CN200610005732 A CN 200610005732A CN 1825543 A CN1825543 A CN 1825543A
Authority
CN
China
Prior art keywords
purification
semiconductor
reative cell
substrate
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100057325A
Other languages
English (en)
Inventor
申东石
李化成
上野哲嗣
李�浩
李承换
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1825543A publication Critical patent/CN1825543A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21C—MACHINES OR EQUIPMENT FOR MAKING OR PROCESSING DOUGHS; HANDLING BAKED ARTICLES MADE FROM DOUGH
    • A21C1/00—Mixing or kneading machines for the preparation of dough
    • A21C1/06—Mixing or kneading machines for the preparation of dough with horizontally-mounted mixing or kneading tools; Worm or screw mixers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21C—MACHINES OR EQUIPMENT FOR MAKING OR PROCESSING DOUGHS; HANDLING BAKED ARTICLES MADE FROM DOUGH
    • A21C1/00—Mixing or kneading machines for the preparation of dough
    • A21C1/14—Structural elements of mixing or kneading machines; Parts; Accessories
    • A21C1/1405—Tools
    • A21C1/1415—Shafts; Heads therefor
    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21C—MACHINES OR EQUIPMENT FOR MAKING OR PROCESSING DOUGHS; HANDLING BAKED ARTICLES MADE FROM DOUGH
    • A21C11/00—Other machines for forming the dough into its final shape before cooking or baking
    • A21C11/22—Apparatus with rollers and cutting discs or blades for shaping noodles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Food Science & Technology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供了与外延工艺结合使用的原位预净化方法，其在适于导致来自暴露的半导体表面的比如原生氧化物的半导体氧化物的分解的压力和环境条件下，利用了处于或低于那些通常在随后的外延沉积期间使用的温度。减小的温度和所得到的净化的半导体表面质量趋于减小与温度相关的问题的可能性，例如不希望的扩散、自动掺杂、滑移和其他的应力问题，同时减少了总的工艺时间。在反应室内保持的压力、环境气体成分和温度的组合足以分解在硅表面上存在的半导体氧化物。例如，反应室可以被如此控制，使得在反应室内的析出氧气的浓度小于净化条件下平衡气压的约50％，或甚至小于净化条件下平衡气压的10％。

Description

半导体衬底的原位净化方法和半导体器件制造方法
技术领域
本发明涉及半导体器件的制造领域，具体涉及包括在硅表面上形成外延层的方法和在形成外延层之前净化硅表面的方法。
背景技术
在硅晶片上制造半导体器件的制造中，在硅衬底上形成了比如栅电极结构、沟道、层间绝缘层等的各种结构。由这些制造方法生产的半导体器件的质量与形成各种结构的一系列单独的方法密切相关。所得的半导体器件的质量的一个因素是其上生长、形成或沉积各种结构的衬底表面的洁净度。
形成于半导体衬底上的各种电路元件的尺寸减小上的持续进步又趋于需要更严格地控制处理室中和半导体器件的表面上的杂质和污染物。在电路元件远低于一微米的尺寸的情况下，即使微小量的一种或更多污染物都可能显著地减小晶片的产率和/或降低所得的半导体器件的可靠性。
一种特别注意的污染物是在沉积另一层或生长外延层之前形成于硅表面上的氧化硅(SiOx)。该氧化硅可以为真正的“原生氧化物”，其由将裸露的硅暴露于氧化环境即氧或空气中的水汽而造成，甚至在室温下；或该氧化硅为“化学氧化物”，其在晶片处理期间，例如通过当将晶片升温到沉积温度时在反应室内的氧化物种的反应来产生。原生氧化物通常在将晶片暴露于环境条件的工艺步骤期间形成于暴露的硅晶片表面上，特别在通常用于制备沉积工艺的表面的湿法净化步骤期间。该氧化可以通过单一晶片工艺中的批量装载而恶化，其中当其他的晶片正在通过该设备被处理时，已净化的晶片被暴露于环境条件下。另外，因为将被载入处理设备的连续的晶片每个暴露于氧化环境持续不同的时间段，所以在形成集成电路结构的整个批次，氧化的程度会变化。
因此，期望在硅衬底上沉积或生长任何随后的材料层之前，衬底的表面，特别是暴露的半导体表面，为基本或完全没有比如原生氧化物和其他杂质的污染物。衬底表面的成功准备将去除那些可能在衬底表面和在衬底上形成或生长的层之间的界面俘获的污染物，由此改善了所得半导体器件的电性能和/或可靠性。
已经观察到在硅衬底上的外延硅膜的生长可以被原生氧化物的存在或硅表面上存在的其他污染物所影响。该影响可以包括：在其上存在原生氧化物的硅表面的那些区域中的外延层的延迟生长；和/或所得的单晶外延层内的层错或位移；和/或造成将趋于降低外延层的电特性的多晶硅外延区；和因此导致降低所得的半导体器件的性能和/或可靠性。随着器件尺寸继续缩小，由于半导体器件制造工艺期间降低的工艺控制和层的均匀性，原生氧化物的形成和硅表面上的各种污染物的存在成为日益严重的问题。
因此，在半导体器件的制造所需的各种膜的沉积和/或生长之前，应去除任何原生氧化物膜或其他污染物。这对于其上将形成外延硅层的暴露的硅表面是特别重要的。常规的净化方法使用化学气相沉积(CVD)反应器的处理室来净化晶片表面和随后的晶片处理，例如在晶片上形成外延硅层。
一种常规的方法通常被称为氢烤(hydrogen bake)。顾名思义，该方法使用氢气通过去除氧来形成水并在表面上留下硅来将原生氧化硅还原。在氢烤工艺期间，衬底被加热到比较高的温度，例如850-1200℃，同时氢气流入室并流经衬底。将这些氢烤条件维持一段被认为足够基本从硅表面去除所有的原生氧化物的时间，由此制备了随后外延沉积的干净的硅表面。在氢烤工艺结束时，通常必须将室和衬底冷却到更适合外延硅沉积的温度。
另一常规的净化方法涉及经常与上述的氢烤工艺结合的HCl蚀刻。HCl蚀刻方法也通常包括将衬底放在反应室中且在HCl和H2的混合流体下，例如在H2中1-5％HCl下，将衬底加热到比较高的温度，例如850-1200℃或更高来在以前的工艺，例如化学机械抛光(CMP)之后去除受损的硅和保留在硅表面上的金属污染物。将该HCl工艺保持被认为足够基本从硅表面去除所有的原生氧化物和损伤的时间，由此制备了用于随后外延沉积的干净的硅表面。但是，在HCl蚀刻工艺结束时，也必须将室和衬底冷却到更适合外延硅沉积的温度。
如上注意到，这些常规净化或沉积准备技术需要在外延沉积处理室中将衬底带到比较高的温度。通常用于氢烤和HCl蚀刻工艺的温度基本高于外延硅沉积中通常使用的温度。的确，净化工艺中使用的高温趋于降低硅晶片的机械强度，增加滑移缺陷的可能性，其可以导致产率损失和可靠性问题。
高温还增加了从在前形成的n型和p型区域到相邻的但更轻掺杂的区域的增加的扩散的危险，由此退化了不同掺杂的区域之间形成的结。根据暴露的区域的特征，高温还可能增加不期望的自动掺杂的危险，通过自动掺杂在净化温度下，来自重掺杂区域的一种或更多的掺杂剂从衬底的表面蒸发且沉积在室壁上和/或衬底的其他区域上。在轻掺杂的外延层的随后的形成期间，这些在前蒸发的掺杂剂可以污染外延层，由此产生对外延层重掺杂浓度的不期望的和不可预知的改变。
与上述的常规净化方法相关的另一缺点是由于实际的净化工艺和可以开始外延沉积之前调整室和衬底的温度的需要的组合而造成的通过处理室的产量减小。通过对于系统增加更多的处理室可以增加产量，但是处理室日趋昂贵且将消耗更多的净化室的底面积，增加了系统的资金总额和操作成本。
因此，这里仍然存在对于外延沉积工艺的将改善工艺产量以及所得的半导体器件的质量和均匀性的原位净化工艺的需要。
发明内容
本发明提供了一种原位预净化方法，该方法利用的温度低于那些通常在随后的外延沉积期间使用的温度以及显著低于在先前的净化方法中所使用的温度，由此减小了与温度相关的问题的可能性，例如不希望的扩散、自动掺杂、滑移和其他的应力问题，同时减少了总的工艺时间。
对于在硅的外延硅沉积之前从硅的表面净化和去除污染物所使用的减小的温度将减小制造工艺的热预算，趋于保持先前形成于衬底上的CMOS结构的功能尺寸和性能。
在反应室内保持的压力和温度的组合足以从硅表面蒸发二氧化硅。引入反应室中的泵和/或载气通常将足以从该室去除二氧化硅蒸气，由此防止到达平衡条件。具体而言，反应室通常被如此操作，即反应室内的二氧化硅蒸气的浓度小于净化的条件下平衡气压的约50％，或甚至小于10％。如可以理解的，通过进一步减小反应室内二氧化硅蒸气的分压从而将反应向有利于蒸发方向转移会趋于相应地增加蒸发速率。
本发明的示范性实施例包括制造外延层的方法，所述方法包括：将具有暴露的半导体表面的衬底放入反应室；在反应室中建立净化压力且将衬底加热到净化温度以建立净化条件，在净化条件下在暴露的半导体表面存在的氧化物将分解且释放氧；保持净化条件持续足以去除氧化物的净化时间，由此形成洁净的半导体表面；在洁净的半导体表面上形成外延层；且从反应室移除该衬底。在小于约800℃的净化温度的情况下使用小于约50mTorr的净化温度和小于约200秒的净化时间将通常足以从半导体表面去除原生氧化物。如这里所用的，术语“约”旨在包含可归因于用来控制和/或测量一种或更多的参数的特别的设备和/或被使用来实施所述的方法的相关的设备的能力的某些变化。例如，设定为800℃的加热设备通常将不能保持该精确的温度，而会通常表现出在设定点周围的高和/或低的每种程度的变化。因此，术语“约”的使用只是认可这些预期的变化，且指示如此的普通变化被认为落在所要求的参数的范围内。
可选地，可以将例如氢气、氩气、氖气、氪气和其混合物的载气至少在部分的原位净化工艺期间注入反应室。在原位净化工艺期间保持反应室中的真空状态和/或将载气注入反应室的组合将足以减小反应室内的半导体氧化物蒸气的分压以低于使用的温度和压力的平衡值。但是，如果使用了，通常将载气以远低于在相似尺寸的反应室中的氢烤或蚀刻工艺中通常使用的速率注入反应室中。例如，如果将H2用作载气，那么流速可以小于约25％，或可以小于在常规的氢烤工艺中使用的约10％的流速。
预期将氧气的分压降低到不大于平衡值的约50％且可能不大于平衡值的10％可以提高半导体氧化物的分解且减小获得净化的半导体表面所需的工艺时间。如可以理解的，需要将暴露在半导体衬底的表面上的其他材料的潜在蒸发考虑在内，以保证在不导致对于其他器件结构的侵蚀或损伤的情况下来去除氧化物，且可以引导选择适当的温度和压力参数。如下述，原位净化工艺不限于硅表面但是可以用于其他半导体表面，包括例如锗、例如硅/锗和碳化硅的二元半导体材料、三元半导体材料、四元半导体材料和其组合。
本发明的示范性实施例包括制造半导体器件的方法，所述方法包括：处理半导体衬底以形成具有暴露的半导体表面的中间器件结构；将中间器件结构放入反应室；在反应室中建立净化压力且将中间器件结构加热到净化温度以建立净化条件，在净化条件下在暴露的半导体表面存在的氧化物将分解且释放氧气；保持净化条件持续足以去除氧化物的净化时间，由此形成洁净的半导体表面；在洁净的半导体表面上形成外延层；且从反应室移除半导体衬底。暴露的半导体表面可以包括例如源极/漏极区和/或栅电极表面，且外延层结构可以包括单晶半导体结构、多晶半导体结构、非晶半导体结构和其组合。
本发明的示范性实施例包括制造外延层的方法，所述方法包括：将具有暴露的半导体表面的衬底放入反应室；在反应室中建立净化压力且在净化环境下将衬底加热到净化温度以建立净化条件，在净化条件下，在暴露的半导体表面存在的主要部分的氧化物将通过分解来去除，在暴露的半导体表面存在的小部分的氧化物将通过还原反应被转化为硅；保持净化条件持续足以去除氧化物的净化时间，由此形成洁净的半导体表面；在洁净的半导体表面上形成外延层；且从反应室移除该衬底。
在某些情形，形成外延层的方法可以包括在反应室中建立第一净化压力且在第一净化环境下将衬底加热到第一净化温度以建立第一净化条件，在第一净化条件下，在暴露的半导体表面存在的主要部分的氧化物将通过分解来去除，然后在反应室中建立第二净化压力且在第二净化环境下将衬底加热到第二净化温度以建立第二净化条件，在第二净化条件下，在暴露的半导体表面存在的小部分的氧化物将通过还原反应被转化为硅；保持第二净化条件持续足以去除氧化物的第二净化时间，由此形成洁净的半导体表面；在洁净的半导体表面上形成外延层；且从反应室移除该衬底。
本发明的示范性实施例包括净化暴露的半导体表面的方法，所述方法包括：在反应室中建立净化压力且在净化环境下将衬底加热到净化温度以建立净化条件，在净化条件下在暴露的半导体表面存在的主要部分的氧化物将通过分解来去除。该分解步骤可以与可以去除在暴露的半导体表面存在的剩余的小部分的氧化物的还原步骤结合来执行。但是，而且半导体净化方法将通常使用不大于约800℃的净化温度，同时在反应室内保持促进来自暴露的半导体表面的不期望的半导体氧化物的分解的条件。
附图说明
参考附图，通过详细描述其示范性实施例，本发明将变得更加显见，在附图中：
图1示出了根据本发明的实施例的示范性工艺流程；
图2示出了其中进行了根据本发明的原位净化的反应室的实例；
图3A-3D示出了根据本发明的实施例的示范性工艺流程的选择的工艺步骤；
图4是示出使用示范性工艺流程和比较的工艺流程制造的晶体管中获得的Vth的改善的图；
图5A和5B示出了使用常规的工艺流程制造的栅极结构的俯视图和横截面视图；以及
图6A和6B示出了使用根据本发明的实施例的示范性工艺流程制造的栅极结构的俯视图和横截面视图。
这些附图提供来帮助如在以下更详细描述的本发明的示范性实施例的理解且不应解释为不适当地限制本发明。具体而言，在附图中所示的各种元件的相对间距、位置，尺寸和维度没有按比例绘制且可能为了改善的清晰度的目的被夸大、减小或改变。
本领域的一般技术人员可以还理解省略了可替换的设置的范围仅为了改善度和减小附图的数量。本领域的一般技术人员可以理解相对于示范性实施例所示或所述的各工艺步骤中某些可以被选择性地和独立性地合并来产生其他用于制造半导体器件的有用的方法，而不背离本公开的范围和精神。
具体实施方式
为了在半导体衬底的暴露的硅表面上生长较高质量的外延硅，暴露的硅表面应尽可能接近完美的晶体表面。具体而言，应使用工艺和工序来从硅表面去除污染物，而且硅表面也应基本没有比如凹点或其他晶体缺陷的表面不规则物，以避免损害在随后的外延工艺期间形成的所得的晶格结构。例如，在初始硅表面上的比如氧化物、金属和/或有机物的物理污染物将趋于产生具有各种晶体缺陷的有缺陷的外延材料。
如可以理解的，包括并非普通单晶晶格的外延层趋于降低制造工艺的产率、器件性能和/或器件可靠性。例如，与污染物相关的缺陷可以导致晶片在制造工艺期间不能通过在线质量检测和检查，造成更少的完成制造工艺的晶片和由于低晶片产率引起的高成本。例如由不希望的移动离子污染物可以改变器件性能，造成器件不适于其设计用途，造成低的芯片产率。相似地，例如由更小级别的金属污染物可以不利地影响器件可靠性，所述污染物可以通过器件结构迁移且最终造成器件失效。因此，重要的是控制硅表面上污染物和表面不规则的出现以改善外延硅层且减小或防止对所得的半导体器件的产率、性能和可靠性的不利影响。
必须从硅表面去除的污染物的类型包括例如颗粒物质、有机残留物和无机残留物。颗粒物质可以包括灰尘和烟尘颗粒，以及其他常在空气中找到的杂质，和在水系统中和不定期净化的表面上生长的细菌。有机残留物趋于与包括含碳的有机化合物的组成相关，例如，手指印中的油、在以前光刻工艺中使用的光致抗蚀剂或包括在CMP浆料组成中的化学品。无机残留物与不包括碳的化合物相关；例如在晶片制造工艺中的以前的步骤期间引入的氢氯酸或氢氟酸或由未保护的硅表面暴露于氧化环境引起的氧化物。如这些实例指示的，污染物的来源包括通常在环境中不能逃逸的材料，比如碳和氧，而且包括在制造工艺中其他步骤期间使用或产生的材料，例如CVD反应器壁上的化学品残留物或来自比如过氧化氢的典型的净化溶剂的残留氧化物。
在外延沉积工艺之前净化晶片表面的一种方法是使用一系列加热的、加入过氧化氢的氢氯酸和氢氧化氨浴。因为硅表面对于几乎所有的酸和碱极具抵抗力，所以可以使用非常强的溶剂。但是，如上注意，基体硅表面将几乎立即与总出现在空气和水溶液中的杂质反应并结合。相反，全部氧化的硅表面(即玻璃或SiO2)则是相对惰性的。在随后的外延沉积之前，必须从硅表面去除保护性的氧化硅和任何残留的污染物。
还如上可注意到的，可以利用原位执行该表面净化，即在将随后被用于形成外延层的同一反应室中执行该表面净化来提供外延工艺的洁净的未氧化的硅表面。但是，也如上可注意到的，执行常规的表面净化通常涉及将衬底加热到850℃或以上的温度，且可以高达1200℃。虽然这些较高的温度可以对于提供适当的洁净表面是有效的，但是它们还具有晶体损伤的危险且可以对最终半导体器件的总体热预算表现出显著的作用。随着器件尺寸继续缩小，制造工艺必须满足日益严格的对于热预算的需求，以避免损害所得的器件的CMOS电特性。具体而言，阈值电压(Vth)是关键器件参数且对于在器件制造期间由过量的加热引起的过量的掺杂剂扩散非常敏感。
第一示范性实施例
虽然下述的实例为了方便起见将涉及具有硅表面的半导体衬底，本发明并不限于此且可以被施加到各种衬底，包括例如单晶硅衬底、具有单晶硅的绝缘体上硅衬底、单晶硅-锗衬底。其他可能的衬底包括单晶锗衬底和单晶碳化硅衬底，其包括例如III-IV和II-V半导体化合物的各种三元和四元半导体，比如AlxInyGa1-xN，和本领域的一般技术人员公知的其他半导体化合物。
根据本发明的净化方法可以用于未处理的衬底和已经完成大部分的制造工艺的处理过的衬底。处理过的衬底可以已经包括各种电路结构，该电路结构包括阱、源极/漏极区、结、栅电极结构和设置为功能上彼此相关的各种介电和导电层。无论衬底之前已经经历的处理的程度，每个衬底还将包括其中为了单晶半导体层的外延生长而暴露了硅表面的至少某些区域。
如图1所提供的流程图所示，初始步骤将涉及在将衬底放入反应室之前完成的预净化工艺3。该预净化工艺旨在使用湿和/或干净化方法的组合来去除原生氧化物的主体和任何其他的污染物。可以利用比如那些用于常规的RCA和/或piranha(H2O2/H2SO4)湿法蚀刻工艺的氧化溶液来从表面去除有机和/或无机污染物。
常规的RCA净化包括：1)使用5∶1∶1H2O∶H2O2∶NH4OH溶液去除不溶有机污染物；2)使用稀释的50∶1H2O∶HF溶液去除原生氧化物和某些金属污染物；和3)使用6∶1∶1H2O∶H2O2∶HCl的溶液去除离子和重金属原子污染物。如可以理解的，这些湿法工艺的某些步骤可以用干蚀刻工艺取代或补充，且可以使用机械洗刷和/或冲洗来减少衬底表面上的颗粒。但是，如上所注意到的，虽然如果不是全部的话，大多数的原生氧化物层将在HF溶液或稀释的HF(BHF)溶液中被去除，裸露的硅表面是高度活性的，且在用于去除附着到表面的各种化学品的冲洗和干燥步骤期间将趋于至少部分地氧化。因此，仍存在在沉积外延层之前对于原位净化的需求。
如图1和2所示，在预净化衬底S之后，在步骤5中，可以通过使用对于本领域的一般技术人员公知的各种移动和定位机构(未显示)的装载装置(load lock)(未显示)将衬底放入包括处理或反应室13的设备11中。在反应室13内，可以将衬底S支撑在夹具组件15上，夹具组件15还可以根据反应室、气体注入设备的配置以及将电源施加到反应室内的反应气体的方式，而配置来用于在各种垂直位置定位衬底。
如图2所示，反应室13将与一个或更多的具有典型配置的真空泵连接，该典型配置包括例如能够将反应室内的压力减少到约10-10Torr的压力的涡轮分子泵的高真空泵17与能够从反应室去除较大体积的气体以建立约10-3Torr的反应室内压力的初级泵19的组合。每个泵可以通过由一个或更多的阀21、23控制的专用的排气管线连接到反应室13。
一旦将衬底S适当地定位在也有时被称为压盘或晶片支撑器的夹具组件15上，可以利用初级泵来进行从反应室13内的气体的初始排出以减少反应室内的压力，用于图1的步骤7，第一清洗步骤。可以在反应室内的压力仍然比较高例如约100Torr时采用将氢气引入反应室从而开始第一清洗步骤，尽管较低的压力也是适合的。被引入反应室的氢气和继续从反应室去除气体的真空泵的组合将基本去除最初存在于反应室中的任何残留的氮、氧和水蒸气。
在该第一清洗步骤期间，特别在从反应室去除氧化物种的主要部分且环境为比较纯的氢气之后，可以将该室和衬底S加热到例如在约300℃到约600℃的范围内的备用温度。当完成第一清洗步骤时，终止氢气流且使高真空泵17参加来进一步减小反应室内的压力。
然后在图1的步骤9期间，将真空室13内的压力从第一清洗压力减小到从约10-9Torr到约10-1Torr的范围内的净化压力，尽管预期更窄的范围和相对更高的压力范围，例如10-6到10-3Torr或0.1-50mTorr为更适合于实施本发明。在整个净化步骤中使用初级泵和高真空泵的组合将在反应室内建立并保持该净化压力。所选择的净化压力也将为净化温度的函数，由此不希望的半导体氧化物，在本例中为二氧化硅将开始分解，即从氧化物释放氧而不造成从暴露的硅表面的过度的硅损失。
一旦在反应室13内已经建立了净化压力，则衬底S以及该衬底放置于其中的反应室的其他部件将通常被加热到小于约800℃但足以获得从衬底S的表面的不希望半导体氧化物的满意的蒸发速率的净化温度，如图1的步骤11。对于净化温度，虽然净化温度应通常不超过约800℃，但是预期例如从约600℃到约700℃的低温为满意的。
虽然在净化步骤期间不需将附加的气体引入反应室13，但是可以将氢气或例如氩、氖、氙、氪和其混合物的惰性气体以较低的流速引入到反应室中作为载气。可选的载气引入可以被用于建立通过该室的气流，其趋于改善在反应室内从氧化物释放的氧的去除和/或抑止在衬底S的净化的表面处的不期望的反应。泵和可选的载气的引入的组合应一般足以在该特定的净化条件下保持反应室内的氧气浓度处于小于饱和量的约50％。
虽然可以使用氢用于该目的，但是被引入的氢的量和将氢引入时的温度远远低于被一般认为足以获得与常规的氢烤工艺相关的二氧化硅的还原的那些值。例如，对于给定的反应室，将氢引入到反应室中的辅助清洗可以在小于约10％的或甚至小于约3％的在常规的氢烤工艺期间使用的氢流速。
将净化压力和净化温度保持在适当的范围内并持续足以从硅表面基本去除所有的蒸发的污染物的净化时间，这包括例如来自分解原生氧化物的氧，如图1的步骤13所示。根据净化温度、净化压力以及就暴露的硅的量的被净化衬底和污染程度特别是原生氧化物的配置，净化时间可以在约10秒和500秒之间变化。在大多数的情形，预期在约30秒和120秒之间，例如约60秒的净化时间将足以获得期望的净化。在该净化时间不足够的情形，可以预期本领域的普通技术人员能够调节所需的净化时间、净化压力和/或净化温度来获得从衬底去除氧化物的满意的程度。
我们还注意到氢气的引入，即图1的步骤15，或其他惰性气体的引入可以被延迟，直到在真空条件下，通常在小于约10-3Torr的反应室压力下基本完成净化步骤为止。可以将氢引入来进一步制备用于随后的原位硅外延工艺的硅表面。然后可以按需要调节衬底的温度来在反应室内建立外延工艺条件，优选地到与净化温度相对接近的温度。通过使用相对接近外延温度的净化温度，通过避免与较大的温度差异相关的繁琐的升温和调节，从而可以增加反应器的利用。
在将衬底S调节到用于外延半导体层的生长的适当的温度之后，可以将附加的反应气体，例如比如SiH4和SiH2Cl2的硅源气，或比如GeH4和GeH2Cl2的锗源气体和/或其他半导体源气体，在足以导致外延层在先前用于净化所暴露的半导体表面的同一反应室中形成于暴露的半导体表面上的压力、温度、功率和偏压设置下引入反应室。
如可以理解的，如果衬底没有经历任何将在原始衬底上制备导电、绝缘和半导体材料的图案的半导体制造工艺，那么外延层将形成于晶片的整个表面上。相反地，当衬底在之前已经经历了某种程度的半导体器件制造工艺时，处理的晶片将包括暴露半导体衬底的区域的绝缘或导电材料的某些图案，外延层将仅选择性地生长于暴露的硅表面上和/或在包括例如栅极多晶硅的暴露的多晶硅表面上。
外延层不需与其上形成或生长该外延层的表面相同。当然，引入适当量的某些合金元素将趋于产生更强和/或更柔韧的或更易延展的材料。对于半导体，该技术可以被用于生产有应变的晶格材料和/或三元和四元半导体材料，比如AlGaN、InGaN、AIInGaN和AlPGaN。
一旦已经完成了净化和反应步骤，反应室可以经历第二清洗步骤，其当衬底从外延沉积温度冷却时，涉及再次或连续将氢气或一种或更多的惰性气体引入反应室中。在该冷却工艺期间引入氢或其他惰性气体将在衬底从反应室移除之前被冷却时趋于抑止或防止不希望的反应。
第二示范性实施例
图3A-3D示出了半导体制造工艺的示范性实施例。如图3A所示，处理半导体衬底100来形成浅沟槽隔离(STI)结构102，由此在半导体衬底的表面上界定有源区，半导体衬底100通常包括硅、硅/锗、碳化硅或锗。然后在有源区中形成栅极结构或图案110。栅极结构110将通常包括直接形成于衬底表面上的介电体或栅极氧化物层104、栅电极106和可选的覆层108，栅电极106通常为掺杂的多晶硅或非晶硅层，在某些情形为硅化物或自对准多晶硅化物(未显示)以用于减小栅电极的电阻，覆层108为例如氮化硅，用于至少保护栅电极的上表面。
如图3B所示，栅极结构110可以被用作初始源极/漏极注入的注入掩模，该注入有时被称作轻掺杂漏极或LDD注入，在其期间，在暴露的半导体衬底100的上部分形成轻掺杂的区域118。在完成LDD形成之后，通过例如沉积或形成共形氧化物层且随后形成共形的氮化物层，可以邻近栅极结构110的侧壁形成栅极分隔物结构116。然后将这些层内蚀刻来形成协同形成栅极分隔物116的内氧化物分隔物112和外氮化物分隔物114。
一旦形成栅极分隔物116，包括栅极结构110和栅极分隔物的复合结构可以被用作主源极/漏极注入的注入掩模，在该注入期间在暴露的半导体衬底100的上部分中形成更重掺杂或更深的源极/漏极区120。由于栅极分隔物116，源极/漏极区120从栅极结构110的边缘偏移。虽然，如图所示，在半导体衬底中形成了源极/漏极区120，该源极/漏极区可以至少部分地在先前形成于半导体衬底上的外延区或层(未显示)中或通过其来形成。
如图3C所示，通常在已经建立源极/漏极区118、120之后，在半导体衬底100的暴露的半导体表面上生长外延区122。如上详细所述，用于形成或生长外延区122的方法的示范性实施例将包括预净化半导体衬底来从暴露的衬底表面和在半导体衬底上存在的剩余表面去除存在的大部分任何污染物的步骤。图1的步骤3。
然后将预净化的半导体衬底100定位于反应室内，图1的步骤5，且经历原位净化工艺，图1的步骤7-15，来去除已经在反应室内在完成预净化工艺和建立非氧化环境和/或真空条件之间形成于暴露的半导体表面的残留污染物，特别是“原生”氧化物。如上详细所述，根据本发明的示范性净化工艺利用了比通常在常规的H2烤期间使用的更低的温度和低得多的H2流，如果使用了H2的话。预期通过将半导体衬底保持在约50mTorr或更小的真空下，例如约0.1mTorr下，在约650℃到750℃，例如700℃的温度下，持续约30到180秒，例如60秒，可以获得暴露的半导体表面的适当的净化。
如本领域的技术人员所理解的，各种工艺变量每个将均在一定程度上趋于影响获得足够的净化所需的持续时间，所述工艺变量比如是半导体衬底上暴露的半导体表面的相对比例、预净化工艺以及在预净化工艺和原位净化工艺开始之间处理半导体衬底的方式、反应室的体积和用于原位净化工艺的具体条件。例如，在用于评价所公开的方法的设备上，适当的载气流可以相应于不大于约500sccm(标准立方厘米每分钟)的流速。
一旦已经完成净化工艺，反应器内的条件和半导体衬底100的条件，特别是温度被设置用于在半导体衬底的暴露的半导体表面上生长外延层122。依据生长条件和暴露的半导体表面，外延层122可以生长为相应于暴露的半导体表面的晶体取向的单晶半导体区，或多晶区、非晶区或其组合。预期利用例如SiH2Cl2和/或GeH2Cl2的源气体、例如H2的载气和例如HCl的蚀刻气体，并采用约750℃到810℃，例如780℃的衬底温度，可以生长适当的外延区。如本领域的技术人员可以理解的，工艺变量将均在一定程度上趋于影响获得足够的净化所需的持续时间，所述工艺变量比如是暴露的半导体表面的相对比例、各种气体的分压和组成、外延区的目标厚度，原位净化工艺的过程和开始，以及用于原位净化工艺的具体条件。
如图3C所示，如果覆层108和/或栅极分隔物结构116的组合协作来包封栅电极106，则一般将外延区限制在暴露的半导体表面和与暴露的表面紧相邻的表面。相反，如图3D所示，如果去除或改变栅极结构和/或栅极分隔物结构来暴露除了半导体衬底的源极/漏极区的表面之外的硅表面，那么将在栅电极的暴露的表面上生长额外的外延区122’。因为额外的外延区122’将从多晶区生长，在大多数的情形，所得的半导体区将不表现单晶的取向，而是，根据生长条件趋于生长为多晶或非晶区。
对于下面的半导体衬底材料，外延区形成于暴露的半导体表面(和栅电极可能的额外暴露区)上，它可以由各种成分组成，其包括基本纯的硅(Si)、锗(Ge)、硅/锗(SixGe1-x)、和/或碳化硅(SixC1-x)以及其他二元、三元和四元半导体材料。外延半导体层和/或由上述的示范性工艺形成的结构可以在其形成期间通过加入一种或更多的适当的源气体到反应室的环境中而引入通常为硼、磷或锑的掺杂剂物种进行掺杂。或者，外延区可以在随后的扩散或注入工艺(未显示)中选择性地掺杂。
一旦已经完成外延区的形成，反应室将通常经历第二清洗步骤，图1的步骤19，在该步骤期间将氢气和/或一种惰性气体或其混合物引入反应室。该第二清洗步骤将通常被保持直到半导体衬底100的温度已经被减小到不趋于产生不适当的氧化和/或适于从反应室移除到卸载组件中的水平。
比较例
通过基本相同地处理根据如下表1所述的三种不同的外延工艺制备的硅衬底，从而制备了一系列的晶体管。
  参数   样品1   样品2   样品3
  衬底   单晶Si
  栅极介电体   SiON
  栅电极   n型多晶硅
  LDD种类/剂量   砷/4×1014原子/cm2
  预净化蚀刻剂   HF
  原位净化   反应气体   真空   H2   H2
  温度(℃)   700   850   850
  压力   10-4Torr   5Torr   5Torr
  时间(秒)   60   60   60
  外延生长   源极气体   SiH2Cl2
  蚀刻气体   HCl
  转移气体   H2
  温度(℃)   780
  S/D注入种类/剂量   砷/4×1015原子/cm2
                                      表1
在完成了不同的外延工艺之后，硅衬底经历了器件制造工艺的剩余部分来产生适于测试的晶体管。该测试的结果，特别是对于以微米(μm)计的沟道长度和阈值电压(Vth)之间的关系反映在图4中。如在比较数据中反映的，在处理样品1中使用的相应于本发明的实施例的示范性工艺产生了具有较高平均阈值电压和较紧凑沟道长度分布的晶体管。样品2和样品3反应了减小的阈值电压和较宽的沟道长度分布。在不受任何具体理论约束的情况下，怀疑由在850℃的常规的氢烤工艺施加的较高热预算与样品1中使用的示范性700℃相比引起了LDD掺杂剂的额外的扩散，由此趋于减小有效的沟道长度和阈值电压。
使用俯视或平面视图的扫描电子显微(SEM)图像来检测使用根据本发明的示范性实施例的原位净化工艺所制造的代表性NMOS和PMOS晶体管，即图5A和6A，其示出了横跨有源区和相邻的浅沟槽隔离区延伸的部分的栅极结构。而且还提供了横截面的透射电子显微(TEM)图像，即图5B和图6B，示出了各自的栅电极结构。在图5A和5B中提供的图像中反映了相对于NMOS晶体管的这些测试的结果。为了参考的方便，NMOS晶体管的各种区域用参考标号来识别，包括例如硅衬底51、STI结构53、外延层55和栅电极结构57。相似地，在图6A和6B中的提供的图像中反映了相对于PMOS晶体管的这些测试的结果。而且，为了参考的方便，PMOS晶体管的各种区域用参考标号来识别，包括例如硅衬底61、STI结构63、外延层65和栅电极结构67。如可以按照图5A-6B所重现的图像中所观察的那样，外延层55、65和下面的硅衬底区51、61之间的界面是非常洁净和平滑的，表示在开始外延生长时在衬底的表面上基本不存在氧。
虽然结合某些示范性实施例已经描述了本发明，但是对于本领域的普通技术人员而言，可以以与上述详细的描述相一致的方式对于所公开的方法作出许多替换、修饰和变化。而且，对于本领域的普通技术人员明显的是，各种公开的示范性实施例的某些方面可以与任何其他公开的实施例或他们的替换组合使用来产生附加但没有在这里示出的实施例，这些实施例结合了所要求保护的发明但更加接近适于所设想的用途或性能需要。因此，旨在将所有落在本发明的精神内如此的替换、修饰和变化包括于权利要求的范围内。
本申请要求于2005年1月14日提交的韩国专利申请No.2005-0003892的优先权的权益，其全部内容引入于此作为参考。

Claims (34)

1、一种外延层的制造方法，所述方法依次包括：
将具有暴露的半导体表面的衬底放入反应室；
在所述反应室中建立净化压力且将所述衬底加热到净化温度以建立净化条件，在所述净化条件下在所述暴露的半导体表面上存在的氧化物将分解且释放氧；
保持所述净化条件持续足以去除所述氧化物的净化时间，由此形成洁净的半导体表面；
在所述洁净的半导体表面上形成外延层；以及
从所述反应室移除所述衬底。
2、根据权利要求1所述的外延层的制造方法，其中：
所述净化压力小于约1mTorr；以及
所述净化温度小于约800℃。
3、根据权利要求1所述的外延层的制造方法，还包括：
在将所述衬底放入所述反应室之前，预净化所述暴露的半导体表面。
4、根据权利要求1所述的外延层的制造方法，其中：
所述净化压力小于约1mTorr；
所述净化温度在从约500℃到约750℃；以及
所述净化时间小于约200秒。
5、根据权利要求1所述的外延层的制造方法，其中：
所述净化压力小于约0.1mTorr；
所述净化温度在从约730℃到约790℃；以及
所述净化时间小于约120秒。
6、根据权利要求1所述的外延层的制造方法，还包括：
在所述净化时间期间，将载气注入所述反应室。
7、根据权利要求6所述的外延层的制造方法，其中：
所述载气选自氢气、氩气、氖气、氪气和其混合物。
8、根据权利要求7所述的外延层的制造方法，其中：
所述净化压力小于约50mTorr；
所述净化温度小于约800℃；以及
所述净化时间小于约200秒。
9、根据权利要求6所述的外延层的制造方法，其中：
在所述净化条件下，将载气以足以保持所述反应室内的氧气处于小于饱和量的50％的流速注入。
10、根据权利要求6所述的外延层的制造方法，其中：
在所述净化条件下，将载气以足以保持所述反应室内的氧气处于小于饱和量的10％的流速注入。
11、根据权利要求9所述的外延层的制造方法，其中：
将所述载气以不大于约500sccm的流速注入。
12、根据权利要求1所述的外延层的制造方法，其中：
所述暴露的半导体表面选自硅、锗、二元半导体材料、三元半导体材料、四元半导体材料和其组合。
13、根据权利要求1所述的外延层的制造方法，还包括：
在所述净化时间期间监视所述反应室内的条件以判定氧化物去除速率；和
当所述氧化物去除速率落在去除速率下限时终止所述净化时间。
14、根据权利要求1所述的外延层的制造方法，还包括：
在所述净化时间期间监视所述反应室内的条件以判定氧化物去除速率；和
当所述氧化物去除速率落已经处于去除速率下限持续结束时间时终止所述净化时间。
15、根据权利要求1所述的外延层的制造方法，还包括：
在形成所述外延层和从所述反应室移除所述衬底之间将所述衬底保持在冷却的状态，所述冷却状态足以抑止所述外延层的氧化。
16、根据权利要求15所述的外延层的制造方法，还包括：
在形成所述外延层和从所述反应室移除所述衬底之间将冷却气体注入所述反应室。
17、根据权利要求16所述的外延层的制造方法，其中：
所述冷却气体选自氢气、氩气、氖气、氪气和其混合物。
18、根据权利要求1所述的外延层的制造方法，还包括：
在将所述衬底放入所述反应室中之后和到达所述净化条件之前，将所述衬底保持在升温环境下，所述升温状态足以抑止所述暴露的半导体表面的氧化。
19、根据权利要求18所述的外延层的制造方法，还包括：
在将所述衬底放入所述反应室中之后，将升温气体注入所述反应室并直到到达所述净化条件。
20、根据权利要求19所述的外延层的制造方法，其中：
所述升温气体选自氢气、氩气、氖气、氪气和其混合物。
21、一种半导体器件的制造方法，所述方法包括：
处理半导体衬底以形成具有暴露的半导体表面的中间器件结构；
将所述中间器件结构放入反应室；
在所述反应室中建立净化压力且将所述中间器件结构加热到净化温度以建立净化条件，在所述净化条件下在所述暴露的半导体表面存在的氧化物将分解且释放氧气；
保持所述净化条件持续足以去除所述氧化物的净化时间，由此形成洁净的半导体表面；
在所述洁净的半导体表面上形成外延层；以及
从所述反应室移除所述半导体衬底。
22、根据权利要求21所述的半导体期间的制造方法，其中：
所述暴露的半导体表面为源极/漏极区。
23、根据权利要求21所述的半导体期间的制造方法，其中：
所述暴露的半导体表面为源极/漏极区和栅电极表面。
24、根据权利要求21所述的半导体期间的制造方法，其中：
所述外延层具有外延层结构，所述外延层结构选自单晶半导体结构、多晶半导体结构、非晶半导体结构和其组合构成的组。
25、根据权利要求24所述的半导体期间的制造方法，其中：
仅一种类型的外延层结构形成于每个暴露的半导体衬底上。
26、根据权利要求24所述的半导体期间的制造方法，其中处理所述半导体衬底来形成具有暴露的半导体表面的中间器件结构还包括：
在所述半导体衬底上界定有源半导体区；
在部分的有源区的表面上形成栅极叠层结构；以及
暴露第二部分的所述有源区的表面。
27、根据权利要求24所述的半导体期间的制造方法，其中处理所述半导体衬底来形成具有暴露的半导体表面的中间器件结构还包括：
在所述半导体衬底上界定有源半导体区；
在部分的有源区的表面上形成栅极叠层结构；以及
暴露第二部分的所述有源区的表面和所述栅极叠层结构上的半导体表面。
28、一种外延层的制造方法，所述方法依次包括：
将具有暴露的半导体表面的衬底放入反应室；
在所述反应室中建立净化压力且在净化环境下将所述衬底加热到净化温度以建立净化条件，在所述净化条件下，在所述暴露的半导体表面存在的主要部分的氧化物将通过分解来去除，在所述暴露的半导体表面存在的小部分的氧化物将通过还原反应被转化为硅；
保持所述净化条件持续足以去除氧化物的净化时间，由此形成洁净的半导体表面；
在所述洁净的半导体表面上形成外延层；以及
从所述反应室移除所述衬底。
29、一种外延层的制造方法，所述方法依次包括：
将具有暴露的半导体表面的衬底放入反应室；
在所述反应室中建立第一净化压力且在第一净化环境下将所述衬底加热到第一净化温度以建立第一净化条件，在所述第一净化条件下，在所述暴露的半导体表面存在的主要部分的氧化物将通过分解来去除；
在所述反应室中建立第二净化压力且在第二净化环境下将所述衬底加热到第二净化温度以建立第二净化条件，在所述第二净化条件下，在所述暴露的半导体表面存在的小部分的氧化物将通过还原反应被转化为硅；
保持所述第二净化条件持续足以转化所述的小部分的氧化物的第二净化时间，由此形成洁净的半导体表面；
在所述洁净的半导体表面上形成外延层；以及
从所述反应室移除所述衬底。
30、一种净化暴露的半导体表面的方法，所述方法包括：
在反应室中建立净化压力且在净化环境下将衬底加热到净化温度以建立净化条件，在所述净化条件下，在暴露的半导体表面存在的主要部分的氧化物将通过分解来去除。
31、根据权利要求30所述的净化暴露的半导体表面的方法，还包括：
通过还原反应来去除在所述暴露的半导体表面存在的小部分的氧化物。
32、根据权利要求30所述的净化暴露的半导体表面的方法，还包括：
所述净化温度不大于约800℃。
33、根据权利要求30所述的净化暴露的半导体表面的方法，还包括：
在所述反应室内保持净化压力，由此在所述净化温度下氧气分压不大于平衡分压的50％。
34、根据权利要求32所述的净化暴露的半导体表面的方法，还包括：
在所述反应室内保持净化压力，由此在所述净化温度下氧气分压不大于平衡分压的50％。
CNA2006100057325A 2005-01-14 2006-01-06 半导体衬底的原位净化方法和半导体器件制造方法 Pending CN1825543A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050003892A KR100678468B1 (ko) 2005-01-14 2005-01-14 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
KR3892/05 2005-01-14
US11/232,955 2005-09-23

Publications (1)

Publication Number Publication Date
CN1825543A true CN1825543A (zh) 2006-08-30

Family

ID=36682535

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100057325A Pending CN1825543A (zh) 2005-01-14 2006-01-06 半导体衬底的原位净化方法和半导体器件制造方法

Country Status (3)

Country Link
US (1) US20060156970A1 (zh)
KR (1) KR100678468B1 (zh)
CN (1) CN1825543A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763196A (zh) * 2010-03-09 2012-10-31 东京毅力科创株式会社 基板的清洗方法和半导体制造装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753740B1 (ko) * 2003-12-11 2007-08-31 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
US7361563B2 (en) * 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
KR100593736B1 (ko) * 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
KR100811267B1 (ko) * 2005-12-22 2008-03-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
US20080026545A1 (en) * 2006-07-28 2008-01-31 Paul Cooke Integrated devices on a common compound semiconductor III-V wafer
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US20080069952A1 (en) * 2006-09-18 2008-03-20 Atmel Corporation Method for cleaning a surface of a semiconductor substrate
US20090188524A1 (en) * 2008-01-30 2009-07-30 Texas Instruments Inc. Automatic insitu post process cleaning for processing systems having turbo pumps
JP2010098284A (ja) * 2008-09-19 2010-04-30 Covalent Materials Corp エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US8441078B2 (en) 2010-02-23 2013-05-14 Texas Instruments Incorporated Semiconductor device including SiON gate dielectric with portions having different nitrogen concentrations
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
KR101455263B1 (ko) * 2014-01-06 2014-10-31 연세대학교 산학협력단 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법
US9972740B2 (en) 2015-06-07 2018-05-15 Tesla, Inc. Chemical vapor deposition tool and process for fabrication of photovoltaic structures
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
KR101962201B1 (ko) * 2017-06-12 2019-03-26 (재)한국나노기술원 질화물계 반도체 및 그 제조방법
KR20210035449A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3177100A (en) * 1963-09-09 1965-04-06 Rca Corp Depositing epitaxial layer of silicon from a vapor mixture of sih4 and h3
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
JP2953263B2 (ja) * 1993-07-16 1999-09-27 信越半導体株式会社 ｎ型シリコンエピタキシャル層の抵抗率測定方法
JPH0923005A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
KR970053235A (ko) * 1995-12-20 1997-07-31 양승택 열식각에 의한 기판의 산화층 제거완료를 실시간으로 감지하는 방법
JP2836576B2 (ja) * 1996-05-15 1998-12-14 日本電気株式会社 半導体装置の製造方法
US6020247A (en) * 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
US6127221A (en) * 1998-09-10 2000-10-03 Vanguard International Semiconductor Corporation In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application
US6242347B1 (en) * 1998-09-30 2001-06-05 Applied Materials, Inc. Method for cleaning a process chamber
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
KR100386447B1 (ko) * 1999-12-23 2003-06-02 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
US6494959B1 (en) * 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US7060131B2 (en) * 2001-05-09 2006-06-13 Hrl Laboratories, Llc Epitaxy with compliant layers of group-V species
US7101812B2 (en) * 2002-09-20 2006-09-05 Mattson Technology, Inc. Method of forming and/or modifying a dielectric film on a semiconductor surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763196A (zh) * 2010-03-09 2012-10-31 东京毅力科创株式会社 基板的清洗方法和半导体制造装置
CN102763196B (zh) * 2010-03-09 2015-06-17 东京毅力科创株式会社 基板的清洗方法和半导体制造装置

Also Published As

Publication number Publication date
KR100678468B1 (ko) 2007-02-02
KR20060083373A (ko) 2006-07-20
US20060156970A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
CN1825543A (zh) 半导体衬底的原位净化方法和半导体器件制造方法
US5378651A (en) Comprehensive process for low temperature epitaxial growth
US6811448B1 (en) Pre-cleaning for silicidation in an SMOS process
US6858532B2 (en) Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
US5308788A (en) Temperature controlled process for the epitaxial growth of a film of material
JP4601734B2 (ja) シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
CN1118864C (zh) 利用相变来制造半导体器件的方法
KR100593736B1 (ko) 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
KR20070006852A (ko) 인-시츄 도핑된 에피택셜 막
JP2012199557A (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
KR100390919B1 (ko) 반도체소자의 제조방법
KR100297628B1 (ko) 반도체소자제조방법
JP2006196910A (ja) 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
US9093269B2 (en) In-situ pre-clean prior to epitaxy
US6228166B1 (en) Method for boron contamination reduction in IC fabrication
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
TW200302579A (en) Manufacture of bipolar transistors including silicon-germanium/silicon heterojunction
KR100455847B1 (ko) 반도체 소자의 게이트 전극 형성 방법
US7101435B2 (en) Methods for epitaxial silicon growth
KR100292088B1 (ko) 반도체소자 제조방법
CN1113391C (zh) 减少硅衬底与外延Si或Si1-xGex层之间硼浓度的方法
KR100269716B1 (ko) Ic 제조시 붕소 오염량 감소방법
Kunii et al. Development of High-Throughput Batch-Type Epitaxial Reactor
KR20080002600A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication