JP4601734B2 - シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 - Google Patents
シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 Download PDFInfo
- Publication number
- JP4601734B2 JP4601734B2 JP17874998A JP17874998A JP4601734B2 JP 4601734 B2 JP4601734 B2 JP 4601734B2 JP 17874998 A JP17874998 A JP 17874998A JP 17874998 A JP17874998 A JP 17874998A JP 4601734 B2 JP4601734 B2 JP 4601734B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- gate
- deposited
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 84
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims description 18
- 238000000151 deposition Methods 0.000 claims description 75
- 230000008021 deposition Effects 0.000 claims description 54
- 229910052710 silicon Inorganic materials 0.000 claims description 54
- 239000010703 silicon Substances 0.000 claims description 50
- 239000007789 gas Substances 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 239000000203 mixture Substances 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 37
- 229910052732 germanium Inorganic materials 0.000 claims description 30
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910010272 inorganic material Inorganic materials 0.000 claims description 11
- 239000011147 inorganic material Substances 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910000078 germane Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 229910006990 Si1-xGex Inorganic materials 0.000 description 31
- 229910007020 Si1−xGex Inorganic materials 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 11
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 230000006641 stabilisation Effects 0.000 description 7
- 238000011105 stabilization Methods 0.000 description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 125000001339 silanediyl group Chemical group [H][Si]([H])(*)* 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン−ゲルマニウムの隔離されたゲートの電界効果トランジスタ、すなわちシリコン−ゲルマニウム、もしくは必要に応じて純粋ゲルマニウム（Ｓｉ1-x Ｇｅx 、ここに、０＜ｘ≦１）の層、および、特に５０〜１００％のゲルマニウム濃度（０．５≦ｘ≦１）を有する層を有するシリコン−ゲルマニウムの隔離ゲートを持つ電界効果トランジスタに関する。
【０００２】
【従来の技術】
現在のＣＭＯＳ技術、すなわち０．２５μｍ以上のゲート幅を持つＣＭＯＳ技術において、電界効果トランジスタのゲートは、多結晶もしくは非結晶のシリコンから作られる。
【０００３】
Ｓｉ1-x Ｇｅx の層を含むゲート構造は、ＣＭＯＳ技術において、有利な代替物であることが示されてきている。
【０００４】
これは、Ｓｉ1-x Ｇｅx 材料が、等しいドーピングに対して多結晶シリコンよりも低い抵抗を持つということに加えて、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウム含有量に依存して、得られるＰＭＯＳデバイスの閾値電圧をシフトさせる可能性を提供するからである。従って、それは、通常のｐ+ ／ｎ+ 構造の代わりに、ｐ+ ゲート構造において、すなわち、実施例の場合には、ｐ+ 電気伝導性の多結晶Ｓｉ1-x Ｇｅx 層を含む単一ゲートを持ったｎおよびｐチャネルを有するトランジスタの場合において、中間ギャップ材料として用いられても良い。
【０００５】
加えて、非常に高いゲルマニウム濃度（７５％以上）を有するゲートもしくは純粋なゲルマニウムからなるゲートは、さらに、２つの型（ｎおよびｐ）のトランジスタの双方と互換し得る利点を有し、それ故に、それは、技術工程の節約（少なくとも２つのフォトリソグラフィー工程、およびその層が本来の場所にドーピングされる場合には２つの（イオン）注入工程の除去）につながる。
【０００６】
Ｓｉ1-x Ｇｅx 層は、マルチウェハ炉における低圧化学蒸着（ＬＰＣＶＤ）によりシリコン酸化物層上にすでに堆積されている。このプロセスは、その上に多結晶Ｓｉ1-x Ｇｅx 層が堆積される純粋なシリコンのプライマー層の前堆積を必要とする。このプライマー層は、堆積の期間および温度に依存して核生成の阻害に対して粒成長が加速される結果となる、シリコン酸化物層上に直接Ｓｉ1-x Ｇｅx を堆積する場合におけるような、ゲルマニウムを球状化する傾向を妨げるので、Ｓｉ1-x Ｇｅx 層において受容可能な粒径を得ることを可能にするものである。
【０００７】
前述したように、ＬＰＣＶＤ堆積プロセスの使用は、ニール キスラー（Neal KISTLER）およびジェイソン ウォー（Jason WOO ）による論文「ｐ+ 多結晶シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）ゲート電極を用いる絶縁体上の完全に空乏化されたシリコンにおける対称ＣＭＯＳ」ＩＥＤＭ９３、第７２７〜７３０頁、およびティー キング（T.KING）等による論文「多結晶Ｓｉ1-x Ｇｅx ゲートＣＭＯＳ技術」ＩＥＤＭ９０、第２５３〜２５６頁に記載されている。
【０００８】
【発明が解決しようとする課題】
従来技術のこれらのプロセスは幾つかの欠点を有する。
「バッチ」マルチウェハ技術の使用は、リアクタが必要とする、ウェハ、例えば２００ｍｍウェハのバッチの熱質量、パージ時間および温度安定化時間、ならびに低作動圧力が考慮されなければならないので、極めて実用的でないことが分かる。
【０００９】
さらに、これらマルチウェハのリアクタの熱慣性は、必要とされる大きい温度変動を創成することを困難にするが、プライマー層、Ｓｉ1-x Ｇｅx 層、および恐らく保護シリコン層の最適な堆積を許容しない。
さらに、トランジスタの完全な製造に導くすべての工程が一緒に結合されるのを可能とするプロセスは、特に、トランジスタのゲートをエッチングすることの困難性のために、現時点では知られていない。
【００１０】
本発明の目的は、このような上記従来技術の問題点を解消し、従来より少ない、全てが一緒に結合されうる工程を持つシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法を提供することにある。
【００１１】
【課題を解決するための手段】
従って、本発明は、ゲート酸化物層（１）が載置される活性領域（ＺＡ）を含む半導体基板（ＳＢ）から、Ｓｉ1-x Ｇｅx （ここで、０＜ｘ≦１）の、隔離されたゲートを持つ電界効果トランジスタを得るための方法であって、前記ゲート酸化物層（１）の上に、５８０℃以下の温度における化学蒸着（ＣＶＤ）を使って、２ｎｍ以下の厚さを持つシリコン層（２）を堆積する工程、およびこのシリコン層（２）の上に、Ｓｉ 1-x Ｇｅ x から形成される第１連続層（３）を５５０℃以下の温度での化学蒸着（ＣＶＤ）によって堆積し、その後、前記第１連続層（３）上に第２シリコン層（４）を堆積して、前記シリコン層（２）と前記Ｓｉ1-x Ｇｅx から形成される第１連続層（３）と前記第２シリコン層（４）とを含むスタックを堆積する工程を含む、単一ウェハリアクタ内の処理である第１処理段階と、前記スタックの上に、無機材料からなる層を堆積する工程、前記スタックに載せるマスク（５）を得るように前記無機材料からなる層をエッチングする工程、ゲート領域（ＧＲ）を形成するように、前記マスク（５）を使って前記スタックをエッチングする工程、およびこのゲート領域（ＧＲ）の上に、ゲルマニウムを酸化しない材料から形成される層（７）を堆積して、前記ゲート領域（ＧＲ）をカプセル化する工程を含む前記トランジスタのゲート領域（ＧＲ）を形成する段階と、さらに、この層（７）が堆積された前記ゲート領域（ＧＲ）の側壁の上に、前記ゲルマニウムを酸化しない材料から形成される、隔離するスペーサ領域（８）を形成する工程を含む第２処理段階とを有し、前記スタックをエッチングする工程は、Ｃｌ2 とＮ2 および／またはＮＨ3 とからなるガス混合物の高密度プラズマによって実施される、前記ゲート酸化物層（１）に達する前の３０〜４０ｎｍで停止される異方性メインエッチング工程と、該メインエッチング工程後、Ｃｌ2 とＮ2 および／またはＮＨ3 と、Ｏ2 とからなるガス混合物の高密度プラズマによって実施される、プラズマエネルギが前記メインエッチング工程よりも低いオーバーエッチング工程とを含むことを特徴とするシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法を提供するものである。
【００１２】
本発明による方法を実施するための単一ウェハリアクタは、当技術分野では知られており、ウェハの装填するための中央装置を有し、この中央装置は、ウェハ、例えば直径２００ｍｍのウェハを予め確立されたシーケンスで次々と一個ずつ、この中央装置のまわりに配置されている処理室に導入する。このようなリアクタのタイプは、アプライドマテリアルズ（Applied Materials ）社によって販売されているＣｅｎｔｕｒａ ＨＴR （センチュラＨＴ）モデル、またはＡ．Ｓ．Ｍ．社によって販売されているＥｐｓｉｌｏｎ ｏｎｅR （エプシロン ワン）モデルである。
【００１３】
このような単一ウェハリアクタの使用は、おおよそ１００Ｐａから大気圧までの圧力で作動することを可能にし、かつスタックの各層に最適な温度で堆積の種々の工程を実行する、これを全て工業生産の要件に合う時間内に実行するために、処理されたウェハの温度を急速に変動させる。
【００１４】
急速でかつ制御された温度変動は、短時間で厚さおよび組成が均一である各層の成長を許容し、粒成長の効果を制限し、それゆえ、粗さを制限することを許容する。
【００１５】
プライマー層は、５００〜５８０℃の範囲の温度で堆積されるのが有利であり、一方、Ｓｉ1-x Ｇｅx から形成される第１連続層は、４００〜５００℃の範囲の温度で堆積されるのが有利である。
【００１６】
プライマー層は、２ｎｍ以下の厚みを持つことが有利であり、かつ好ましくは約０．５ｎｍの厚みを持つことが有利である。その結果、堆積時間は、プライマー層の厚みが所望の厚み（値）を持つことを確実にするために、その他の堆積条件に依存して決定されるべきである。
【００１７】
１ｎｍ以下の厚みを持つこのようなプライマー層の形成は、電気的な特性に影響を与える（閾値電圧においてシフトする）ことなく、１００ｎｍの堆積に対して最も都合の悪い場合において約２０ｎｍの最小粒サイズを持つＳｉ1-x Ｇｅx 層を堆積することを可能にする。
【００１８】
シランおよび水素の混合物（ＳｉＨ4 ／Ｈ2 ）は、プライマー層を堆積するために使用されるのが有利である。使用されるガス流量は、一般的に、シランの場合には標準状態（標準条件）下で４００ｃｍ3 ／ｍｉｎであり、好ましくは、水素の場合には標準状態下で２０〜３０リットル／ｍｉｎである。全堆積圧力は大気圧である。
【００１９】
Ｓｉ1-x Ｇｅx 第１連続層を堆積するために使用されるガス混合物は、一般的に、シラン、ゲルマンおよび水素（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）の混合物から形成される。
【００２０】
ガス混合物中の種々のガスの割合は、Ｓｉ1-x Ｇｅx 層の所望のゲルマニウムおよびシリコンの含有量に依存して変化し、Ｓｉ1-x Ｇｅx 層の所望の組成に依存して当業者によって容易に決定されてもよい。
【００２１】
堆積は、４００〜５００℃の範囲の温度、好ましくは４５０℃で実施され、どんなＸの値でも、０．５〜１の範囲に入る。
堆積圧力は、大気圧である。
【００２２】
堆積時間は、温度および圧力条件、ガス混合物中の種々のガスの割合、および多結晶Ｓｉ1-x Ｇｅx 層の所望の厚みに依存する。一般的に、多結晶Ｓｉ1-x Ｇｅx 層の厚みは、５０ｎｍ〜２００ｎｍ、好ましくは、１００〜１５０ｎｍ、さらに良いのは、８０〜１５０ｎｍであろう。第２層の多結晶あるいは非結晶（アモルファス）シリコン（Ｓｉ）の厚みは、約５０ｎｍ〜１５０ｎｍである。
【００２３】
本発明による方法の第１処理段階は、スタックにドーピングする工程、および特に、例えば、硼素または燐原子をＳｉ1-x Ｇｅx 層にドーピングする工程を含むことが有利である。このドーピング工程は、スタックの種々の層が形成された後、注入によって実施されてもよい。
【００２４】
変形例として、スタックのドーピング工程は、本来の場所で実施されても良い。この場合には、スタックのドーピング工程は、ドープされていないＳｉ1-x Ｇｅx の下層（sublayer）が堆積された後に、Ｓｉ1-x Ｇｅx から形成される第１連続層を堆積するために使用されるガス混合物中にドーパントを導入する工程を含むことが有利である。
【００２５】
さらに詳しくは、所望のドーパントのガス状化合物、例えばＢ2 Ｈ6 、ＰＨ3 を堆積のために使用されるガス混合物に付加してもよい。ガス混合物中のドーパントのガス状化合物の割合は、堆積される層中のドーパントの所望の含有量に依存するであろう。一般的には、ドーピングレベルは、１０17ｃｍ-3以上であり、好ましくは、約１０20ｃｍ-3である。
【００２６】
ドープされたＳｉ1-x Ｇｅx 層を堆積する前に、ドープされていないＳｉ1-x Ｇｅx 層を予め堆積することは、ドーパントがＳｉＯ2 から形成される薄いゲート酸化層を通って拡散するのを防止するために、推奨される。この予備堆積は、このゲート酸化物を保護するのに十分な厚さまで、Ｓｉ1-x Ｇｅx 層の堆積に関して上述されたように実施される。
【００２７】
トランジスタのゲート（ＧＲ）を形成する段階において、第１のエッチング工程は、Ｃｌ2 、Ｎ2 および／またはＮＨ3 からなるガス混合物の高密度プラズマによって実施されることが有利である。
【００３０】
さらに、トランジスタのゲートを形成する段階において、カプセル化層は、無機マスクが少なくとも部分的に載っているゲート領域の上に堆積されることが有利であり、このカプセル化層も、無機マスクが完全にないゲート領域上に、可能な所はどこでも堆積されることを可能にする。
【００３１】
この無機マスクは、例えば、ＳｉＯ2 層から形成され、必要に応じてＳｉＯＮ層が載っている。
【００３２】
カプセル化層を形成するＳｉＯ2 層またはＳｉＯＮ層は、ガスプラズマを用いるＣＶＤタイプの堆積によって形成されることが有利である。このカプセル化層の厚みは、５〜１０ｎｍの範囲であることが有利である。
【００３３】
本発明による方法の第２処理段階は、低温ガスプラズマ（ＳｉＯ2 堆積）を使って、またはＳｉ3 Ｎ4 を使って、隔離するサイド領域を形成するために提供されることが有利である。
【００３４】
本発明の他の利益および特徴は、以下の実施の形態の全く制限的でない方法の詳細な記載を調査すること、および添付図面から明らかになるであろう。
【００３５】
【発明の実施の形態】
図１において、参照符号ＳＢは、一般的に、半導体基板、例えばシリコン基板を示し、将来のトランジスタの注入（インプランテーション）のために活性領域ＺＡが作られており、この活性領域は、浅いトレンチ内に作られた酸化物領域Ｂ１およびＢ２を分離することにより（ＢＯＸプロセス）、この例では両サイド（側辺）において分離（絶縁）されている。もちろん、側辺の分離の他の方法も可能であり、特に、当業者に良く知られたＬＯＣＯＳ型の側辺分離領域が可能である。
【００３６】
活性領域ＺＡは、露出したシリコン表面もしくは保護的な化学的酸化物で覆われたシリコン表面を有する。
次に、ゲート酸化物層として働き、代表的には５ｎｍ以下の厚さを有するシリコン酸化物（二酸化シリコン）ＳｉＯ2 の層１が生成される。
【００３７】
より詳細には、このゲート酸化物層を、特に、Ｓｉ1-x Ｇｅx 層を堆積するためにウェハを単一のウェハリアクタに導入する前に、在来の乾式もしくは湿式の酸化リアクタにおいて生成することができる。
【００３８】
他の図面（図２〜図８）においては、簡単化のために、今からは、基板の活性領域ＺＡだけを示す。
【００３９】
本発明の方法（プロセス）における第１の工程（図２参照）は、シリコン酸化物層１上に、単一のウェハのリアクタにおいて、５８０℃未満の温度のガス混合物を用いて、１ｎｍ以下、好ましくは約０．５ｎｍ以下の厚さを持つシリコンプライマー層２を堆積することにある。ＣＶＤ堆積のために用いられ得るガス混合物に関して、シランおよび水素の混合物（ＳｉＨ4 ／Ｈ2 ）がここでは用いられる。用いられるガス流量は、シランの場合には標準状態下で３０秒間に対して４００ｃｍ3 ／ｍｉｎであるのが好ましく、水素の場合には標準状態下で２０〜３０リットル／ｍｉｎ（分）であるのが好ましい。
【００４０】
プライマー層の堆積温度は、５００℃と、５８０℃、好ましくは５５０℃との間の温度である。
【００４１】
堆積圧力は一般的に大気圧である。
【００４２】
シリコンプライマー層を堆積するこの工程の一つの重要な特徴は、最終プライマー層の厚さが２ｎｍ以下、好ましくは約０．５ｎｍ以下であるということである。それゆえに、この堆積工程の持続期間は、プライマー層の厚さが２ｎｍ以下であることを確実にするために、他の堆積条件に依存して決定されなければならない。
【００４３】
２ｎｍ以下の厚さを持つかかるプライマー層を製造することは、電気的特性（閾値電圧Ｖt におけるシフト）に影響を与えることなく、純粋なＧｅの１００ｎｍの層の最も好ましくない場合において、約２０ｎｍの最小の粒径を有する多結晶Ｓｉ1-x Ｇｅx 層を堆積することを可能にする。
【００４４】
本発明によるプロセスにおける第２の工程は、Ｓｉ1-x Ｇｅx の層３の堆積であり、ここに、０＜ｘ≦１である。好ましくは、ｘは０．０５と１の間であり、または、好ましくは、０．２５と１の間であり、一層好ましいのは、０．５０と１の間である。ＣＶＤ堆積のために一般に用いられるガス混合物は、シラン、ゲルマンおよび水素の混合物（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）である。
【００４５】
混合物中の種々のガスの割合は、Ｓｉ1-x Ｇｅx 層のゲルマニウムおよびシリコンの所望の含有量に依存して変わり、そしてＳｉ1-x Ｇｅx 層の所望の組成に依存して当業者により容易に決定され得る。
【００４６】
堆積は、４００℃と５５０℃との間の温度、好ましくは４５０℃と５５０℃との間の温度で行われる。ガス混合物中のゲルマニウム含有量が高ければ高い程、堆積温度は低くなければならない。このように、純粋ゲルマニウムの層を堆積するためには、堆積温度は、４００℃と４５０℃の間にあるであろう。
【００４７】
合計堆積圧力は、一般的に大気圧である。
【００４８】
堆積時間は、温度および圧力条件に依存し、ガス混合物中の種々のガスの割合に依存し、そして多結晶Ｓｉ1-x Ｇｅx 層の所望の厚みに依存する。一般に、多結晶Ｓｉ1-x Ｇｅx 層の厚さは、５０ｎｍと２００ｎｍの間であり、好ましくは１００ｎｍと１５０ｎｍの間であり、一層好ましくは、８０ｎｍと１５０ｎｍの間であろう。
【００４９】
次に、第２シリコン層４（もしくはカプセル化層）が、ガス混合物、例えばシランおよび水素の混合物を用いて、シリコン−ゲルマニウム層３の上に堆積される。この層は、一般的に５０〜２００ｎｍの厚さ、好ましくは５０〜１００ｎｍの厚さを有する。
【００５０】
【実施例】
（実施例１）
こうして、実施例として、ｘ＝０．５５の場合のＳｉ1-x Ｇｅx 層が、単一のウェハのリアクタにおいて、０．１８μｍ以下のチャンネルをもったＣＭＯＳ技術の場合におけるウェハのシリコン酸化物層上に、以下に示される条件下で堆積された。
【００５１】
ａ．シリコンプライマー層の堆積。
・ ５５０℃における温度の安定化。
・ （成長動力学により測定され、かつ偏光解析法により推定される）
ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さを有するシリコン層の堆積
ＳｉＨ4 ： ４００ｓｃｍ3 ／分
Ｈ2 ： ２０ｓｌ／分
温度： ５５０℃
圧力： 大気圧
堆積時間： ３０秒
【００５２】
ｂ．６０ｎｍの厚さを持つ多結晶Ｓｉ1-x Ｇｅx 層（ｘ＝０．５５）の堆積。
・ ４５０℃における温度の安定化。
・ ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ガスプラズマによるＳｉ1-x Ｇｅx 層の堆積
ＳｉＨ4 ： ７０ｓｃｍ3 ／分
ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ４５０℃
圧力： 大気圧
堆積時間： ７０秒
【００５３】
ｃ．１４０ｎｍの厚さを持つシリコンカプセル化層の堆積。
・ ６００℃における温度の安定化。
・ ガスプラズマによるシリコン層の堆積
ＳｉＨ4 ： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ６００℃
圧力： 大気圧
堆積時間： ２７０秒
【００５４】
（実施例２）
また、ｘ＝１の場合のＳｉ1-x Ｇｅx の層（純粋Ｇｅ）も、実施例として、単一のウェハのリアクタにおいて、０．１８μｍ以下のチャンネルをもったＣＭＯＳ技術の場合におけるウェハのシリコン酸化物層上に、以下に示される条件下で堆積された。
【００５５】
ａ．シリコンプライマー層の堆積。
・ ５５０℃における温度の安定化。
・ （成長動力学により測定され、かつ偏光解析法により推定される）
ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さを有するシリコン層の堆積
ＳｉＨ4 ： ４００ｓｃｍ3 ／分
Ｈ2 ： ２０ｓｌ／分
温度： ５５０℃
圧力： 大気圧
堆積時間： ３０秒
【００５６】
ｂ．６０ｎｍの厚さを持つ多結晶Ｓｉ1-x Ｇｅx 層（ｘ＝１）の堆積。
・ ４５０℃における温度の安定化。
・ ＧｅＨ4 ／Ｈ2 ガスプラズマによるＧｅ層の堆積
ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ４５０℃
圧力： 大気圧
堆積時間： ４５秒
【００５７】
ｃ．１４０ｎｍの厚さを持つシリコンカプセル化層の堆積。
・ ６００℃における温度の安定化。
・ ガスプラズマによるシリコン層の堆積
ＳｉＨ4 ： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ６００℃
圧力： 大気圧
堆積時間： ２７０秒
【００５８】
単一のウェハ炉におけるＳｉ、Ｓｉ／ＧｅおよびＳｉスタックの形成を含む第１の処理段階は、ゲート酸化物上のＳｉＧｅの核生成を完全に制御し、ウェハ上の厚さの均一性およびゲルマニウムの濃度の均一性をチェックし、２層間でウェハを空気に露出させることなく、多結晶ＳｉＧｅ／Ｓｉの２層系を形成することを可能とする。
【００５９】
これらの利点は、ゲルマニウムの成長を引き起こすこととなる、特に、非常に長い堆積時間のために、マルチウェハ炉では見いだされないものであり、そのゲルマニウムの粒子も、粗さにおける増加ならびに連続的でないかつ均一でない堆積層の可能性の増加という少なくとも２つの否定的な影響でもって、粗くなるであろう。さらに、マルチウェハ炉においては、デプレッション効果のために（特に５０％より大きいゲルマニウム濃度において）、組成に関して均一である堆積された層を得ることは困難である。
【００６０】
単一のウェハの堆積は、０から１００％までのゲルマニウム濃度を制御することが可能であり、特に、濃度が５０％よりも大きい特に有用な層が堆積されるのを許容する。
【００６１】
さらに、シリコン−ゲルマニウム層がシリコン層によって覆われた（カプセル化された）２層系の形成は、科学技術の工程の残りにおいて、通常の統合プロセス、すなわち「オールシリコン」プロセスに接近することを可能とする。
【００６２】
これは、１００％未満のゲルマニウム濃度の場合においては、ゲートは両立し得るＣＭＯＳでなければならない、すなわち、それは、生成されるべきトランジスタの型に依存して、局所的にｎ−またはｐ−注入されなければならないからである。これらの局所的な注入は有機樹脂マスクを介して実行され、引き続きこの樹脂を除去することを伴う。それは、樹脂除去中にシリコン−ゲルマニウム層を変更もしくは除去することすらないように、シリコン−ゲルマニウムゲートがシリコン層の下にカプセル化されることを必要とする、正確にこの樹脂を除去し、かつ適切な表面洗浄をすることである。
【００６３】
シリコン−ゲルマニウム層（もしくはゲルマニウム層）およびカプセル化シリコン層の厚さは、ゲルマニウムもしくはシリコン／ゲルマニウム粒子の成長（不均質な核生成を避けるように）と、これらの粒子上に生じる多結晶カプセル化シリコンの成長との間の妥協の結果となる。さらに、電気的応力の場合には、シリコン−ゲルマニウム層は、可能な限り連続的でなければならない、すなわち、最も低い可能な粗さを持たなければならない。従って、このシリコン−ゲルマニウム層は、充分に厚くなければならず、しかし厚すぎてはならない。このように形成されたゲートの合計厚さは、０．１８μｍ技術の場合、例えば２００ｎｍである。それは、０．１８μｍ未満の技術の場合には、一層小さく、代表的には、約１００〜１５０ｎｍであろう。現在の妥協は、０．１８μｍ技術の場合、１２０ｎｍの厚さを持ったＳｉＧｅ層および８０ｎｍの厚さを持ったシリコンカプセル化層である。
【００６４】
本発明によるプロセスにおける次の工程は、図２において形成されるスタックをドーピングすることにある。ここでは、純粋ゲルマニウムからなる、もしくは７５％超のゲルマニウム濃度を有するゲートの場合、トランジスタの型が何であっても、ゲートはｐ−型ドーピングされ、これは理論上の理由のためにそうであるということを留意すべきである。一般に、ゲートのドーピングは、全ウェハイオン注入、すなわちガス混合物を用いて単一のウェハのリアクタにおけるスタックの現実の堆積中の本来の場所への注入によって実行される。
【００６５】
こうして、例えばホウ素またはリンでドーピングされた多結晶Ｓｉ1-x Ｇｅx 層を、堆積のために用いられたガス混合物に、例えばＢ2 Ｈ6 またはＰＨ3 のような所望のドーパントのガス状化合物を加えることにより、直接堆積することができる。ガス混合物中のドーパントのガス状化合物の割合は、堆積される層における所望のドーパント含有量に依存するであろう。一般的に、ドーピングレベルは、１０17ｃｍ-3以上であり、好ましくは、約１０20ｃｍ-3以上である。
【００６６】
ドーピングされたＳｉ1-x Ｇｅx 層の直接堆積の場合、ＳｉＯ2 （ゲート酸化物）の薄い層におけるドーパントの拡散を避けるために、ドーピングされたＳｉ1-x Ｇｅx 層を堆積する前に、ドーピングされないＳｉ1-x Ｇｅx 層を前堆積することが推奨される。下層のゲート酸化物を保護するために充分な厚さへのこの前堆積は、Ｓｉ1-x Ｇｅx 層の堆積の場合に前述したように行われる。一旦、前堆積が行われてしまうと、ドーパントのガス状化合物が、前述したように、ドーピングされたＳｉ1-x Ｇｅx 層を堆積するために、ガス混合物に加えられる。
【００６７】
シリコンカプセル化層４もドーピングされ得るが、このシリコンカプセル化層４は、在来の（慣例的な）条件下で、Ｂ2 Ｈ6 またはＰＨ3 のようなドーパントのガス状化合物を必要に応じて含む、例えばシランおよび水素の混合物のような在来のガス混合物を用いて単一のウェハのリアクタにおいて堆積されるのが好ましい。
【００６８】
在来のシリコン技術において、ゲートは、在来の有機樹脂のフォトリソグラフィーのステップの後にエッチングされる。
【００６９】
不幸にして、シリコンをエッチングするために慣例的に用いられる高密度プラズマエッチングプロセスは、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウム含有量が５０％（ｘ≧０．５）より大きい時、Ｓｉ1-x Ｇｅx 層もしくはＳｉ1-x Ｇｅx ／Ｓｉスタックをエッチングすることに対して適切ではない。これは、在来のプラズマエッチングプロセスが、エッチングされた姿形の輪郭（プロファイル）、特に後者の側壁を変形させるからである。
【００７０】
本発明によるエッチングは、無機材料からなるマスク５の形成（図３参照）によって始まり、低圧化学蒸着のような在来のプロセスを用いて、無機材料、例えばＳｉＯ2 層またはＳｉＯ2 ／ＳｉＯＮ二重層の堆積を有する。
【００７１】
在来の樹脂マスク６が、例えばフォトリソグラフィーによって、無機材料のこの層５上に形成された後（図４参照）、無機材料のマスク５は、好ましくは高密度プラズマエッチングにより、一層好ましくは塩素と、窒素および／またはアンモニアとのガス混合物を用いることにより、エッチングされる（図５参照）。
【００７２】
本発明によるゲートＧＲのエッチング（図６参照）の本質的特徴は、塩素が誘導される自発的な側面エッチ率を減じるように、塩素原子で相互吸着させることによりエッチングする側壁上にパッシベーション（不動態化保護）層を形成するために、酸素もしくはＨＢｒを含まずそしてＮ2 またはＮＨ3 もしくはそれらの混合物を含む塩素が基礎とされた高密度ガスプラズマを用いたメイン（主）、異方性、エッチング工程からなる。この、Ｎ2 またはＮＨ3 、もしくはこれらの化合物の混合物の付加は、エッチング残留物を残さない、もしくはほとんど残さないし、Ｓｉ1-x Ｇｅx 層もしくはその下にあるゲート酸化物の側面（横方向）の腐食または損傷を生じさせない。さらに、そのようなガス混合物の使用は、エッチングプロセスを実施する工業的な方法と矛盾しない。
【００７３】
プラズマのガス混合物に導入されるＮ2 および／またはＮＨ3 の割合は、従来のように、実験的に決定してもよいが、垂直方向のエッチングの原因であるイオン衝撃によって引き起こされる反応の動力学を同様に妨げることなく、イオン衝撃に曝されないエッチングされた姿形（features）のサイドウォール（側壁）の側面（横方向）のエッチングの原因である自発的な化学反応の動力学を妨げるのに充分でなければならない。
【００７４】
本発明において、好ましくは、メインエッチング工程の後には、プラズマ内のイオンのエネルギがメインエッチング工程より低いオーバーエッチング工程が続く。このオーバーエッチング工程中には、メインエッチング工程におけるのと同じガス混合物を使用することが可能であるが、酸素またはＨＢｒ（臭化水素）を含んでいないガス混合物を使って、メインエッチング工程中にエッチングされた姿形の側壁上に形成されたパッシベーション層が、このオーバーエッチング工程中に酸素原子によって自発的にエッチングされることからエッチングされた姿形の側壁を保護するので、酸素を含むガス混合物を使うことも可能である。
【００７５】
酸素の量は、エッチングされた姿形の自発的な側面のエッチングの原因となることなく、Ｓｉ1-x Ｇｅx ／ゲート酸化物選択性を増加させるために、実験的に決定することができる。
【００７６】
また、好ましくは、メインエッチング工程は、シリコン酸化物よりなる下層１に、好ましくはシリコン酸化物１から３０ｎｍと４０ｎｍとの間の距離に達する前に、停止される。こうして、メインエッチング工程中にゲート酸化物を傷つける、どんな危険も避けられる。
【００７７】
上述された実施例は、繰り返されるが、ここでは、多結晶Ｓｉ0.45Ｇｅ0.55第１層３（厚み１２０ｎｍ）のスタック、および多結晶シリコン第２層４（厚み８０ｎｍ）のスタックは、基板のシリコン酸化物層１の上に、かつプライマー層２の上に形成される。無機材料からなるマスキング層５、例えばシリコン酸化物層は、多結晶シリコン第２層４の上に堆積される。
【００７８】
樹脂マスク６が、無機材料からなるマスキング層の上に形成された後、マスキング層およびスタックは、以下の表１に示される条件下でエッチングされる。
【００７９】
【００８０】
多結晶Ｓｉ0.45Ｇｅ0.55層の側壁における姿形のエッチングプロファイル（輪郭）の重大な変形が観察された。エッチングされた姿形の側壁をパッシべート（表面を不動態化して保護）する酸化物層の厚みのＸ線フォトエレクトロンスペクトロスコピー（光電子分光学）による分析は、この層が多結晶シリコン層の側壁上の３ｎｍの厚みと比較して多結晶Ｓｉ0.45Ｇｅ0.55層の側壁上の１ｎｍの厚みを持つことを示す。
【００８１】
多結晶シリコンの場合におけるように、Ｓｉ0.45Ｇｅ0.55の側壁上のパッシベーション（不動態化保護）層は、高度に塩素化された亜化学量論的シリコン酸化物である。それゆえに、パッシベーション層は、シリコンエッチング反応生成物からのみ形成され、そして、そのことは、エッチングされた姿形の側壁上のその（パッシベーション層）厚みが、Ｓｉ0.45Ｇｅ0.55層の場合において減少した理由を説明している。
【００８２】
ゲート（ＧＲ）（図６参照）をエッチングするこの段階の後、エッチング残留物、および必要に応じて、可能な所では、ハードマスク５は、取り除かれる。この工程は、低濃度（１％以下）のＨＦ浴における還元工程にある。典型的には、この工程は、ウェハ全体にわたる熱酸化物の１０Åのエッチングに相当する。それは、主として、ゲートのエッチングの間に生成されたかもしれない全てのポリマー残留物を溶解（消失）させるように働く。
【００８３】
ＳｉＯＮ層が載っているシリコン酸化物層によって構成されるハードマスクの場合には、ＳｉＯＮ層は、現実のゲートエッチング工程の間に消費される。この場合には、形態は、ＳｉＯ2 のみから構成されるハードマスクの場合と同じである。
【００８４】
この工程において、もし除去時間が使用される技術と矛盾しないならば、全てのハードマスク５を除去することは、可能であるが、必須ではない。これは、特に、０．１８μｍ技術におけるＳｉＯ2 の６０ｎｍのハードマスクを持つ場合である。これは、希フッ化水素浴においてハードマスクを取り除くための時間が６０Åの熱酸化物をエッチングする時間に典型的に等しいからである。
【００８５】
しかしながら、本文の残りの部分においては、特に、図７に示されているように、ハードマスク５は完全には除去されないことが推測される。次の工程（図７）は、ゲルマニウムに関して非酸化性である材料７、典型的にはシリコン酸化物ＳｉＯ2 またはＳｉＯＮの層内にゲートＧＲをカプセル化することにある。ゲートをカプセル化するこの工程は、特に、有機樹脂を除去する必要性のために、シリコン／ゲルマニウム層を傷つけるフォトリソグラフィー工程を必要とする、ドレインおよびソース領域の注入を実行することにある後続の科学技術の工程の間に、ゲートの側壁を保護するために必須である。
【００８６】
このシリコン酸化物カプセル化層は、ガスプラズマを用いるＣＶＤタイプの堆積によって形成される。このカプセル化のためのプラズマ酸化物の選択は、ゲルマニウムが酸素と極めて強く反応するという事実によって正当化される。それゆえに、酸素原子が気相において極めて短い寿命しか持たない方法を用いる必要があり、そしてそれは、低温プラズマ強化化学蒸着（ＰＥＣＶＤ）によって形成された酸化物の場合である。
【００８７】
このカプセル化層７の典型的な厚みは、５ｎｍと１０ｎｍとの間である。この小さな厚みは、２．５ｎｍと５ｎｍとの間で変動する厚みを持つ熱酸化物を使う従来のシリコン技術からはるかに遠く離れている訳ではないために、正当化される。さらに、この小さな厚みは、種々の注入深さをトランジスタの固有の電気特性を損なうことなく制御させる。
【００８８】
その時、カプセル化されたゲートＧＲを含むこのトランジスタには、サイドゲート隔離領域（スペーサ８、図８参照）を形成するために、フォトリソグラフィーならびにソースおよびドレイン領域の注入（例えば、ＬＤＤ注入）の従来の工程（簡単化のために図示されていない）を行うことができる。材料の選択は、使用される技術の可能な熱バランスに依存する。これは、ゲートＧＲの側壁を保護するカプセル化酸化物が、酸素に対して浸透性があるという事実のために、高温での酸素を含むどの様な堆積も、特に、温度強化シリコン酸化物（ＴＥＯＳ堆積）は、排除されなければならない。他方、スペーサのための材料は、低温で得られるプラズマ酸化物（ＳｉＯ2 ）またはシリコン窒化物Ｓｉ3 Ｎ4 のいずれかであってもよい。堆積された層の典型的な厚みは、使用される技術の束縛に依存して最適化される。典型的には、エッチング後、０．１〜０．１３μｍのゲートのベースでの幅を持つスペーサに対して、２５０ｎｍ厚さのＳｉＯ2 層または１００ｎｍ厚さのＳｉ3 Ｎ4 を堆積することが可能である。
【００８９】
スペーサのエッチングは、当業者に公知の従来工程である。ここでは、もし、ゲートをエッチングした後、ポリマー残留物を除去する工程の間に、ハードマスク５を除去することができないならば、それを、今やスペーサをドライエッチングする工程の間に、またはこの工程の最後にスペーサに関して選択的である化学エッチングによってのいずれかにおいて除去することができることに留意すべきである。
【００９０】
以上、本発明のシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法について詳細に説明したが、本発明は上記実施例に限定はされず、本発明の要旨を逸脱しない範囲において、各種の改良および変更を行ってもよいのはもちろんである。
【００９１】
【発明の効果】
以上、詳細に説明したように、本発明によれば、従来より少ない、全てが一緒に結合されうる工程を持つシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法を提供することができるという効果がある。
【図面の簡単な説明】
【図１】 本発明に係る方法を実施する一手順における主要な工程の一つを極めて線図的に示す図である。
【図２】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図３】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図４】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図５】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図６】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図７】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図８】 本発明法を実施する主要な別の工程を線図的に示す図である。
【符号の説明】
１ シリコン酸化物層
２ シリコンプライマー層
３ シリコン−ゲルマニウム（Ｓｉ1-X ＧｅX ）層
４ 第２シリコン（シリコンカプセル化）層
５ 無機ハードマスク
６ 従来の樹脂マスク
７ カプセル化層
８ スペーサ
Ｂ１，Ｂ２ 酸化物領域
ＧＲ ゲート
ＳＢ 半導体基板
ＺＡ 活性領域
【発明の属する技術分野】
本発明は、シリコン−ゲルマニウムの隔離されたゲートの電界効果トランジスタ、すなわちシリコン−ゲルマニウム、もしくは必要に応じて純粋ゲルマニウム（Ｓｉ1-x Ｇｅx 、ここに、０＜ｘ≦１）の層、および、特に５０〜１００％のゲルマニウム濃度（０．５≦ｘ≦１）を有する層を有するシリコン−ゲルマニウムの隔離ゲートを持つ電界効果トランジスタに関する。
【０００２】
【従来の技術】
現在のＣＭＯＳ技術、すなわち０．２５μｍ以上のゲート幅を持つＣＭＯＳ技術において、電界効果トランジスタのゲートは、多結晶もしくは非結晶のシリコンから作られる。
【０００３】
Ｓｉ1-x Ｇｅx の層を含むゲート構造は、ＣＭＯＳ技術において、有利な代替物であることが示されてきている。
【０００４】
これは、Ｓｉ1-x Ｇｅx 材料が、等しいドーピングに対して多結晶シリコンよりも低い抵抗を持つということに加えて、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウム含有量に依存して、得られるＰＭＯＳデバイスの閾値電圧をシフトさせる可能性を提供するからである。従って、それは、通常のｐ+ ／ｎ+ 構造の代わりに、ｐ+ ゲート構造において、すなわち、実施例の場合には、ｐ+ 電気伝導性の多結晶Ｓｉ1-x Ｇｅx 層を含む単一ゲートを持ったｎおよびｐチャネルを有するトランジスタの場合において、中間ギャップ材料として用いられても良い。
【０００５】
加えて、非常に高いゲルマニウム濃度（７５％以上）を有するゲートもしくは純粋なゲルマニウムからなるゲートは、さらに、２つの型（ｎおよびｐ）のトランジスタの双方と互換し得る利点を有し、それ故に、それは、技術工程の節約（少なくとも２つのフォトリソグラフィー工程、およびその層が本来の場所にドーピングされる場合には２つの（イオン）注入工程の除去）につながる。
【０００６】
Ｓｉ1-x Ｇｅx 層は、マルチウェハ炉における低圧化学蒸着（ＬＰＣＶＤ）によりシリコン酸化物層上にすでに堆積されている。このプロセスは、その上に多結晶Ｓｉ1-x Ｇｅx 層が堆積される純粋なシリコンのプライマー層の前堆積を必要とする。このプライマー層は、堆積の期間および温度に依存して核生成の阻害に対して粒成長が加速される結果となる、シリコン酸化物層上に直接Ｓｉ1-x Ｇｅx を堆積する場合におけるような、ゲルマニウムを球状化する傾向を妨げるので、Ｓｉ1-x Ｇｅx 層において受容可能な粒径を得ることを可能にするものである。
【０００７】
前述したように、ＬＰＣＶＤ堆積プロセスの使用は、ニール キスラー（Neal KISTLER）およびジェイソン ウォー（Jason WOO ）による論文「ｐ+ 多結晶シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）ゲート電極を用いる絶縁体上の完全に空乏化されたシリコンにおける対称ＣＭＯＳ」ＩＥＤＭ９３、第７２７〜７３０頁、およびティー キング（T.KING）等による論文「多結晶Ｓｉ1-x Ｇｅx ゲートＣＭＯＳ技術」ＩＥＤＭ９０、第２５３〜２５６頁に記載されている。
【０００８】
【発明が解決しようとする課題】
従来技術のこれらのプロセスは幾つかの欠点を有する。
「バッチ」マルチウェハ技術の使用は、リアクタが必要とする、ウェハ、例えば２００ｍｍウェハのバッチの熱質量、パージ時間および温度安定化時間、ならびに低作動圧力が考慮されなければならないので、極めて実用的でないことが分かる。
【０００９】
さらに、これらマルチウェハのリアクタの熱慣性は、必要とされる大きい温度変動を創成することを困難にするが、プライマー層、Ｓｉ1-x Ｇｅx 層、および恐らく保護シリコン層の最適な堆積を許容しない。
さらに、トランジスタの完全な製造に導くすべての工程が一緒に結合されるのを可能とするプロセスは、特に、トランジスタのゲートをエッチングすることの困難性のために、現時点では知られていない。
【００１０】
本発明の目的は、このような上記従来技術の問題点を解消し、従来より少ない、全てが一緒に結合されうる工程を持つシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法を提供することにある。
【００１１】
【課題を解決するための手段】
従って、本発明は、ゲート酸化物層（１）が載置される活性領域（ＺＡ）を含む半導体基板（ＳＢ）から、Ｓｉ1-x Ｇｅx （ここで、０＜ｘ≦１）の、隔離されたゲートを持つ電界効果トランジスタを得るための方法であって、前記ゲート酸化物層（１）の上に、５８０℃以下の温度における化学蒸着（ＣＶＤ）を使って、２ｎｍ以下の厚さを持つシリコン層（２）を堆積する工程、およびこのシリコン層（２）の上に、Ｓｉ 1-x Ｇｅ x から形成される第１連続層（３）を５５０℃以下の温度での化学蒸着（ＣＶＤ）によって堆積し、その後、前記第１連続層（３）上に第２シリコン層（４）を堆積して、前記シリコン層（２）と前記Ｓｉ1-x Ｇｅx から形成される第１連続層（３）と前記第２シリコン層（４）とを含むスタックを堆積する工程を含む、単一ウェハリアクタ内の処理である第１処理段階と、前記スタックの上に、無機材料からなる層を堆積する工程、前記スタックに載せるマスク（５）を得るように前記無機材料からなる層をエッチングする工程、ゲート領域（ＧＲ）を形成するように、前記マスク（５）を使って前記スタックをエッチングする工程、およびこのゲート領域（ＧＲ）の上に、ゲルマニウムを酸化しない材料から形成される層（７）を堆積して、前記ゲート領域（ＧＲ）をカプセル化する工程を含む前記トランジスタのゲート領域（ＧＲ）を形成する段階と、さらに、この層（７）が堆積された前記ゲート領域（ＧＲ）の側壁の上に、前記ゲルマニウムを酸化しない材料から形成される、隔離するスペーサ領域（８）を形成する工程を含む第２処理段階とを有し、前記スタックをエッチングする工程は、Ｃｌ2 とＮ2 および／またはＮＨ3 とからなるガス混合物の高密度プラズマによって実施される、前記ゲート酸化物層（１）に達する前の３０〜４０ｎｍで停止される異方性メインエッチング工程と、該メインエッチング工程後、Ｃｌ2 とＮ2 および／またはＮＨ3 と、Ｏ2 とからなるガス混合物の高密度プラズマによって実施される、プラズマエネルギが前記メインエッチング工程よりも低いオーバーエッチング工程とを含むことを特徴とするシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法を提供するものである。
【００１２】
本発明による方法を実施するための単一ウェハリアクタは、当技術分野では知られており、ウェハの装填するための中央装置を有し、この中央装置は、ウェハ、例えば直径２００ｍｍのウェハを予め確立されたシーケンスで次々と一個ずつ、この中央装置のまわりに配置されている処理室に導入する。このようなリアクタのタイプは、アプライドマテリアルズ（Applied Materials ）社によって販売されているＣｅｎｔｕｒａ ＨＴR （センチュラＨＴ）モデル、またはＡ．Ｓ．Ｍ．社によって販売されているＥｐｓｉｌｏｎ ｏｎｅR （エプシロン ワン）モデルである。
【００１３】
このような単一ウェハリアクタの使用は、おおよそ１００Ｐａから大気圧までの圧力で作動することを可能にし、かつスタックの各層に最適な温度で堆積の種々の工程を実行する、これを全て工業生産の要件に合う時間内に実行するために、処理されたウェハの温度を急速に変動させる。
【００１４】
急速でかつ制御された温度変動は、短時間で厚さおよび組成が均一である各層の成長を許容し、粒成長の効果を制限し、それゆえ、粗さを制限することを許容する。
【００１５】
プライマー層は、５００〜５８０℃の範囲の温度で堆積されるのが有利であり、一方、Ｓｉ1-x Ｇｅx から形成される第１連続層は、４００〜５００℃の範囲の温度で堆積されるのが有利である。
【００１６】
プライマー層は、２ｎｍ以下の厚みを持つことが有利であり、かつ好ましくは約０．５ｎｍの厚みを持つことが有利である。その結果、堆積時間は、プライマー層の厚みが所望の厚み（値）を持つことを確実にするために、その他の堆積条件に依存して決定されるべきである。
【００１７】
１ｎｍ以下の厚みを持つこのようなプライマー層の形成は、電気的な特性に影響を与える（閾値電圧においてシフトする）ことなく、１００ｎｍの堆積に対して最も都合の悪い場合において約２０ｎｍの最小粒サイズを持つＳｉ1-x Ｇｅx 層を堆積することを可能にする。
【００１８】
シランおよび水素の混合物（ＳｉＨ4 ／Ｈ2 ）は、プライマー層を堆積するために使用されるのが有利である。使用されるガス流量は、一般的に、シランの場合には標準状態（標準条件）下で４００ｃｍ3 ／ｍｉｎであり、好ましくは、水素の場合には標準状態下で２０〜３０リットル／ｍｉｎである。全堆積圧力は大気圧である。
【００１９】
Ｓｉ1-x Ｇｅx 第１連続層を堆積するために使用されるガス混合物は、一般的に、シラン、ゲルマンおよび水素（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）の混合物から形成される。
【００２０】
ガス混合物中の種々のガスの割合は、Ｓｉ1-x Ｇｅx 層の所望のゲルマニウムおよびシリコンの含有量に依存して変化し、Ｓｉ1-x Ｇｅx 層の所望の組成に依存して当業者によって容易に決定されてもよい。
【００２１】
堆積は、４００〜５００℃の範囲の温度、好ましくは４５０℃で実施され、どんなＸの値でも、０．５〜１の範囲に入る。
堆積圧力は、大気圧である。
【００２２】
堆積時間は、温度および圧力条件、ガス混合物中の種々のガスの割合、および多結晶Ｓｉ1-x Ｇｅx 層の所望の厚みに依存する。一般的に、多結晶Ｓｉ1-x Ｇｅx 層の厚みは、５０ｎｍ〜２００ｎｍ、好ましくは、１００〜１５０ｎｍ、さらに良いのは、８０〜１５０ｎｍであろう。第２層の多結晶あるいは非結晶（アモルファス）シリコン（Ｓｉ）の厚みは、約５０ｎｍ〜１５０ｎｍである。
【００２３】
本発明による方法の第１処理段階は、スタックにドーピングする工程、および特に、例えば、硼素または燐原子をＳｉ1-x Ｇｅx 層にドーピングする工程を含むことが有利である。このドーピング工程は、スタックの種々の層が形成された後、注入によって実施されてもよい。
【００２４】
変形例として、スタックのドーピング工程は、本来の場所で実施されても良い。この場合には、スタックのドーピング工程は、ドープされていないＳｉ1-x Ｇｅx の下層（sublayer）が堆積された後に、Ｓｉ1-x Ｇｅx から形成される第１連続層を堆積するために使用されるガス混合物中にドーパントを導入する工程を含むことが有利である。
【００２５】
さらに詳しくは、所望のドーパントのガス状化合物、例えばＢ2 Ｈ6 、ＰＨ3 を堆積のために使用されるガス混合物に付加してもよい。ガス混合物中のドーパントのガス状化合物の割合は、堆積される層中のドーパントの所望の含有量に依存するであろう。一般的には、ドーピングレベルは、１０17ｃｍ-3以上であり、好ましくは、約１０20ｃｍ-3である。
【００２６】
ドープされたＳｉ1-x Ｇｅx 層を堆積する前に、ドープされていないＳｉ1-x Ｇｅx 層を予め堆積することは、ドーパントがＳｉＯ2 から形成される薄いゲート酸化層を通って拡散するのを防止するために、推奨される。この予備堆積は、このゲート酸化物を保護するのに十分な厚さまで、Ｓｉ1-x Ｇｅx 層の堆積に関して上述されたように実施される。
【００２７】
トランジスタのゲート（ＧＲ）を形成する段階において、第１のエッチング工程は、Ｃｌ2 、Ｎ2 および／またはＮＨ3 からなるガス混合物の高密度プラズマによって実施されることが有利である。
【００３０】
さらに、トランジスタのゲートを形成する段階において、カプセル化層は、無機マスクが少なくとも部分的に載っているゲート領域の上に堆積されることが有利であり、このカプセル化層も、無機マスクが完全にないゲート領域上に、可能な所はどこでも堆積されることを可能にする。
【００３１】
この無機マスクは、例えば、ＳｉＯ2 層から形成され、必要に応じてＳｉＯＮ層が載っている。
【００３２】
カプセル化層を形成するＳｉＯ2 層またはＳｉＯＮ層は、ガスプラズマを用いるＣＶＤタイプの堆積によって形成されることが有利である。このカプセル化層の厚みは、５〜１０ｎｍの範囲であることが有利である。
【００３３】
本発明による方法の第２処理段階は、低温ガスプラズマ（ＳｉＯ2 堆積）を使って、またはＳｉ3 Ｎ4 を使って、隔離するサイド領域を形成するために提供されることが有利である。
【００３４】
本発明の他の利益および特徴は、以下の実施の形態の全く制限的でない方法の詳細な記載を調査すること、および添付図面から明らかになるであろう。
【００３５】
【発明の実施の形態】
図１において、参照符号ＳＢは、一般的に、半導体基板、例えばシリコン基板を示し、将来のトランジスタの注入（インプランテーション）のために活性領域ＺＡが作られており、この活性領域は、浅いトレンチ内に作られた酸化物領域Ｂ１およびＢ２を分離することにより（ＢＯＸプロセス）、この例では両サイド（側辺）において分離（絶縁）されている。もちろん、側辺の分離の他の方法も可能であり、特に、当業者に良く知られたＬＯＣＯＳ型の側辺分離領域が可能である。
【００３６】
活性領域ＺＡは、露出したシリコン表面もしくは保護的な化学的酸化物で覆われたシリコン表面を有する。
次に、ゲート酸化物層として働き、代表的には５ｎｍ以下の厚さを有するシリコン酸化物（二酸化シリコン）ＳｉＯ2 の層１が生成される。
【００３７】
より詳細には、このゲート酸化物層を、特に、Ｓｉ1-x Ｇｅx 層を堆積するためにウェハを単一のウェハリアクタに導入する前に、在来の乾式もしくは湿式の酸化リアクタにおいて生成することができる。
【００３８】
他の図面（図２〜図８）においては、簡単化のために、今からは、基板の活性領域ＺＡだけを示す。
【００３９】
本発明の方法（プロセス）における第１の工程（図２参照）は、シリコン酸化物層１上に、単一のウェハのリアクタにおいて、５８０℃未満の温度のガス混合物を用いて、１ｎｍ以下、好ましくは約０．５ｎｍ以下の厚さを持つシリコンプライマー層２を堆積することにある。ＣＶＤ堆積のために用いられ得るガス混合物に関して、シランおよび水素の混合物（ＳｉＨ4 ／Ｈ2 ）がここでは用いられる。用いられるガス流量は、シランの場合には標準状態下で３０秒間に対して４００ｃｍ3 ／ｍｉｎであるのが好ましく、水素の場合には標準状態下で２０〜３０リットル／ｍｉｎ（分）であるのが好ましい。
【００４０】
プライマー層の堆積温度は、５００℃と、５８０℃、好ましくは５５０℃との間の温度である。
【００４１】
堆積圧力は一般的に大気圧である。
【００４２】
シリコンプライマー層を堆積するこの工程の一つの重要な特徴は、最終プライマー層の厚さが２ｎｍ以下、好ましくは約０．５ｎｍ以下であるということである。それゆえに、この堆積工程の持続期間は、プライマー層の厚さが２ｎｍ以下であることを確実にするために、他の堆積条件に依存して決定されなければならない。
【００４３】
２ｎｍ以下の厚さを持つかかるプライマー層を製造することは、電気的特性（閾値電圧Ｖt におけるシフト）に影響を与えることなく、純粋なＧｅの１００ｎｍの層の最も好ましくない場合において、約２０ｎｍの最小の粒径を有する多結晶Ｓｉ1-x Ｇｅx 層を堆積することを可能にする。
【００４４】
本発明によるプロセスにおける第２の工程は、Ｓｉ1-x Ｇｅx の層３の堆積であり、ここに、０＜ｘ≦１である。好ましくは、ｘは０．０５と１の間であり、または、好ましくは、０．２５と１の間であり、一層好ましいのは、０．５０と１の間である。ＣＶＤ堆積のために一般に用いられるガス混合物は、シラン、ゲルマンおよび水素の混合物（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）である。
【００４５】
混合物中の種々のガスの割合は、Ｓｉ1-x Ｇｅx 層のゲルマニウムおよびシリコンの所望の含有量に依存して変わり、そしてＳｉ1-x Ｇｅx 層の所望の組成に依存して当業者により容易に決定され得る。
【００４６】
堆積は、４００℃と５５０℃との間の温度、好ましくは４５０℃と５５０℃との間の温度で行われる。ガス混合物中のゲルマニウム含有量が高ければ高い程、堆積温度は低くなければならない。このように、純粋ゲルマニウムの層を堆積するためには、堆積温度は、４００℃と４５０℃の間にあるであろう。
【００４７】
合計堆積圧力は、一般的に大気圧である。
【００４８】
堆積時間は、温度および圧力条件に依存し、ガス混合物中の種々のガスの割合に依存し、そして多結晶Ｓｉ1-x Ｇｅx 層の所望の厚みに依存する。一般に、多結晶Ｓｉ1-x Ｇｅx 層の厚さは、５０ｎｍと２００ｎｍの間であり、好ましくは１００ｎｍと１５０ｎｍの間であり、一層好ましくは、８０ｎｍと１５０ｎｍの間であろう。
【００４９】
次に、第２シリコン層４（もしくはカプセル化層）が、ガス混合物、例えばシランおよび水素の混合物を用いて、シリコン−ゲルマニウム層３の上に堆積される。この層は、一般的に５０〜２００ｎｍの厚さ、好ましくは５０〜１００ｎｍの厚さを有する。
【００５０】
【実施例】
（実施例１）
こうして、実施例として、ｘ＝０．５５の場合のＳｉ1-x Ｇｅx 層が、単一のウェハのリアクタにおいて、０．１８μｍ以下のチャンネルをもったＣＭＯＳ技術の場合におけるウェハのシリコン酸化物層上に、以下に示される条件下で堆積された。
【００５１】
ａ．シリコンプライマー層の堆積。
・ ５５０℃における温度の安定化。
・ （成長動力学により測定され、かつ偏光解析法により推定される）
ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さを有するシリコン層の堆積
ＳｉＨ4 ： ４００ｓｃｍ3 ／分
Ｈ2 ： ２０ｓｌ／分
温度： ５５０℃
圧力： 大気圧
堆積時間： ３０秒
【００５２】
ｂ．６０ｎｍの厚さを持つ多結晶Ｓｉ1-x Ｇｅx 層（ｘ＝０．５５）の堆積。
・ ４５０℃における温度の安定化。
・ ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ガスプラズマによるＳｉ1-x Ｇｅx 層の堆積
ＳｉＨ4 ： ７０ｓｃｍ3 ／分
ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ４５０℃
圧力： 大気圧
堆積時間： ７０秒
【００５３】
ｃ．１４０ｎｍの厚さを持つシリコンカプセル化層の堆積。
・ ６００℃における温度の安定化。
・ ガスプラズマによるシリコン層の堆積
ＳｉＨ4 ： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ６００℃
圧力： 大気圧
堆積時間： ２７０秒
【００５４】
（実施例２）
また、ｘ＝１の場合のＳｉ1-x Ｇｅx の層（純粋Ｇｅ）も、実施例として、単一のウェハのリアクタにおいて、０．１８μｍ以下のチャンネルをもったＣＭＯＳ技術の場合におけるウェハのシリコン酸化物層上に、以下に示される条件下で堆積された。
【００５５】
ａ．シリコンプライマー層の堆積。
・ ５５０℃における温度の安定化。
・ （成長動力学により測定され、かつ偏光解析法により推定される）
ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さを有するシリコン層の堆積
ＳｉＨ4 ： ４００ｓｃｍ3 ／分
Ｈ2 ： ２０ｓｌ／分
温度： ５５０℃
圧力： 大気圧
堆積時間： ３０秒
【００５６】
ｂ．６０ｎｍの厚さを持つ多結晶Ｓｉ1-x Ｇｅx 層（ｘ＝１）の堆積。
・ ４５０℃における温度の安定化。
・ ＧｅＨ4 ／Ｈ2 ガスプラズマによるＧｅ層の堆積
ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ４５０℃
圧力： 大気圧
堆積時間： ４５秒
【００５７】
ｃ．１４０ｎｍの厚さを持つシリコンカプセル化層の堆積。
・ ６００℃における温度の安定化。
・ ガスプラズマによるシリコン層の堆積
ＳｉＨ4 ： ３００ｓｃｍ3 ／分
Ｈ2 ： ３０ｓｌ／分
温度： ６００℃
圧力： 大気圧
堆積時間： ２７０秒
【００５８】
単一のウェハ炉におけるＳｉ、Ｓｉ／ＧｅおよびＳｉスタックの形成を含む第１の処理段階は、ゲート酸化物上のＳｉＧｅの核生成を完全に制御し、ウェハ上の厚さの均一性およびゲルマニウムの濃度の均一性をチェックし、２層間でウェハを空気に露出させることなく、多結晶ＳｉＧｅ／Ｓｉの２層系を形成することを可能とする。
【００５９】
これらの利点は、ゲルマニウムの成長を引き起こすこととなる、特に、非常に長い堆積時間のために、マルチウェハ炉では見いだされないものであり、そのゲルマニウムの粒子も、粗さにおける増加ならびに連続的でないかつ均一でない堆積層の可能性の増加という少なくとも２つの否定的な影響でもって、粗くなるであろう。さらに、マルチウェハ炉においては、デプレッション効果のために（特に５０％より大きいゲルマニウム濃度において）、組成に関して均一である堆積された層を得ることは困難である。
【００６０】
単一のウェハの堆積は、０から１００％までのゲルマニウム濃度を制御することが可能であり、特に、濃度が５０％よりも大きい特に有用な層が堆積されるのを許容する。
【００６１】
さらに、シリコン−ゲルマニウム層がシリコン層によって覆われた（カプセル化された）２層系の形成は、科学技術の工程の残りにおいて、通常の統合プロセス、すなわち「オールシリコン」プロセスに接近することを可能とする。
【００６２】
これは、１００％未満のゲルマニウム濃度の場合においては、ゲートは両立し得るＣＭＯＳでなければならない、すなわち、それは、生成されるべきトランジスタの型に依存して、局所的にｎ−またはｐ−注入されなければならないからである。これらの局所的な注入は有機樹脂マスクを介して実行され、引き続きこの樹脂を除去することを伴う。それは、樹脂除去中にシリコン−ゲルマニウム層を変更もしくは除去することすらないように、シリコン−ゲルマニウムゲートがシリコン層の下にカプセル化されることを必要とする、正確にこの樹脂を除去し、かつ適切な表面洗浄をすることである。
【００６３】
シリコン−ゲルマニウム層（もしくはゲルマニウム層）およびカプセル化シリコン層の厚さは、ゲルマニウムもしくはシリコン／ゲルマニウム粒子の成長（不均質な核生成を避けるように）と、これらの粒子上に生じる多結晶カプセル化シリコンの成長との間の妥協の結果となる。さらに、電気的応力の場合には、シリコン−ゲルマニウム層は、可能な限り連続的でなければならない、すなわち、最も低い可能な粗さを持たなければならない。従って、このシリコン−ゲルマニウム層は、充分に厚くなければならず、しかし厚すぎてはならない。このように形成されたゲートの合計厚さは、０．１８μｍ技術の場合、例えば２００ｎｍである。それは、０．１８μｍ未満の技術の場合には、一層小さく、代表的には、約１００〜１５０ｎｍであろう。現在の妥協は、０．１８μｍ技術の場合、１２０ｎｍの厚さを持ったＳｉＧｅ層および８０ｎｍの厚さを持ったシリコンカプセル化層である。
【００６４】
本発明によるプロセスにおける次の工程は、図２において形成されるスタックをドーピングすることにある。ここでは、純粋ゲルマニウムからなる、もしくは７５％超のゲルマニウム濃度を有するゲートの場合、トランジスタの型が何であっても、ゲートはｐ−型ドーピングされ、これは理論上の理由のためにそうであるということを留意すべきである。一般に、ゲートのドーピングは、全ウェハイオン注入、すなわちガス混合物を用いて単一のウェハのリアクタにおけるスタックの現実の堆積中の本来の場所への注入によって実行される。
【００６５】
こうして、例えばホウ素またはリンでドーピングされた多結晶Ｓｉ1-x Ｇｅx 層を、堆積のために用いられたガス混合物に、例えばＢ2 Ｈ6 またはＰＨ3 のような所望のドーパントのガス状化合物を加えることにより、直接堆積することができる。ガス混合物中のドーパントのガス状化合物の割合は、堆積される層における所望のドーパント含有量に依存するであろう。一般的に、ドーピングレベルは、１０17ｃｍ-3以上であり、好ましくは、約１０20ｃｍ-3以上である。
【００６６】
ドーピングされたＳｉ1-x Ｇｅx 層の直接堆積の場合、ＳｉＯ2 （ゲート酸化物）の薄い層におけるドーパントの拡散を避けるために、ドーピングされたＳｉ1-x Ｇｅx 層を堆積する前に、ドーピングされないＳｉ1-x Ｇｅx 層を前堆積することが推奨される。下層のゲート酸化物を保護するために充分な厚さへのこの前堆積は、Ｓｉ1-x Ｇｅx 層の堆積の場合に前述したように行われる。一旦、前堆積が行われてしまうと、ドーパントのガス状化合物が、前述したように、ドーピングされたＳｉ1-x Ｇｅx 層を堆積するために、ガス混合物に加えられる。
【００６７】
シリコンカプセル化層４もドーピングされ得るが、このシリコンカプセル化層４は、在来の（慣例的な）条件下で、Ｂ2 Ｈ6 またはＰＨ3 のようなドーパントのガス状化合物を必要に応じて含む、例えばシランおよび水素の混合物のような在来のガス混合物を用いて単一のウェハのリアクタにおいて堆積されるのが好ましい。
【００６８】
在来のシリコン技術において、ゲートは、在来の有機樹脂のフォトリソグラフィーのステップの後にエッチングされる。
【００６９】
不幸にして、シリコンをエッチングするために慣例的に用いられる高密度プラズマエッチングプロセスは、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウム含有量が５０％（ｘ≧０．５）より大きい時、Ｓｉ1-x Ｇｅx 層もしくはＳｉ1-x Ｇｅx ／Ｓｉスタックをエッチングすることに対して適切ではない。これは、在来のプラズマエッチングプロセスが、エッチングされた姿形の輪郭（プロファイル）、特に後者の側壁を変形させるからである。
【００７０】
本発明によるエッチングは、無機材料からなるマスク５の形成（図３参照）によって始まり、低圧化学蒸着のような在来のプロセスを用いて、無機材料、例えばＳｉＯ2 層またはＳｉＯ2 ／ＳｉＯＮ二重層の堆積を有する。
【００７１】
在来の樹脂マスク６が、例えばフォトリソグラフィーによって、無機材料のこの層５上に形成された後（図４参照）、無機材料のマスク５は、好ましくは高密度プラズマエッチングにより、一層好ましくは塩素と、窒素および／またはアンモニアとのガス混合物を用いることにより、エッチングされる（図５参照）。
【００７２】
本発明によるゲートＧＲのエッチング（図６参照）の本質的特徴は、塩素が誘導される自発的な側面エッチ率を減じるように、塩素原子で相互吸着させることによりエッチングする側壁上にパッシベーション（不動態化保護）層を形成するために、酸素もしくはＨＢｒを含まずそしてＮ2 またはＮＨ3 もしくはそれらの混合物を含む塩素が基礎とされた高密度ガスプラズマを用いたメイン（主）、異方性、エッチング工程からなる。この、Ｎ2 またはＮＨ3 、もしくはこれらの化合物の混合物の付加は、エッチング残留物を残さない、もしくはほとんど残さないし、Ｓｉ1-x Ｇｅx 層もしくはその下にあるゲート酸化物の側面（横方向）の腐食または損傷を生じさせない。さらに、そのようなガス混合物の使用は、エッチングプロセスを実施する工業的な方法と矛盾しない。
【００７３】
プラズマのガス混合物に導入されるＮ2 および／またはＮＨ3 の割合は、従来のように、実験的に決定してもよいが、垂直方向のエッチングの原因であるイオン衝撃によって引き起こされる反応の動力学を同様に妨げることなく、イオン衝撃に曝されないエッチングされた姿形（features）のサイドウォール（側壁）の側面（横方向）のエッチングの原因である自発的な化学反応の動力学を妨げるのに充分でなければならない。
【００７４】
本発明において、好ましくは、メインエッチング工程の後には、プラズマ内のイオンのエネルギがメインエッチング工程より低いオーバーエッチング工程が続く。このオーバーエッチング工程中には、メインエッチング工程におけるのと同じガス混合物を使用することが可能であるが、酸素またはＨＢｒ（臭化水素）を含んでいないガス混合物を使って、メインエッチング工程中にエッチングされた姿形の側壁上に形成されたパッシベーション層が、このオーバーエッチング工程中に酸素原子によって自発的にエッチングされることからエッチングされた姿形の側壁を保護するので、酸素を含むガス混合物を使うことも可能である。
【００７５】
酸素の量は、エッチングされた姿形の自発的な側面のエッチングの原因となることなく、Ｓｉ1-x Ｇｅx ／ゲート酸化物選択性を増加させるために、実験的に決定することができる。
【００７６】
また、好ましくは、メインエッチング工程は、シリコン酸化物よりなる下層１に、好ましくはシリコン酸化物１から３０ｎｍと４０ｎｍとの間の距離に達する前に、停止される。こうして、メインエッチング工程中にゲート酸化物を傷つける、どんな危険も避けられる。
【００７７】
上述された実施例は、繰り返されるが、ここでは、多結晶Ｓｉ0.45Ｇｅ0.55第１層３（厚み１２０ｎｍ）のスタック、および多結晶シリコン第２層４（厚み８０ｎｍ）のスタックは、基板のシリコン酸化物層１の上に、かつプライマー層２の上に形成される。無機材料からなるマスキング層５、例えばシリコン酸化物層は、多結晶シリコン第２層４の上に堆積される。
【００７８】
樹脂マスク６が、無機材料からなるマスキング層の上に形成された後、マスキング層およびスタックは、以下の表１に示される条件下でエッチングされる。
【００７９】
多結晶Ｓｉ0.45Ｇｅ0.55層の側壁における姿形のエッチングプロファイル（輪郭）の重大な変形が観察された。エッチングされた姿形の側壁をパッシべート（表面を不動態化して保護）する酸化物層の厚みのＸ線フォトエレクトロンスペクトロスコピー（光電子分光学）による分析は、この層が多結晶シリコン層の側壁上の３ｎｍの厚みと比較して多結晶Ｓｉ0.45Ｇｅ0.55層の側壁上の１ｎｍの厚みを持つことを示す。
【００８１】
多結晶シリコンの場合におけるように、Ｓｉ0.45Ｇｅ0.55の側壁上のパッシベーション（不動態化保護）層は、高度に塩素化された亜化学量論的シリコン酸化物である。それゆえに、パッシベーション層は、シリコンエッチング反応生成物からのみ形成され、そして、そのことは、エッチングされた姿形の側壁上のその（パッシベーション層）厚みが、Ｓｉ0.45Ｇｅ0.55層の場合において減少した理由を説明している。
【００８２】
ゲート（ＧＲ）（図６参照）をエッチングするこの段階の後、エッチング残留物、および必要に応じて、可能な所では、ハードマスク５は、取り除かれる。この工程は、低濃度（１％以下）のＨＦ浴における還元工程にある。典型的には、この工程は、ウェハ全体にわたる熱酸化物の１０Åのエッチングに相当する。それは、主として、ゲートのエッチングの間に生成されたかもしれない全てのポリマー残留物を溶解（消失）させるように働く。
【００８３】
ＳｉＯＮ層が載っているシリコン酸化物層によって構成されるハードマスクの場合には、ＳｉＯＮ層は、現実のゲートエッチング工程の間に消費される。この場合には、形態は、ＳｉＯ2 のみから構成されるハードマスクの場合と同じである。
【００８４】
この工程において、もし除去時間が使用される技術と矛盾しないならば、全てのハードマスク５を除去することは、可能であるが、必須ではない。これは、特に、０．１８μｍ技術におけるＳｉＯ2 の６０ｎｍのハードマスクを持つ場合である。これは、希フッ化水素浴においてハードマスクを取り除くための時間が６０Åの熱酸化物をエッチングする時間に典型的に等しいからである。
【００８５】
しかしながら、本文の残りの部分においては、特に、図７に示されているように、ハードマスク５は完全には除去されないことが推測される。次の工程（図７）は、ゲルマニウムに関して非酸化性である材料７、典型的にはシリコン酸化物ＳｉＯ2 またはＳｉＯＮの層内にゲートＧＲをカプセル化することにある。ゲートをカプセル化するこの工程は、特に、有機樹脂を除去する必要性のために、シリコン／ゲルマニウム層を傷つけるフォトリソグラフィー工程を必要とする、ドレインおよびソース領域の注入を実行することにある後続の科学技術の工程の間に、ゲートの側壁を保護するために必須である。
【００８６】
このシリコン酸化物カプセル化層は、ガスプラズマを用いるＣＶＤタイプの堆積によって形成される。このカプセル化のためのプラズマ酸化物の選択は、ゲルマニウムが酸素と極めて強く反応するという事実によって正当化される。それゆえに、酸素原子が気相において極めて短い寿命しか持たない方法を用いる必要があり、そしてそれは、低温プラズマ強化化学蒸着（ＰＥＣＶＤ）によって形成された酸化物の場合である。
【００８７】
このカプセル化層７の典型的な厚みは、５ｎｍと１０ｎｍとの間である。この小さな厚みは、２．５ｎｍと５ｎｍとの間で変動する厚みを持つ熱酸化物を使う従来のシリコン技術からはるかに遠く離れている訳ではないために、正当化される。さらに、この小さな厚みは、種々の注入深さをトランジスタの固有の電気特性を損なうことなく制御させる。
【００８８】
その時、カプセル化されたゲートＧＲを含むこのトランジスタには、サイドゲート隔離領域（スペーサ８、図８参照）を形成するために、フォトリソグラフィーならびにソースおよびドレイン領域の注入（例えば、ＬＤＤ注入）の従来の工程（簡単化のために図示されていない）を行うことができる。材料の選択は、使用される技術の可能な熱バランスに依存する。これは、ゲートＧＲの側壁を保護するカプセル化酸化物が、酸素に対して浸透性があるという事実のために、高温での酸素を含むどの様な堆積も、特に、温度強化シリコン酸化物（ＴＥＯＳ堆積）は、排除されなければならない。他方、スペーサのための材料は、低温で得られるプラズマ酸化物（ＳｉＯ2 ）またはシリコン窒化物Ｓｉ3 Ｎ4 のいずれかであってもよい。堆積された層の典型的な厚みは、使用される技術の束縛に依存して最適化される。典型的には、エッチング後、０．１〜０．１３μｍのゲートのベースでの幅を持つスペーサに対して、２５０ｎｍ厚さのＳｉＯ2 層または１００ｎｍ厚さのＳｉ3 Ｎ4 を堆積することが可能である。
【００８９】
スペーサのエッチングは、当業者に公知の従来工程である。ここでは、もし、ゲートをエッチングした後、ポリマー残留物を除去する工程の間に、ハードマスク５を除去することができないならば、それを、今やスペーサをドライエッチングする工程の間に、またはこの工程の最後にスペーサに関して選択的である化学エッチングによってのいずれかにおいて除去することができることに留意すべきである。
【００９０】
以上、本発明のシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法について詳細に説明したが、本発明は上記実施例に限定はされず、本発明の要旨を逸脱しない範囲において、各種の改良および変更を行ってもよいのはもちろんである。
【００９１】
【発明の効果】
以上、詳細に説明したように、本発明によれば、従来より少ない、全てが一緒に結合されうる工程を持つシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法を提供することができるという効果がある。
【図面の簡単な説明】
【図１】 本発明に係る方法を実施する一手順における主要な工程の一つを極めて線図的に示す図である。
【図２】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図３】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図４】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図５】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図６】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図７】 本発明法を実施する主要な別の工程を線図的に示す図である。
【図８】 本発明法を実施する主要な別の工程を線図的に示す図である。
【符号の説明】
１ シリコン酸化物層
２ シリコンプライマー層
３ シリコン−ゲルマニウム（Ｓｉ1-X ＧｅX ）層
４ 第２シリコン（シリコンカプセル化）層
５ 無機ハードマスク
６ 従来の樹脂マスク
７ カプセル化層
８ スペーサ
Ｂ１，Ｂ２ 酸化物領域
ＧＲ ゲート
ＳＢ 半導体基板
ＺＡ 活性領域
Claims (14)
- ゲート酸化物層（１）が載置される活性領域（ＺＡ）を含む半導体基板（ＳＢ）から、Ｓｉ1-x Ｇｅx （ここで、０＜ｘ≦１）の、隔離されたゲートを持つ電界効果トランジスタを得るための方法であって、
前記ゲート酸化物層（１）の上に、５８０℃以下の温度における化学蒸着（ＣＶＤ）を使って、２ｎｍ以下の厚さを持つシリコン層（２）を堆積する工程、およびこのシリコン層（２）の上に、Ｓｉ 1-x Ｇｅ x から形成される第１連続層（３）を５５０℃以下の温度での化学蒸着（ＣＶＤ）によって堆積し、その後、前記第１連続層（３）上に第２シリコン層（４）を堆積して、前記シリコン層（２）と前記Ｓｉ1-x Ｇｅx から形成される第１連続層（３）と前記第２シリコン層（４）とを含むスタックを堆積する工程を含む、単一ウェハリアクタ内の処理である第１処理段階と、
前記スタックの上に、無機材料からなる層を堆積する工程、前記スタックに載せるマスク（５）を得るように前記無機材料からなる層をエッチングする工程、ゲート領域（ＧＲ）を形成するように、前記マスク（５）を使って前記スタックをエッチングする工程、およびこのゲート領域（ＧＲ）の上に、ゲルマニウムを酸化しない材料から形成される層（７）を堆積して、前記ゲート領域（ＧＲ）をカプセル化する工程を含む前記トランジスタのゲート領域（ＧＲ）を形成する段階と、
さらに、この層（７）が堆積された前記ゲート領域（ＧＲ）の側壁の上に、前記ゲルマニウムを酸化しない材料から形成される、隔離するスペーサ領域（８）を形成する工程を含む第２処理段階とを有し、
前記スタックをエッチングする工程は、Ｃｌ2 とＮ2 および／またはＮＨ3 とからなるガス混合物の高密度プラズマによって実施される、前記ゲート酸化物層（１）に達する前の３０〜４０ｎｍで停止される異方性メインエッチング工程と、該メインエッチング工程後、Ｃｌ2 とＮ2 および／またはＮＨ3 と、Ｏ2 とからなるガス混合物の高密度プラズマによって実施される、プラズマエネルギが前記メインエッチング工程よりも低いオーバーエッチング工程とを含むことを特徴とするシリコン−ゲルマニウムゲートを持つトランジスタを得るための方法。 - 前記シリコン層（２）は、５００〜５８０℃の範囲の温度で堆積され、Ｓｉ1-x Ｇｅx から形成される前記第１連続層（３）は、４００〜５００℃の範囲の温度で堆積されることを特徴とする請求項１に記載の方法。
- 前記シリコン層（２）は、２ｎｍ以下の厚みを持つことを特徴とする請求項１または２に記載の方法。
- 前記シリコン層（２）を堆積するためのガス混合物は、シランおよび水素の混合物であり、Ｓｉ1-x Ｇｅx から形成される前記第１連続層（３）を堆積するためのガス混合物は、シラン、ゲルマンおよび水素の混合物であることを特徴とする請求項１〜３のいずれかに記載の方法。
- 前記第１処理段階は、前記スタックをドーピングする工程を含むことを特徴とする請求項１〜４のいずれかに記載の方法。
- 前記スタックをドーピングする工程は、ドープされていないＳｉ1-x Ｇｅx の下層（sublayer）が堆積された後に、Ｓｉ1-x Ｇｅx から形成される前記第１連続層（３）を堆積するために使用されるガス混合物中にドーパントを導入する工程を含むことを特徴とする請求項５に記載の方法。
- 前記トランジスタのゲート領域（ＧＲ）を形成する工程において、前記無機材料からなる層をエッチングする工程は、Ｃｌ2 とＮ2 および／またはＮＨ3 とからなるガス混合物の高密度プラズマによって実施されることを特徴とする請求項１〜６のいずれかに記載の方法。
- 前記層（７）は、前記マスク（５）が少なくとも部分的に載っている前記ゲート領域（ＧＲ）の上に堆積されることを特徴とする請求項１〜７のいずれかに記載の方法。
- 前記マスク（５）は、ＳｉＯ2 層またはＳｉＯ2 層とＳｉＯＮ層との二層であることを特徴とする請求項１〜８のいずれかに記載の方法。
- 前記層（７）は、ガスプラズマを用いるＣＶＤタイプの堆積によって形成されたＳｉＯ2 層またはＳｉＯＮ層であることを特徴とする請求項１〜９のいずれかに記載の方法。
- 前記層（７）の厚みは、５〜１０ｎｍの範囲であることを特徴とする請求項１０に記載の方法。
- 前記スペーサ領域（８）は、低温ガスプラズマによって堆積されたＳｉＯ2またはＳｉ3 Ｎ4 から形成されることを特徴とする請求項１〜１１のいずれかに記載の方法。
- 前記ｘは、０．５〜１の範囲であることを特徴とする請求項１〜１２のいずれかに記載の方法。
- Ｓｉ1-x Ｇｅx から形成される前記第１連続層（３）の厚みは、５０〜２００ｎｍの範囲であり、前記第２シリコン層（４）の厚みは、５０〜２００ｎｍの範囲であることを特徴とする請求項１〜１３のいずれかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9707938A FR2765394B1 (fr) | 1997-06-25 | 1997-06-25 | Procede d'obtention d'un transistor a grille en silicium-germanium |
| FR9707938 | 1997-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187708A JPH1187708A (ja) | 1999-03-30 |
| JP4601734B2 true JP4601734B2 (ja) | 2010-12-22 |
Family
ID=9508412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17874998A Expired - Lifetime JP4601734B2 (ja) | 1997-06-25 | 1998-06-25 | シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5998289A (ja) |
| EP (1) | EP0887843B1 (ja) |
| JP (1) | JP4601734B2 (ja) |
| DE (1) | DE69841896D1 (ja) |
| FR (1) | FR2765394B1 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2765393B1 (fr) * | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
| US6180499B1 (en) * | 1998-09-29 | 2001-01-30 | Advanced Micro Devices, Inc. | Method for forming polysilicon-germanium gate in CMOS transistor and device made thereby |
| JP3616514B2 (ja) * | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
| KR100881472B1 (ko) | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| US6197673B1 (en) * | 1999-06-08 | 2001-03-06 | United Semiconductor Corp. | Method of fabricating passivation of gate electrode |
| US6787805B1 (en) | 1999-06-23 | 2004-09-07 | Seiko Epson Corporation | Semiconductor device and manufacturing method |
| US6441464B1 (en) * | 1999-09-22 | 2002-08-27 | International Business Machines Corporation | Gate oxide stabilization by means of germanium components in gate conductor |
| KR100336572B1 (ko) * | 1999-11-04 | 2002-05-16 | 박종섭 | 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법 |
| US6373112B1 (en) * | 1999-12-02 | 2002-04-16 | Intel Corporation | Polysilicon-germanium MOSFET gate electrodes |
| WO2001041544A2 (en) * | 1999-12-11 | 2001-06-14 | Asm America, Inc. | Deposition of gate stacks including silicon germanium layers |
| DE60045666D1 (de) | 2000-01-07 | 2011-04-07 | Sharp Kk | Halbleiteranordnung und informationsverarbeitungsanordnung |
| KR100587053B1 (ko) * | 2000-06-30 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6399469B1 (en) * | 2000-07-10 | 2002-06-04 | Advanced Micro Devices, Inc. | Fabrication of a notched gate structure for a field effect transistor using a single patterning and etch process |
| US6423632B1 (en) | 2000-07-21 | 2002-07-23 | Motorola, Inc. | Semiconductor device and a process for forming the same |
| US6891235B1 (en) | 2000-11-15 | 2005-05-10 | International Business Machines Corporation | FET with T-shaped gate |
| KR100425934B1 (ko) | 2000-12-29 | 2004-04-03 | 주식회사 하이닉스반도체 | 실리콘-게르마늄막 형성 방법 |
| US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| AU2002306436A1 (en) * | 2001-02-12 | 2002-10-15 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| US6432763B1 (en) * | 2001-03-15 | 2002-08-13 | Advanced Micro Devices, Inc. | Field effect transistor having doped gate with prevention of contamination from the gate during implantation |
| FR2823009B1 (fr) * | 2001-04-02 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor |
| KR20030002759A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| US6952040B2 (en) * | 2001-06-29 | 2005-10-04 | Intel Corporation | Transistor structure and method of fabrication |
| US6566210B2 (en) * | 2001-07-13 | 2003-05-20 | International Business Machines Corporation | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
| US6730588B1 (en) * | 2001-12-20 | 2004-05-04 | Lsi Logic Corporation | Method of forming SiGe gate electrode |
| KR100487525B1 (ko) * | 2002-04-25 | 2005-05-03 | 삼성전자주식회사 | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| AU2003284272A1 (en) * | 2002-10-18 | 2004-05-04 | Applied Materials, Inc. | A film stack having a silicon germanium layer and a thin amorphous seed layer |
| US6686637B1 (en) | 2002-11-21 | 2004-02-03 | International Business Machines Corporation | Gate structure with independently tailored vertical doping profile |
| US6838695B2 (en) * | 2002-11-25 | 2005-01-04 | International Business Machines Corporation | CMOS device structure with improved PFET gate electrode |
| US7229919B2 (en) * | 2003-01-08 | 2007-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a random grained polysilicon layer and a method for its manufacture |
| US6780741B2 (en) | 2003-01-08 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a novel gate electrode structure comprised of a silicon-germanium layer located between random grained polysilicon layers |
| US6905976B2 (en) * | 2003-05-06 | 2005-06-14 | International Business Machines Corporation | Structure and method of forming a notched gate field effect transistor |
| JP3742906B2 (ja) * | 2003-05-08 | 2006-02-08 | シャープ株式会社 | 半導体装置の製造方法 |
| US7199011B2 (en) * | 2003-07-16 | 2007-04-03 | Texas Instruments Incorporated | Method to reduce transistor gate to source/drain overlap capacitance by incorporation of carbon |
| JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| US20050199872A1 (en) * | 2004-03-10 | 2005-09-15 | Tokyo Electron Limited Of Tbs Broadcast Center | Silicon-germanium thin layer semiconductor structure with variable silicon-germanium composition and method of fabrication |
| US7682985B2 (en) * | 2004-03-17 | 2010-03-23 | Lam Research Corporation | Dual doped polysilicon and silicon germanium etch |
| US7135391B2 (en) * | 2004-05-21 | 2006-11-14 | International Business Machines Corporation | Polycrystalline SiGe junctions for advanced devices |
| KR101279914B1 (ko) * | 2004-06-25 | 2013-07-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 밀봉 필름의 차수 성능 개선 방법 및 장치 |
| US7157341B2 (en) | 2004-10-01 | 2007-01-02 | International Business Machines Corporation | Gate stacks |
| US20070155138A1 (en) * | 2005-05-24 | 2007-07-05 | Pierre Tomasini | Apparatus and method for depositing silicon germanium films |
| JP2007019400A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置およびその製造方法 |
| CN102692682B (zh) * | 2012-06-12 | 2013-07-17 | 中国科学院上海微系统与信息技术研究所 | 一种光栅耦合器及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019882A (en) * | 1989-05-15 | 1991-05-28 | International Business Machines Corporation | Germanium channel silicon MOSFET |
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5354700A (en) * | 1993-07-26 | 1994-10-11 | United Microelectronics Corporation | Method of manufacturing super channel TFT structure |
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| JPH07202178A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5985703A (en) * | 1994-10-24 | 1999-11-16 | Banerjee; Sanjay | Method of making thin film transistors |
| JPH08186256A (ja) * | 1994-12-29 | 1996-07-16 | Sony Corp | Ｌｄｄ構造のトランジスタの製造方法及びトランジスタ |
-
1997
- 1997-06-25 FR FR9707938A patent/FR2765394B1/fr not_active Expired - Lifetime
-
1998
- 1998-06-12 DE DE69841896T patent/DE69841896D1/de not_active Expired - Lifetime
- 1998-06-12 EP EP98401432A patent/EP0887843B1/fr not_active Expired - Lifetime
- 1998-06-23 US US09/102,849 patent/US5998289A/en not_active Expired - Lifetime
- 1998-06-25 JP JP17874998A patent/JP4601734B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187708A (ja) | 1999-03-30 |
| DE69841896D1 (de) | 2010-10-28 |
| FR2765394A1 (fr) | 1998-12-31 |
| EP0887843B1 (fr) | 2010-09-15 |
| EP0887843A1 (fr) | 1998-12-30 |
| FR2765394B1 (fr) | 1999-09-24 |
| US5998289A (en) | 1999-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601734B2 (ja) | シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 | |
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| US7479432B2 (en) | CMOS transistor junction regions formed by a CVD etching and deposition sequence | |
| KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US5707889A (en) | Process for forming field isolation | |
| US7611973B2 (en) | Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same | |
| US6900092B2 (en) | Surface engineering to prevent epi growth on gate poly during selective epi processing | |
| US7713834B2 (en) | Method of forming isolation regions for integrated circuits | |
| US7700448B2 (en) | Manufacturing method of semiconductor device | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| US6562713B1 (en) | Method of protecting semiconductor areas while exposing a gate | |
| US7514337B2 (en) | Semiconductor device using EPI-layer and method of forming the same | |
| US20090275183A1 (en) | Method of manufacturing semiconductor device | |
| JP2002198526A (ja) | 半導体装置の製造方法 | |
| US6833329B1 (en) | Methods of forming oxide regions over semiconductor substrates | |
| US20120295417A1 (en) | Selective epitaxial growth by incubation time engineering | |
| TW200403763A (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| JP2011108692A (ja) | Ｃｍｏｓデバイス用シリコンウェハの製造方法 | |
| US7648886B2 (en) | Shallow trench isolation process | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| US6893980B1 (en) | Semiconductor device and manufacturing method therefor | |
| US20080150028A1 (en) | Zero interface polysilicon to polysilicon gate for semiconductor device | |
| EP1936670A2 (en) | Method to improve the Selective Epitaxial Growth (SEG) Process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090121 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090220 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |