JP4639212B2 - 裏面照射型撮像素子の製造方法 - Google Patents

Description

本発明は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法に関する。

一般的な固体撮像素子の撮像部は、フォトダイオードを含む微細な光電変換セルを一次元または二次元に多数配列することにより構成されている。限られた大きさのデバイスの中により多くの光電変換セルを配列することでより高精細な画像の撮影が可能になる。従って、それぞれの光電変換セルを更に微細化する必要がある。光電変換セルの微細化限界については、検出対象の光の波長によって定まり、一般的な可視光イメージセンサの場合には、可視光領域の波長（４００〜７００ｎｍ）によって定まる。

また、一般的な（表面照射型の）イメージセンサの場合には、電極等が配置される配線層の下側に各セルの光電変換部が形成されており、各光電変換部に入射する光に対して配線層の配線部分が光の透過を妨げる。そのため、様々な工夫をしているのであるが、例えば各セルの面積が２×２［μｍ］程度の場合に受光部の実効的な開口面積は１×１［μｍ］以下になる場合が多い。従って、セルの微細化に伴って原理的に急激な感度低下が生じることが知られている。

そこで考え出されたのが裏面照射型撮像素子である。すなわち、電極などの配線層が形成されている半導体基板の表面側とは反対の裏面側に受光部を設け、裏面側から入射した光に応じて各セルの光電変換部で信号電荷を生成する。これにより、各セルの受光部の開口面積が配線層の影響を受けなくなるので、光電変換セルを微細化した場合でも比較的大きな開口面積が得られ、感度低下を防止できる。

実際の裏面照射型撮像素子においては、半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側（配線層に近い側）に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、ＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行うように構成される。なお、この裏面照射型撮像素子に対し、以下の説明では現在普及している一般的な撮像素子のことを表面照射型撮像素子という。

この裏面照射型撮像素子においても、表面照射型撮像素子と同様に、光電変換素子に蓄積された撮像に不要な不要電荷を排出するためのオーバーフロードレイン機構を設ける必要がある。表面照射型撮像素子に適用されているオーバーフロードレイン機構には、縦型オーバーフロードレイン機構と横型オーバーフロードレイン機構がある。横型オーバーフロードレイン機構は、各光電変換素子に隣接して各光電変換素子に並行にドレイン領域が設けられるため、この機構では、微細化が進んだ場合に、各光電変換素子の大きさを十分に大きくすることができず、感度を向上させることが難しい。一方、縦型オーバーフロードレイン機構は、各光電変換素子の下方に、ドレイン領域を設ける構成であるため、微細化が進んだ場合でも、各光電変換素子の大きさを確保することができ、感度向上を図ることが可能となる。

ところで、半導体デバイスにおいては、製造プロセス中に重金属による汚染を起因として欠陥が生じ、これによりデバイス特性の劣化や信頼性の低下が発生する。このような金属汚染の影響を低減するのがゲッタリング技術である。イメージセンサに関しては、暗電流によって生じるノイズに対して非常に敏感であるため暗電流を減らす必要があるが、重金属による汚染によって暗電流が増大する傾向がある。従って、イメージセンサを製造する際には十分なゲッタリング特性が要求される。

表面照射型撮像素子を製造する場合には、従来より、厚いエピタキシャルウェハを使用したり、リンゲッタリング、ポリバックシール等を用いたウェハを使用することにより、半導体基板の裏面側に十分なゲッタリング特性を与えるような製造方法を採用している。

特許文献１には、裏面照射型撮像素子において縦型オーバーフロードレイン機構を採用した構成が開示されている。
特開２００１−２５７３３７号公報

裏面照射型撮像素子を製造する場合には、一般に半導体ウェハとしてＳＯＩ（シリコン・オン・インシュレータ）基板を用いる。この場合、半導体基板を構成するＳＯＩ層とＢＯＸ層との界面であるＳｉ／ＳｉＯ₂界面が強力なゲッタリングサイトとして機能するので、汚染された重金属等を捕獲することが可能である。しかしながら、表面照射型撮像素子の場合は基板の裏面が厚い（通常は６００μｍ程度）のに対し、裏面照射型撮像素子の場合には半導体基板を構成するＳＯＩ層とＢＯＸ層との界面自体がデバイス動作領域（空乏領域）に近いため、このゲッタリングサイトが暗電流源、すなわちノイズ源になる可能性が高い。

本発明は、上記事情に鑑みてなされたものであり、ゲッタリング能力を安定させかつ暗電流の増大を防ぐことが可能な裏面照射型撮像素子の製造方法を提供することを目的とする。

本発明に係る上記目的は、下記構成により達成される。
（１） 半導体基板の電極が形成される表面側に対し反対の裏面側から入射する光を受光し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子を製造するための裏面照射型撮像素子の製造方法であって、
第１半導体支持基板と該第１半導体支持基板上に絶縁層を介して形成された導電型半導体層とから成るＳＯＩ基板に対して、前記導電型半導体層内に受光部を含む光電変換領域および該光電変換領域で生成された信号電荷を転送するための転送部を形成する第１ステップと、
前記ＳＯＩ基板の前記第１半導体支持基板とは反対側の面を第２半導体支持基板に固定する第２ステップと、
前記ＳＯＩ基板から前記第１半導体支持基板及び前記絶縁層を除去する第３ステップと、
前記導電型半導体層の表面にゲッタリング領域を露出させ、３００〜５００℃の環境で低温アニール処理を行うことにより低温酸化膜を形成する第４ステップと、
前記第４ステップの後、前記ＳＯＩ基板の露出面に形成された低温酸化膜を前記ゲッタリング領域と共に除去する第５ステップと、
前記ＳＯＩ基板上に、ＣＶＤ処理により薄膜を堆積させて光入射側面とする第７ステップと、
を少なくとも含む裏面照射型撮像素子の製造方法。

この裏面照射型撮像素子の製造方法によれば、第１ステップに関するプロセスの結果、ＳＯＩ基板の裏面側には遷移金属を主体とする重金属による汚染が発生する。この汚染された裏面が、第３ステップで第１半導体支持基板及び絶縁層を除去することにより、汚染された裏面がデバイスの表面に露出する。この露出する面は、半導体基板を構成するＳＯＩ層とＢＯＸ層との界面（Ｓｉ／ＳｉＯ₂界面）であるためゲッタリングサイト（ゲッタリング領域）として機能し、重金属等を取り込んでいる。このゲッタリング領域はデバイス動作領域（空乏領域）に近いため、暗電流源（ノイズ源）になる可能性が高い。そこで、第４ステップでゲッタリング領域を露出させ、低温酸化膜を形成する。その結果、ゲッタリング領域はこの低温酸化膜によって絶縁されるので、デバイス動作領域に対する暗電流源になることを防止できる。これにより、ゲッタリング能力を安定させかつ暗電流の増大を防ぐことが可能な裏面照射型撮像素子を、従前の製造プロセスを大きく変更することなく、簡単かつ確実に得ることができる。
また、この裏面照射型撮像素子の製造方法によれば、３００〜５００℃の低温アニール処理で低温酸化膜を形成することにより、第４ステップを実施する前にデバイスに形成されるメタル配線層に悪影響が及ぶことが回避される。
また、この裏面照射型撮像素子の製造方法によれば、必要最小限の工数としてプロセスの簡略化が図られる。

（２） （１）記載の裏面照射型撮像素子の製造方法であって、
前記第５ステップの後、前記ＳＯＩ基板の露出面に対して再度の酸化処理を行う第６ステップと、を含み
前記第７ステップが、前記ＳＯＩ基板上の前記酸化処理された面に対して、ＣＶＤ処理により薄膜を堆積させる裏面照射型撮像素子の製造方法。

この裏面照射型撮像素子の製造方法によれば、第６ステップでゲッタリング領域が除去されるので、重金属等による汚染層が完全に取り除かれ、暗電流の発生をより確実に抑制できる。また、第４ステップの低温酸化処理だけで必要な膜厚の酸化膜を形成する場合には非常に長い時間を要するので、実用的な短時間で必要な膜厚を得るために、第５ステップでＣＶＤ（Chemical Vapor Deposition）処理により薄膜を堆積させ所定の膜厚を短時間で得ることができる。

（３） （１）又は（２）記載の裏面照射型撮像素子の製造方法であって、
前記第４ステップが、酸素ラジカルまたは高濃度オゾンを用いて前記導電型半導体層を酸化させることを特徴とする裏面照射型撮像素子の製造方法。

この裏面照射型撮像素子の製造方法によれば、非常に活性の高い酸素ラジカルまたは高濃度オゾンを用いて犠牲酸化するので、比較的低温の環境下においても、高品質の酸化膜をデバイス上に形成できる。

本発明によれば、ゲッタリング能力を安定させかつ暗電流の増大を防ぐことが可能な裏面照射型撮像素子の製造方法を提供でき、もって、高品位な撮像が行える撮像装置を提供できる。

（第１の実施の形態）
以下、本発明の第１の実施の形態について図１〜図６を参照して説明する。
図１は、本発明の実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図である。
図１に示す裏面照射型撮像素子１００は、ｐ型のシリコン層（以下、ｐ層という）１とｐ層１よりも不純物濃度の高いｐ⁺⁺型のシリコン層（以下、ｐ⁺⁺層という）２とからなるｐ型の半導体基板（以下、ｐ基板という）３０を備える。裏面照射型撮像素子１００は、図中下方から上方に向かって光を入射させて撮像を行うものである。本明細書では、ｐ基板３０の光入射方向に対して垂直な２つの面のうち、光入射側の面を裏面といい、その反対面を表面という。また、裏面照射型撮像素子１００を構成する各構成要素を基準にしたときに、入射光が進む方向を、その構成要素の上方と定義し、入射光が進む方向の反対方向を、その構成要素の下方と定義する。また、ｐ基板３０の裏面及び表面に直交する方向を垂直方向、ｐ基板３０の裏面及び表面に平行な方向を水平方向と定義する。

ｐ層１内のｐ基板３０表面近傍の水平方向に延びる同一面上には、入射光に応じてｐ基板３０内で発生した電荷を蓄積するためのｎ型の不純物拡散層（以下、ｎ層という）４が複数配列されている。ｎ層４は、ｐ基板３０の表面側に形成されたｎ層４ａと、ｎ層４ａの下に形成されたｎ層４ａよりも不純物濃度の低いｎ−層４ｂとの２層構造となっているが、これに限らない。ｎ層４で発生した電荷と、このｎ層４に入射する光の経路上でｐ基板３０内に発生した電荷とが、ｎ層４に蓄積される。

各ｎ層４上にはｐ基板３０表面に発生する暗電荷が各ｎ層４に蓄積されるのを防ぐための高濃度のｐ型の不純物拡散層（以下、ｐ^＋層という）５が形成されている。各ｐ^＋層５内部には、ｐ基板３０の表面からその内側に向かってｎ層４よりも高濃度のｎ型の不純物拡散層（以下、ｎ^＋層という）６が形成されている。ｎ^＋層６は、ｎ層４に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能し、ｐ^＋層５が、このオーバーフロードレインのオーバーフローバリアとしても機能する。図示したように、ｎ^＋層６は、ｐ基板３０の表面に露出する露出面を有している。

ｐ^＋層５及びｎ層４の右隣には、少し離間してｎ層４よりも高濃度のｎ型不純物拡散層からなる電荷転送チャネル１２が形成され、電荷転送チャネル１２の周囲にはｐ^＋層５よりも濃度の低いｐ層１１が形成されている。

ｐ^＋層５及びｎ層４と電荷転送チャネル１２との間のｐ層１１及びｐ層１には、ｎ層４に蓄積された電荷を電荷転送チャネル１２に読み出すための電荷読み出し領域（図示せず）が形成されている。電荷転送チャネル１２と電荷読み出し領域の上方には、シリコン酸化膜やＯＮＯ膜等からなるゲート絶縁膜２０を介して、電荷転送チャネル１２に電圧を供給して電荷転送動作を制御するための電荷転送電極と、電荷読み出し領域に読み出し電圧を供給して電荷読み出し動作を制御するための電荷読み出し電極とを兼ねたポリシリコン等からなる電極１３が形成されている。電極１３の周囲には酸化シリコン等の絶縁膜１４が形成されている。電荷転送チャネル１２とその上方の電極１３とにより、ＣＣＤが構成される。

隣接するｎ層４同士の間には、ｐ層１１の下にｐ型不純物拡散層からなる素子分離層１５が形成されている。素子分離層１５は、ｎ層４に蓄積されるべき電荷が、その隣のｎ層４に漏れてしまうのを防ぐためのものである。

ｐ基板３０の表面上にはゲート絶縁膜２０が形成されており、ゲート絶縁膜２０上には酸化シリコン等の絶縁層９が形成されており、この絶縁層９内に電極１３及び絶縁膜１４が埋設されている。また、絶縁層９内には、ｎ^＋層６の露出面上に、平面視において、その露出面と同じかそれよりも小さい面積のコンタクトホールが形成され、このコンタクトホール内に電極７が形成されている。

電極７は、導電性材料であればよく、特に、Ｗ（タングステン）、Ｔｉ（チタン）、またはＭｏ（モリブデン）等の金属材料、或いは、これらとのシリサイド等で構成されることが好ましい。電極７とｎ^＋層６との間には、電極７を構成する導電性材料の拡散を防止するための拡散防止層を設けることが好ましい。拡散防止層の構成材料としては、例えばＴｉＮ（窒化チタン）を用いる。拡散防止層を設けることにより、ｎ^＋層６とｐ^＋層５のＰＮ接合が均一になり、画素間の飽和バラつきを低減することができる。

絶縁層９上には電極８が形成され、電極８は電極７と接続される。電極８上には保護層１０が形成されている。電極８は、導電性材料であれば良い。電極８には端子が接続され、この端子に、所定の電圧を印加できるようになっている。
ｎ^＋層６に移動した電荷は、ｎ^＋層６の露出面に接続された電極７とこれに接続された電極８に移動するため、これにより、ｎ^＋層６をオーバーフロードレインとして機能させることができる。

ｐ基板３０の裏面から内側には、ｐ基板３０の裏面で発生する暗電荷がｎ層４に移動するのを防ぐために、ｐ⁺⁺層２が形成されている。ｐ⁺⁺層２には端子が接続され、この端子に所定の電圧が印加できるようになっている。ｐ⁺⁺層２の濃度は、例えば１×１０¹⁷／ｃｍ^３〜１×１０²⁰／ｃｍ^３である。

ｐ⁺⁺層２の下には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層３が形成されている。絶縁層３の下には、絶縁層３とｐ基板３０との屈折率差に起因するｐ基板３０の裏面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層１６が形成されている。高屈折率透明層１６としては、プラズマＣＶＤや光ＣＶＤ等の４００℃以下の低温形成が可能なアモルファス窒化シリコン等のｎ＝１．４６を超える屈折率の層とすることが好ましい。

高屈折率透明層１６の下には、複数のカラーフィルタ１８を水平方向に配列してなるカラーフィルタ層が形成されている。複数のカラーフィルタ１８は、それぞれ異なる波長域の光を透過する複数種類のカラーフィルタに分類される。例えば、カラーフィルタ層は、赤色の波長域の光を透過するＲカラーフィルタと、緑色の波長域の光を透過するＧカラーフィルタと、青色の波長域の光を透過するＢカラーフィルタとを配列した構成となっている。カラーフィルタ１８は、複数のｎ層４の各々の下方に形成されており、各ｎ層４に１つのカラーフィルタ１８が対応して設けられている。また、各ｎ層４には、１つのｎ^＋層６が対応するため、カラーフィルタ１８は、複数のｎ^＋層６のいずれかに対応していると言うことができる。

隣接するカラーフィルタ１８同士の間には、混色を防止するための遮光部材１７が形成されている。この遮光部材１７は、光を透過させない機能を持つものであれば良く、Ｗ、Ｍｏ、及びＡｌ（アルミニウム）等の可視光透過率の低い金属やブラックフィルタを用いることができる。

遮光部材１７は、その断面形状が、ｐ基板３０の裏面に向かって広がるテーパー状（頂点が光入射側に向いた三角形や、上底が下底よりも長くなった台形）となっていることが好ましい。このようにすることで、遮光部材１７に垂直入射した光を、テーパー面で反射させてｐ基板３０内に導くことができ、光利用効率を上げることができる。

各カラーフィルタ１８の下には、マイクロレンズ１９が形成されている。マイクロレンズ１９は、屈折した光が、その上方のカラーフィルタ１８とそのカラーフィルタ１８に隣接するカラーフィルタ１８との間にある遮光部材１７を避ける光路となるように、その形状が決定されている。また、マイクロレンズ１９の焦点は、ｎ層４の中心に来るように設計されている。

ｎ層４上面からｐ基板３０の裏面までの領域のうち、平面視において素子分離層１５で区画された領域が、撮像に寄与する光電変換を行う領域のため、以下では光電変換領域という。１つの光電変換領域で発生する電荷に応じた信号が、画像データの１画素データのもととなることから、本明細書では、この光電変換領域のことを画素ともいう。つまり、裏面照射型撮像素子１００は、複数の画素と、複数の画素の各々で発生した電荷に応じた信号を読み出すＣＣＤ型またはＣＭＯＳ型の信号読出し部とを備える構成となる。

シリコン基板では、波長毎の光吸収係数の違いにより、可視域の光をもれなく吸収するためには、実験上、その厚みが約９μｍ以上必要であることが分かっている。このため、裏面照射型撮像素子１００においても、ｐ基板３０の垂直方向の長さを９μｍ以上としておくことが好ましい。このようにすることで、可視光をもれなく吸収することができ、感度を向上させることができる。

ｐ基板３０の垂直方向の長さを９μｍ以上にした場合には、次のような利点がある。
・電荷転送チャネル１２には光がほとんど到達しなくなるため、ｐ基板３０内に、電荷転送チャネル１２を遮光するための遮光層を設けることなく、また、裏面照射型撮像素子をフレームインターライン型にすることなく、インターライン型でも十分スミアの低い撮像素子を実現することができる。
・量子効率が高まり、感度が向上する。
・長波長の感度が高くなる。
・近赤外の感度が飛躍的に高くなる。

ただし、ｐ基板３０の垂直方向の長さを９μｍ以上とすると、電荷分離層１５等の影響により、低い空乏化電圧（現状の撮像素子で用いられる３Ｖ程度）では、各光電変換領域に空乏層を形成することが難しくなる。そこで、各光電変換領域に空乏層を形成でき、且つ、この空乏層で発生した電荷をｎ層４に移動させることのできるような電位勾配を持たせるように、ｐ基板３０の濃度を最適に設計しておく必要がある。

本出願人は、シミュレーションの結果、ｐ基板３０を次の（１）〜（３）の構成とすることで、上記条件を満たせることを見出した。
（１）ｎ層４とｐ⁺⁺層２との間の中間層に、１×１０¹⁴／ｃｍ^３以下のｎ層またはｐ層、或いはｉ層を少なくとも含む構成
（２）上記中間層に、２×１０¹⁴／ｃｍ^３以下のｎ層と、２×１０¹⁴／ｃｍ^３以下のｐ層とを含む構成
（３）（２）のｎ層とｐ層の間に、１×１０¹⁴／ｃｍ^３以下のｎ層、１×１０¹⁴／ｃｍ^３以下のｐ層、及びｉ層のうちの少なくとも１つを含む構成

このように構成された裏面照射型撮像素子１００では、１つのマイクロレンズ１９に入射した光が、そのマイクロレンズ１９上方のカラーフィルタ１８に入射し、ここを透過した光が、このカラーフィルタ１８に対応するｎ層４へと入射される。このとき、ｐ基板３０のうち入射光の経路となる部分でも電荷が発生するが、この電荷は、光電変換領域に形成されたポテンシャルスロープを介してｎ層４へと移動し、ここで蓄積される。ｎ層４に入射してここで発生した電荷も、ここに蓄積される。ｎ層４に蓄積された電荷は、電荷転送チャネル１２に読み出されて転送され、出力アンプによって信号に変換されて外部に出力される。

図２は、図１に示すＢ−Ｂ線の電位プロファイルを示す図である。
図２に示すように、ｎ^＋層６と光電変換領域においてそれぞれ電位井戸が形成され、ｐ^＋層５がこれらの電位井戸同士の間のバリアとして機能していることが分かる。光電変換領域に形成される電位井戸の飽和容量を超えた電荷は、ｎ^＋層６に形成される電位井戸に流れ込み、流れ込んだ電荷は電極７に移動することで、外部に排出される。このため、ｎ^＋層６に接続される電極７に印加する電圧を変化させてｐ^＋層５のバリアの高さを調整することで、ｎ層４の飽和容量の制御が可能となる。例えば、信号を加算して読み出す動画撮影モード時においては、ｎ層４の飽和容量を減少させる制御を行うことで、電荷転送チャネル１２でのオーバーフローを防ぐことができる。

また、図２の破線で示すように、ｐ^＋層５に形成されるバリアを消失させられる程度のレベルの電圧をｎ^＋層６に接続される電極７に印加することで、光電変換領域に形成された電位井戸内の電荷をリセットすることができため、このことを利用して電子シャッタを実現することができる。

なお、ｎ^＋層６に接続する電極７を、そのｎ^＋層６に対応するカラーフィルタ１８の種類毎に共通に接続し、カラーフィルタ１８の種類毎に共通化された電極７のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、各種類のカラーフィルタに対応する光電変換領域毎に、独立に電子シャッタをかけられるようにすることが可能である。つまり、各光電変換領域における電荷蓄積時間を、そこに入射する光の色毎に変えることができ、電荷蓄積時間の制御でカラーバランスを揃えた出力を得ることが可能となる。

また、複数のｎ^＋層６を、動画撮影モード等の間引き読み出しを行う撮影モードにおいて電荷を読み出すｎ層４に対応するｎ^＋層６からなる第一のグループと、該撮影モードにおいて電荷を読み出さないｎ層４に対応するｎ^＋層６からなる第二のグループとに分類しておき、同一グループに属するｎ^＋層６毎に、電極７を共通に接続しておき、共通化された電極７のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、グループ毎に印加電圧を変えることで、ハイライト光に対する画素間ブルーミング抑制効果を高めることが可能となる。

なお、これらの電極７及び電極８への電圧印加は、裏面照射型撮像素子１００を備えるデジタルカメラ等の撮像装置において、裏面照射型撮像素子１００を駆動するドライバが行えば良い。

裏面照射型撮像素子１００はインターライン型であるため、露光期間中に、電荷転送チャネル１２にも光が入射する可能性があり、これがスミアの原因となる。以下では、上述したように、ｐ基板３０の垂直方向の長さを９μｍ以上とすれば、スミアを低く抑えられることを、シミュレーション結果に基づいて証明する。

図３は、図１に示す裏面照射型撮像素子１００を一部簡略化した図であり、図１と同一要素には同一符号を付してある。
図３において、符号ａは電荷転送チャネル１２の空乏層の垂直方向の長さを示し、符号ｂは、電荷転送チャネル１２の空乏層の水平方向の長さを示し、符号ｃは、ｐ基板３０の垂直方向の長さを示し、符号ｄは、ｎ層４の配列ピッチを示している。図３に示すモデルでは、絶縁層９の変わりに、光を吸収する光吸収層２１を設けたものとしている。

ここで、ａ＝０．４μｍ、ｂ＝０．５μｍ、ｃ＝５μｍ、ｄ＝２μｍとし、電荷転送チャネル１２のうち、そこに形成される空乏層以外で発生した電子は、全てその電荷転送チャネル１２に対応するｎ層４に流れ込んで信号になるとし、電荷転送チャネル１２の空乏層で発生した電子は、全てスミア信号になると仮定した。ｎ層４の配列は正方配列とし、信号読み出し方式はインターライン方式とした。また、ｐ基板３０を通過した光は全て光吸収層２１に吸収されるものとした。

厚さｘ（ｃｍ）のシリコンの光吸収率Ｙは、Ｙ＝｛１−Ｅｘｐ（−α×ｘ）｝（ここで、αはシリコンの光吸収係数）であるので、図３に示す裏面照射型撮像素子のｐ基板３０の裏面側下方にＩＲカットフィルタを配置し、ＩＲカットフィルタに３３００Ｋ光源から光を照射した場合の各画素の透過分光から、各波長毎（４００〜７００ｎｍ、１０ｎｍ間隔）に信号とスミア信号を計算して平均値を計算し、ｐ基板３０の垂直方向の１／１０の領域で注入が起こる条件で信号に対するスミア信号の比を求めると、０．０３２％（ｎ層４をハニカム配列とした場合は０．０５６％）となった（図４参照）。

また、ｃ＝８μｍ＝０．０００８ｃｍとすると、スミア信号の比は、０．００７５％（ｎ層４をハニカム配列とした場合は０．０１３％）となり、ｃ＝１０μｍ＝０．００１ｃｍとすると、スミア信号の比は、０．００３２％（ｎ層４をハニカム配列とした場合は０．００５６％）となった（図４参照）。

ここで、ハニカム配列とは、行方向に配列された多数のｎ層４からなる行を、行方向に直交する列方向に多数並べた配列であって、偶数行と奇数行とを、行方向に１／２ピッチずらした配列であり、正方配列と比較した場合、電荷転送チャネルの面積は１．７５倍に増えるので、正方配列の結果を１．７５倍したものを、ハニカム配列の見積もり値とした。

図４に示すシミュレーション結果から、インターライン型の裏面照射型撮像素子１００は、ｐ基板３０の垂直方向の長さを５μｍ以上とすれば、同一感度を得るためのインターライン型の表面照射型撮像素子よりもスミアを抑制できることが分かった。また、ｐ基板３０の垂直方向の長さを８μｍ以上とすれば、よりスミアを抑制でき、１０μｍ以上とすれば更にスミアを抑制できることが分かった。

以上のように、裏面照射型撮像素子１００によれば、入射光がほぼ到達しないｐ基板３０の表面側にオーバーフロードレインを設けているため、ｐ基板３０の裏面側にオーバーフロードレインを設ける従来構造に比べて、青感度を向上させることができる。

また、このオーバーフロードレインに印加する電圧を制御することで、各光電変換領域の飽和容量や電荷蓄積時間を一律にまたは独立に制御することができ、様々なパターンの駆動を容易に実現することができる。

また、裏面照射型撮像素子１００によれば、電子シャッタを実現する際にｎ^＋層６に印加する電圧振幅を、ｐ基板３０の裏面側にオーバーフロードレインを設ける従来構造に比べて大幅に下げることができる（２３Ｖ→８Ｖ）。逆に、電圧振幅が従来と同じであれば、各光電変換領域の飽和容量を大幅に増やすことが可能となる。

なお、図１において、ｐ⁺⁺層２を省略し、その代わりに、絶縁層３の下に入射光に対して透明なＩＴＯ等の透明電極を設け、この透明電極に電圧が印加できるように構成し、この透明電極に負電圧を印加しておけば、ｐ基板３０の裏面で発生する暗電流を抑制することができる。

また、以上の説明では、上述したように、ｐ基板３０の垂直方向の長さが８μｍ以上であれば、スミアは十分に抑制されるため、裏面照射型撮像素子１００をインターライン型としたが、光電変換領域の深さが８μｍ以上であっても、スミアは多少なりとも発生してしまう。このため、裏面照射型撮像素子１００をフレームインターライン型とすれば、更なるスミア低減が可能となる。

また、以上の説明では、裏面照射型撮像素子１００がＣＣＤ型のものとしたが、これはもちろんＣＭＯＳ型であっても良い。つまり、ｎ層４に蓄積された電荷に応じた信号を、ＣＭＯＳ回路で読み出す構成としても良い。

次に、図１に示した裏面照射型撮像素子１００のｐ基板３０及び絶縁層３からなるＳＯＩ基板の製造方法の一例を説明する。
図５は、裏面照射型撮像素子１００に用いるＳＯＩ基板の製造工程を説明するための図である。図５において、図１と同様の構成には同一符号を付してある。
まず、シリコン等のベース基板２２上に、エピタキシャル成長等によってｐ層１を形成する（図５（ａ））。図５（ａ）においてｐ層１の露出している面が、ｐ基板３０の裏面となる。次に、ｐ層１の上方からイオン注入を行ってｐ⁺⁺層２を形成する（図５（ｂ））。これにより、ｐ基板３０が形成される。

次に、ｐ⁺⁺層２上に、ＣＶＤや熱酸化等によって酸化シリコンからなる絶縁層３を形成する（図５（ｃ））。次に、絶縁層３上に、シリコン等のベース基板２３を結合する（図５（ｄ））。次に、ベース基板２３が下側に、ベース基板２２が上側となるように回転させ、ベース基板２２上方からベース基板２２とｐ層１との界面付近に水素イオンを注入する（図５（ｅ））。このイオン注入によりベース基板２２とｐ層１とが分離されるため、次の工程でベース基板２２を剥離する（図５（ｆ））。

そして、図５（ｆ）の状態から、ｐ基板３０の表面近傍にある要素を形成し、形成後、ベース基板２３を、絶縁層３をストッパとしてエッチングして除去した後、カラーフィルタ１８やマイクロレンズ１９等を形成して、裏面照射型撮像素子１００の製造を完了する。

図５（ｆ）でベース基板２３を除去する方法としては、光励起法によってベース基板２３に複数のスリットを形成し、その後、絶縁層３をストッパとし、ＫＯＨをエッチャントとしたエッチングを行う方法が考えられる。絶縁層３としては酸化シリコンの他に、窒化シリコンも用いることができるため、この場合には、窒化シリコンがストッパとなるようなエッチャントを使用すれば良い。

次に、裏面照射型撮像素子１００のｎ^＋層６と電極７の形成方法を説明する。
裏面照射型撮像素子１００のオーバーフロードレインの特性を不安定にする要因として、ｐ^＋層５とｎ^＋層６との合わせずれ、ｎ^＋層６と電極７との合わせずれ、絶縁層９内に形成されたコンタクトホールへの電極７の被覆不良等が考えられる。このような合わせずれや被覆性の改善のためには、平面視において、ｐ^＋層５とｎ^＋層６の面積を大きくし、電極７の面積を大きくすることが最も簡単な策であるが、このような策は、画素の微細化を進める上で大きな障害となってしまう。そこで、本実施形態では、合わせずれや被覆性の改善と、画素の微細化とを同時に実現可能な方法を提案する。

図６は、裏面照射型撮像素子１００のｎ^＋層６と電極７と電極８の形成方法を説明する
ための図である。図６において、図１と同様の構成には同一符号を付してある。
まず、図５（ｆ）の状態から、ｐ基板３０の表面上方からイオン注入等によってｎ層４とその上のｐ^＋層５を形成した後、ｐ基板３０表面上に絶縁層９を形成し、平面視において、ｐ^＋層５と重なる絶縁層９の領域の一部に、フォトリソフラフィ法とエッチングによってコンタクトホールＨを形成する（図６（ａ））。

次に、コンタクトホールＨをマスクとしてＡｓ（ヒ素）をイオン注入し、セルフアラインでｐ^＋層５内にｎ^＋層６を形成する（図６（ｂ））。この状態から、電極７を構成する金属材料として例えばタングステンをＣＶＤ法によって成膜し、絶縁層９をストッパとしたエッチングやＣＭＰ等によって平坦化して、コンタクトホールＨ内に金属材料膜を埋め混み、電極７を形成する。そして、絶縁層９及び電極７上に電極８を構成する導電性材料を成膜することで、ｎ^＋層６、電極７、及び電極８の形成を完了する。

なお、ｎ^＋層６の下面とｎ層４とが接触してしまうと、オーバーフローバリアがなくなってしまい、ｎ^＋層６をオーバーフロードレインとして機能させることができない。このような事態を確実に防ぐための方法を、図６（ｂ）〜（ｆ）に示してある。

ｎ^＋層６をセルフアラインで形成した後、コンタクトホールＨをマスクとして、ｎ^＋層６の不純物よりも拡散係数が大きい不純物、例えばＢ（ボロン）をイオン注入し、セルフアラインでｎ^＋層６の下にｐ^＋層２４を形成する（図６（ｃ））。次に、活性化のためのアニール処理を実施すると、ＡｓよりＢの方が拡散係数が大きいため、ｎ^＋層６の端部をカバーするように、ｐ^＋層２４が広がる（図６（ｄ））。次に、電極７を構成する金属材料として例えばタングステンをＣＶＤ法によって成膜し、絶縁層９をストッパとしたエッチングやＣＭＰ等によって平坦化して、コンタクトホールＨ内に金属材料膜を埋め混み、電極７を形成する（図６（ｅ））。そして、絶縁層９及び電極７上に電極８を構成する導電性材料を成膜することで、ｎ^＋層６、電極７、及び電極８の形成を完了する（図６（ｆ））。

図６（ｃ）〜（ｆ）で示した方法によれば、図６（ｂ）の状態で、ｎ^＋層６の下面がｎ層４に接触していた場合でも、ｎ^＋層６とｎ層４の間にｐ^＋層２４を形成することができるため、ｎ^＋層６をオーバーフロードレインとして機能させることができる。

以上の方法によれば、ｎ^＋層６を、コンタクトホールＨをマスクとしたセルフアラインによって形成するため、ｎ^＋層６と電極７との合わせずれが発生することがない。このため、コンタクトホールＨの水平方向の幅を極力小さくすることが可能であり、画素を微細化する場合の障害とならなくなる。

また、コンタクトホールＨのアスペクト比が厳しくなっても、電極７の材料としてタングステンを用いれば、電極７の埋め込みは可能であり、絶縁層９を厚くすることが可能である。

また、裏面照射型撮像素子１００の場合、ｎ層４上方に開口を設ける必要がないため、電極１３の電荷転送チャネル１２と重なる部分からｎ層４側にはみ出した部分の水平方向の長さを、水平方向に延ばすことが可能である。この部分を長くできれば、ｎ層４から電荷転送チャネル１２に電荷を読み出す際の読み出し電圧を低くすることができ、逆に、読み出し電圧を変えないのであれば、ｎ層４の濃度を濃くして、飽和容量を大きくすることができるため好ましい。したがって、裏面照射型撮像素子１００では、電極１３の電荷転送チャネル１２と重なる部分からｎ層４側にはみ出した部分の水平方向の長さを、水平方向に延ばすことが有効である。

このように考えた場合、図６に示した方法によれば、電極７の水平方向の幅を極力薄くできるため、電極１３を延ばせる量を増やすことができ、読み出し電圧の低下、感度向上に非常に有効となる。

次に、ＳＯＩ基板のｐ基板３０の汚染をゲッタリングする方法の一例を以下に列挙する。
・ｐ基板３０と絶縁層３との界面にゲッタリングサイトを形成し、絶縁層３側からＳＩＭＯＸ（Separation by IMplanted OXgen）を行って絶縁層３内に汚染不純物を固着する。
・ｐ基板３０と絶縁層３との界面にゲッタリングサイトを形成する方法としては、この界面に絶縁層３側からフッ素や炭素を注入する方法がある。
・ｐ基板３０と絶縁層３との界面にゲッタリングサイトを形成し、その後、エッチング等で絶縁層３、ゲッタリングサイトまでを除去した後、低温酸化（ラジカル酸化等）を行って絶縁層３の代わりとなる絶縁層を形成する。

次に、裏面照射型撮像素子１００の構成や製造方法の変形例を以下に列挙する。
・遮光部材１７を、特定のカラーフィルタ１８については、そのカラーフィルタ１８と高屈折率層１６との間の全面に設けておく。このような構成により、特定のカラーフィルタ１８を透過した光を検出する光電変換領域を、光学的黒レベルを検出するための光電変換領域とすることができる。特定のカラーフィルタ１８の位置を、裏面照射型撮像素子１００の周辺とすれば、通常の撮像素子と同様に、スミア補正や黒レベル補正が可能となる。また、この場合、カラーフィルタ層と絶縁層３との間に遮光部材１７を設ける構成であるため、この製造が容易である。

・遮光部材１７を、裏面照射型撮像素子１００の周辺回路の下方にも設けておく。
・ｐ⁺⁺層２をｐ型のアモルファスＳｉＣからなる層に変更し、絶縁層３をＩＴＯ等の入射光に対して透明な透明電極とし、この透明電極に電圧を印加できる構成としておく。
・ｐ基板１を複数の不純物拡散層で構成する場合には、各不純物拡散層を、プロセスを分けて形成する。
・ｐ基板１を複数の不純物拡散層で構成する場合には、各不純物拡散層を、プロセスを分けて形成し、その後、アニール処理してポテンシャル段差を丸める。
・ｐ基板１を複数の不純物拡散層で構成する場合には、各不純物拡散層を同一プロセスでガス雰囲気濃度をアナログ的に変化させながら形成する。

（第２の実施の形態）
次に、第１の実施の形態における裏面照射型撮像素子の製造工程に関するより詳細な具体例を、第２の実施の形態として図７〜図１３を参照しながら以下に説明する。
図７は第２の実施の形態における裏面照射型撮像素子の主要な製造プロセスの処理手順を示すフローチャートである。図８〜図１２は、第２の実施の形態における裏面照射型撮像素子およびその製造途中の各工程でのデバイスの厚み方向の構成を示す断面図である。

すなわち、第２の実施の形態では、図８に示された構造の裏面照射型撮像素子を製造する場合を想定している。この裏面照射型撮像素子の基本的な構造は図１に示された裏面照射型撮像素子と同様である。例えば、図１におけるｎ^＋層（オーバーフロードレイン）６は、図８におけるｎ^＋領域６５に相当する。なお、図８に示された裏面照射型撮像素子の向きは、図１の裏面照射型撮像素子と比べて上下関係が逆になっているので注意されたい。

まず、完成状態を表す図８の裏面照射型撮像素子について説明する。図８に示すように、この裏面照射型撮像素子は、図中の矢印Ｚ方向の下側からの並び順に列挙すると、第２半導体支持基板８０、絶縁層７１、電極（アルミニウム）７０が形成され、そして、絶縁層６８内に、電極（タングステン）６９、ｎ^＋ポリシリコン領域６７が形成され、さらに、ｐ^＋層６４内に、ｎ^＋ポリシリコン領域６７に対応する電荷転送領域（ｎ⁻領域）６６、電極６９に接続されるｎ^＋領域６５が形成され、そして、ｐ層６２からｐ^＋層６４にかけて光電変換領域（ｎ型半導体領域）６３が形成され、その上に、ｐ^＋層６１、低温酸化膜７６、ＣＶＤ膜７７、平坦化層（レジスト）９１、カラーフィルタ９２、及びマイクロレンズ９３で構成されている。なお、電極６９，７０は、上記材料の他、アルミ又はＷ、Ｍｏ等の高融点金属、ポリシリコン等を適宜用いて構成してもよい。
上記構成によれば、最終形状で半導体基板となる半導体層５１は、受光部を含む光電変換領域６３および光電変換領域６３で生成された信号電荷を転送する転送部が形成され、光入射側となる裏面側の表面層、すなわちP^＋層６１の表面には、低温酸化膜７６と、該酸化膜の外側にＣＶＤ膜７７とがこの順で形成されている。ＣＶＤ膜７７は半導体基板への光入射側面となり、その外側に平坦化層９１を介して、カラーフィルタ９２、マイクロレンズ９３が形成される。

また、図８における上側がこの裏面照射型撮像素子の背面であり、上側から上面に形成されているマイクロレンズ９３に向かって光が入射する。入射した光は、マイクロレンズ９３、カラーフィルタ９２、平坦化層９１、ＣＶＤ膜７７、低温酸化膜７６、ｐ^＋層６１、ｐ層６２を透過してフォトダイオードを形成する光電変換領域（ｎ型半導体領域）６３まで到達する。すると、光電変換領域６３で生成された信号電荷は、転送部により転送処理される。従って、フォトダイオードに入射する光は電極（アルミニウム）７０や電極（タングステン）６９によって遮られることはないので、撮像セル（１画素分の撮像部）の大きさが小さい場合であっても大きな開口面積が得られる。

この裏面照射型撮像素子を製造する場合の製造工程の概略は図７に示す通りであり、図８〜図１２を用いて順次説明する。

まず、ウェハとして図９（ａ）に示すような半導体基板５０を用意する。この例では、半導体基板５０として半導体層（ＳＯＩ層）５１と、絶縁層５２と、第１半導体支持基板５３とで構成されるＳＯＩ（シリコン・オン・インシュレータ）基板を用いている。

第１半導体支持基板５３はシリコン（Ｓｉ）の支持基板であり、絶縁層５２は圧縮応力を持つＳｉＯ_２層（ＢＯＸ層）であり、半導体層（ＳＯＩ層）５１は欠陥のないシリコンのエピタキシャル層（Ｓｉ−Ｅｐｉ）である。また、可視光波長領域で撮影する裏面照射型撮像素子を製造する場合には、可視光の吸収特性から、半導体層（ＳＯＩ層）５１の厚みを３〜２０μｍ程度にする必要がある。絶縁層５２については、通常のＬＳＩ製造に耐えうる品質であれば、特別な制約はない。

図７に示すステップＳ１１の工程では、図９（ａ）に示した半導体基板５０の半導体層（ＳＯＩ層）５１の部分に、デバイスの各種構成要素を形成する。つまり、ＳＯＩ層５１に受光部を含む光電変換領域および該光電変換領域で発生する信号電荷を信号出力部に転送するための電荷転送部を形成する（第１ステップ）。その結果、図９（ｂ）に示す状態になる。ここに示す例では、裏面照射型撮像素子の１セル相当の主要な要素が形成されており、具体的には、図８に示すｐ^＋層６１から絶縁層７１までの構成が上下を逆転した状態で形成される。

光電変換領域（ｎ型半導体領域）６３は入射光に応じた信号電荷を生成するためのフォトダイオードを構成し、電荷転送領域（ｎ⁻領域）６６は信号電荷を所望の位置に転送するための垂直転送用ＣＣＤを形成する。電極６９、７０は、信号電荷の読み出しや転送等のための電位を各部に印加するために用いられる。勿論、ＣＣＤを構成する代わりにＣ−ＭＯＳ構造にすることもできる。

図７に示す次のステップＳ１２では、予め第２半導体支持基板（シリコンの支持基板）８０を用意しておき、図９（ｂ）に示す状態の構造物を、矢印Ｚ方向に対して上下反転し、下側になった絶縁層７１の下面が第２半導体支持基板８０の上面と密着するように乗せ、これらを貼り付けて固定する（第２ステップ）。つまり、半導体基板（ＳＯＩ基板）５０の上下を反転させ、半導体基板５０の第1半導体支持基板５３とは反対側の面を第２半導体支持基板８０に固定する。その結果、図１０（ａ）に示す状態になる。なお、本実施形態においては、上下反転させているが、これに限らず、反転させずにそのままの状態で第２半導体支持基板８０と接合することでも構わない。

図７に示す次のステップＳ１３では、図１０（ａ）の状態の構造物における図中上側のシリコン層、すなわち第１半導体支持基板５３を除去する（第３ステップ(1)）。具体的には、機械研磨（ＭＰ）、化学機械研磨（ＣＭＰ）等の処理を施した後、フッ硝酸処理等を施すことにより、第１半導体支持基板５３が除去される。その結果、図１０（ｂ）に示すように、境界面８２である絶縁層５２の表面が上側に露出する。

ここで、Ｐ^＋層６１と絶縁層（酸化膜）５２との界面は、前段の製造工程を経ることで重金属で汚染されていると考えられるので、ゲッタリング用のイオン注入を実施し、絶縁層５２を通じてＰ^＋層６１の表面側にイオン注入による不純物層を形成してもよい（図示略）。

図７に示す次のステップＳ１４では、表面に露出している絶縁層（酸化膜）５２、すなわちＢＯＸ層の全体を、例えばフッ硝酸処理等を施すことにより剥離する（第３ステップ(2)）。その結果、図１１（ａ）に示す状態になる。

ここで、表面に露出している部分、すなわち、ｐ^＋層６１と絶縁層５２との界面であった部分（以下、ゲッタリングサイトと呼ぶ）は、前述のイオン注入を行わない場合でも、強力なゲッタリング能力（重金属等を取り込む能力）を有している。つまり、このゲッタリングサイトは重金属等によって汚染されている。ゲッタリングサイトは、取り込んだ重金属等による悪影響を防止する機能を有しているが、裏面照射型撮像素子の場合には、ゲッタリングサイトの場所がデバイス動作領域（空乏領域）に近いため、ゲッタリングサイト自体が暗電流の発生源になる可能性が高い。

そこで、図７に示す次のステップＳ１５では、ゲッタリングサイトによって生じる暗電流を抑制するために、図１１（ａ）に示す状態のＳＯＩ基板の表面近傍に対して低温アニール処理（低温酸化処理）を施す（第４ステップ）。これにより、図１１（ｂ）に示す緻密構造の低温酸化膜７５が形成されるため、この低温酸化膜７５にゲッタリングサイトが取り込まれる。すなわち、ゲッタリングサイトは低温酸化膜７５によって他の領域とは電気的に分離されることになり、その結果、暗電流の発生が抑制される。

ステップＳ１５における低温酸化処理については、メタル配線後の熱処理であるため、配線に対して悪影響が生じないように配慮する必要がある。従って、熱処理の最大温度を４００〜５００℃程度に制限しなければならない。また、形成する酸化膜の膜厚については５〜１０ｎｍ程度が必要になる。

ここで、ステップＳ１５の低温酸化処理に関する具体例について説明する。
具体例１
温度：３００〜５００℃
圧力：１００〜２００Ｐａ
使用するガス：Ａｒ／Ｏ_２／Ｈ_２（混合比は１００／１／１）
の条件で、マイクロ波を用いて酸素ガスをプラズマ化する。これにより、酸素ガスが非常に活性に富んだ酸素ラジカルとなり、これによりＳＯＩ基板の露出している表面近傍を犠牲酸化させることができる。実際には、マイクロ波を１５０秒間照射することにより、１０ｎｍの膜厚の良質な酸化膜が生成される。但し、使用するガスの中で酸素以外は必要不可欠ではない。アルゴン（Ａｒ）は不活性なキャリアガスであり、水素は酸化促進を目的として使用している。

なお、活性に富んだ酸素ラジカルであっても、主に反応律速領域でしか酸化が進まないので、低温な酸化処理では膜厚１０ｎｍ程度までが実用領域である。それ以上の厚みの酸化膜を形成しようとすれば、長時間にわたって反応を継続する必要があるので量産性に欠ける。

具体例２
温度：４００℃
圧力：１００〜２００Ｐａ
使用するガス：高濃度オゾン
の条件で低温酸化処理を行う。この場合も形成する膜厚については１０ｎｍ程度が実用領域である。

図７に示す次のステップＳ１６では、ステップＳ１５で形成された表面の低温酸化膜７５（図１１（ｂ）参照）を除去する（第５ステップ）。例えば、フッ硝酸処理等を施すことにより低温酸化膜７５を除去することができる。すなわち、低温酸化膜７５は重金属等によって汚染されているゲッタリング層を取り込んでいるので、低温酸化膜７５の全体を剥離することで汚染層を完全に除去することができる。その結果、図１２（ａ）に示す状態になる。

図７に示す次のステップＳ１７では、ＳＯＩ基板の露出している表面近傍に対して再度の低温酸化処理を施し、低温酸化膜７５が除去された後の表面に、新たに汚染されていない清浄な低温酸化膜（膜厚：５〜１０ｎｍ）７６を形成する（図１１（ｂ）参照）（第６ステップ）。この再度の低温酸化処理についても、ステップＳ１５と同様の処理を行えばよい。これにより形成される低温酸化膜は、前述の重金属が含まれていない。

ステップＳ１７で形成される低温酸化膜７６の膜厚はデバイスに必要とされる絶縁層の厚みとしては十分でない。そこで、所望の膜厚の絶縁層を形成するために、次のステップＳ１８では、低温酸化膜７６の表面にＣＶＤ（Chemical Vapor Deposition）膜７７を堆積することにより所望の膜厚を得る（第７ステップ）。ＣＶＤ膜７７の膜厚は例えば５０ｎｍとする。その結果、図１２（ｂ）に示すようなデバイスが形成される。
ステップＳ１８でＣＶＤ膜７７を形成する際は、例えば常圧プラズマ等の低温（４００℃）ＣＶＤ処理を行えばよい。すなわち、原料物質を含むガスを高周波でプラズマ化することにより、原料物質がラジカル化して反応性に富むようになり、基板上に吸着されて堆積する。

図７に示す次のステップＳ１９では、上記の工程が終了したデバイス（図１２（ｂ））に対して残りの構成要素を形成する。すなわち、図８に示すように、ＣＶＤ膜７７の上側に平坦化層（レジスト）９１を形成し、その上にカラーフィルタ９２を形成し、更にその上にマイクロレンズ９３を形成する。

以上説明したように、本実施形態によれば、裏面照射型撮像素子の場合に半導体基板を構成するＳＯＩ層とＢＯＸ層との界面自体がデバイス動作領域（空乏領域）に近いために、このゲッタリングサイトが暗電流源、すなわちノイズ源になる可能性が高くなるが、低温酸化させることで、ゲッタリングサイトを酸化膜中に取り込むことができ、その結果、暗電流の発生が抑えられる。

次に、第２の実施の形態の各変形例を以下に説明する。
図１３は第２の実施の形態における裏面照射型撮像素子の主要な製造プロセスの処理手順の変形例を示すフローチャートである。
図７に示した上述の製造工程を図１３に示すように変更することも考えられる。例えば、図７に示したステップＳ１６及びＳ１７は省略することもできる。

すなわち、本変形例では、ステップＳ１５で低温酸化膜７５を形成し、ゲッタリング層を低温酸化膜７５に取り込んだ後、低温酸化膜７５を除去することなく、その表面にステップＳ１８でＣＶＤ膜７７を堆積する。この変形例では、重金属等で汚染されているゲッタリング層を含む領域がそのままデバイス上に残留することになるが、ゲッタリング層は低温酸化膜７５に取り込まれているため、汚染領域と他の領域との間は低温酸化膜７５によって電気的に分離されることになり、暗電流の発生は抑制される。また、図７に示すステップＳ１６及びＳ１７を省略するため、より簡単に製造できる。

また、さらに他の変形例としては、図７のステップＳ１５で低温酸化膜７５を形成して、ステップＳ１６でその低温酸化膜７５を除去し、その後、低温酸化工程を経ることなく、図１４に示すように、直接ＣＶＤ膜７７を形成することであってもよい。この場合でも、重金属等で汚染されているゲッタリング層が除去されるので、暗電流の発生が抑制される。

次に、上記実施の形態による裏面照射型撮像素子を備えた撮像装置について説明する。
図１５は本発明に係る裏面照射型撮像素子を搭載したデジタルカメラのブロック図である。
図示するデジタルカメラは、撮影レンズ１４１と、前述の裏面照射型撮像素子１００と、この両者の間に設けられた絞り１４２と、赤外線カットフィルタ１４５と、光学ローパスフィルタ１４７とを備える。

また、ＣＰＵ１４９は、撮像素子駆動部１５９を介して裏面照射型撮像素子１００を駆動し、撮影レンズ１４１を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ１４９には、操作部１６１を通してユーザからの指示信号が入力され、ＣＰＵ１４９はこの指示にしたがって各種制御を行う。

デジタルカメラの電気制御系は、裏面照射型撮像素子１００の出力に接続されたアナログ信号処理部１６７と、このアナログ信号処理部１６７から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路１６９とを備え、これらはＣＰＵ１４９によって制御される。

さらに、このデジタルカメラの電気制御系は、メインメモリ（フレームメモリ）１７１に接続されたメモリ制御部１７３と、ガンマ補正演算，ＲＧＢ／ＹＣ変換処理，画像合成処理等の画像処理を行うデジタル信号処理部１７５と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部１７７と、測光データを積算しデジタル信号処理部１７５が行うホワイトバランス補正のゲインを求める積算部１７９と、着脱自在の記録媒体１８１が接続される外部メモリ制御部１８３と、カメラ背面等に搭載された液晶表示部１８５が接続される表示制御部１８７と、を備え、これらは、制御バス１８９及びデータバス１９１によって相互に接続され、ＣＰＵ１４９からの指令によって制御される。上記の電気制御系は、画像信号生成手段を含んで構成される。

上記構成のデジタルカメラによれば、各画素の受光量に応じた信号電荷を裏面照射型撮像素子１００から読み出し、デジタル信号処理部７５等から、被写体画像データを生成する。これにより得られる被写体画像データは、裏面照射型撮像素子が撮像装置に採用されているので、暗電流による画質劣化の少ない画像となり、常に安定して高品位な画像データとすることができる。また、裏面照射型撮像素子を用いて撮像装置を構成するので、固体撮像素子の微細化が容易になり、同一素子サイズであってもより高解像度の画像を得ることが可能となる。
なお、上記のデジタルカメラは、静止画撮影、動画撮影のいずれにも適用ができるものであり、したがって、本発明に係る撮像装置は、デジタルスチルカメラ、ビデオカメラなど、種々の撮像手段に適用することができる。

以上のように、本発明の裏面照射型撮像素子の製造方法は、裏面照射型撮像素子、例えば可視光イメージセンサ等の撮像装置に適用することができ、裏面照射型であるため各セルの面積が小さい場合であっても感度の低下を防止でき、しかもゲッタリング能力を安定させ、暗電流の増大も抑制できる。

本発明の実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図である。 図１に示すＢ−Ｂ線の電位プロファイルを示す図である。 シミュレーションに用いた裏面照射型撮像素子の構成を示す図である。 ｐ基板の長さとスミアとの関係を求めたシミュレーション結果を示す図である。 裏面照射型撮像素子に用いるＳＯＩ基板の製造工程を説明するための図である。 裏面照射型撮像素子のｎ^＋層６と電極７と電極８の形成方法を説明するための図である。 第２の実施の形態における裏面照射型撮像素子の主要な製造プロセスの処理手順を示すフローチャートである。 第２の実施の形態における裏面照射型撮像素子のデバイスの厚み方向の構成を示す断面図である。 第２の実施の形態における裏面照射型撮像素子の製造途中の各工程でのデバイスの厚み方向の構成を示す断面図である。 第２の実施の形態における裏面照射型撮像素子の製造途中の各工程でのデバイスの厚み方向の構成を示す断面図である。 第２の実施の形態における裏面照射型撮像素子の製造途中の各工程でのデバイスの厚み方向の構成を示す断面図である。 第２の実施の形態における裏面照射型撮像素子の製造途中の各工程でのデバイスの厚み方向の構成を示す断面図である。 第２の実施の形態における裏面照射型撮像素子の主要な製造プロセスの処理手順の変形例を示すフローチャートである。 第２の実施の形態における低温酸化処理を行わない変形例を示すデバイスの厚み方向の構成を示す断面図である。 本発明に係る裏面照射型撮像素子を搭載したデジタルカメラのブロック図である。

符号の説明

１ ｐ層
２ ｐ⁺⁺層
３，９，１４ 絶縁層
４ ｎ層
５ ｐ^＋層（オーバーフローバリア）
６ ｎ^＋層（オーバーフロードレイン）
７，８ 電極
１０ 保護層
１１ ｐ層
１２ 電荷転送チャネル
１３ 電荷転送電極兼電荷読み出し電極
１５ 素子分離層
１６ 高屈折率透明層
１７ 遮光部材
１８ カラーフィルタ
１９ マイクロレンズ
２０ ゲート絶縁膜
５０ 半導体基板
５１ 半導体層（ＳＯＩ層）
５２ 絶縁層
５３ 第１半導体支持基板
６１ ｐ^＋層
６２ ｐ層
６３ 光電変換領域（ｎ型半導体領域）
６４ ｐ^＋層
６５ ｎ^＋領域
６６ 電荷転送領域（ｎ⁻領域）
６７ ｎ^＋ポリシリコン領域
６８ 絶縁層
６９ 電極（タングステン）
７０ 電極（アルミニウム）
７１ 絶縁層
７５，７６ 酸化膜
７７ ＣＶＤ膜
８０ 第２半導体支持基板
８１，８２ 境界面
９１ 平坦化層（レジスト）
９２ カラーフィルタ
９３ マイクロレンズ

Claims (3)

1. 半導体基板の電極が形成される表面側に対し反対の裏面側から入射する光を受光し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子を製造するための裏面照射型撮像素子の製造方法であって、
   第１半導体支持基板と該第１半導体支持基板上に絶縁層を介して形成された導電型半導体層とから成るＳＯＩ基板に対して、前記導電型半導体層内に受光部を含む光電変換領域および該光電変換領域で生成された信号電荷を転送するための転送部を形成する第１ステップと、
   前記ＳＯＩ基板の前記第１半導体支持基板とは反対側の面を第２半導体支持基板に固定する第２ステップと、
   前記ＳＯＩ基板から前記第１半導体支持基板及び前記絶縁層を除去する第３ステップと、
   前記導電型半導体層の表面にゲッタリング領域を露出させ、３００〜５００℃の環境で低温アニール処理を行うことにより低温酸化膜を形成する第４ステップと、
   前記第４ステップの後、前記ＳＯＩ基板の露出面に形成された低温酸化膜を前記ゲッタリング領域と共に除去する第５ステップと、
   前記ＳＯＩ基板上に、ＣＶＤ処理により薄膜を堆積させて光入射側面とする第７ステップと、
   を少なくとも含む裏面照射型撮像素子の製造方法。
2. 請求項１記載の裏面照射型撮像素子の製造方法であって、
   前記第５ステップの後、前記ＳＯＩ基板の露出面に対して再度の酸化処理を行う第６ステップと、を含み
   前記第７ステップが、前記ＳＯＩ基板上の前記酸化処理された面に対して、ＣＶＤ処理により薄膜を堆積させる裏面照射型撮像素子の製造方法。
3. 請求項１又は請求項２記載の裏面照射型撮像素子の製造方法であって、
   前記第４ステップが、酸素ラジカルまたは高濃度オゾンを用いて前記導電型半導体層を酸化させることを特徴とする裏面照射型撮像素子の製造方法。

Images