CN114300581A - 光敏元件的制备方法及半导体器件 - Google Patents

光敏元件的制备方法及半导体器件 Download PDF

Info

Publication number
CN114300581A
CN114300581A CN202111662589.8A CN202111662589A CN114300581A CN 114300581 A CN114300581 A CN 114300581A CN 202111662589 A CN202111662589 A CN 202111662589A CN 114300581 A CN114300581 A CN 114300581A
Authority
CN
China
Prior art keywords
substrate
front surface
oxide layer
doped region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111662589.8A
Other languages
English (en)
Other versions
CN114300581B (zh
Inventor
徐兴达
任宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Beihai Huike Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihai Huike Semiconductor Technology Co Ltd filed Critical Beihai Huike Semiconductor Technology Co Ltd
Priority to CN202111662589.8A priority Critical patent/CN114300581B/zh
Publication of CN114300581A publication Critical patent/CN114300581A/zh
Application granted granted Critical
Publication of CN114300581B publication Critical patent/CN114300581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本申请涉及一种光敏元件的制备方法及半导体器件。该光敏元件的制备方法包括:提供衬底,在衬底的正面和背面分别生长第一氧化层;通过光刻的方式刻蚀掉衬底背面的第一氧化层和衬底正面周侧的第一氧化层,并通过湿法刻蚀去除光刻胶;分别对衬底的正面和背面进行离子注入生成第一掺杂区,在对衬底任一面进行离子注入时,通过保护膜保护衬底另一面;对衬底的正面和背面进行高温推结,在第一氧化层的正面、第一掺杂区的正面以及第一掺杂区的背面分别生长第二氧化层;通过光刻的方式刻蚀掉衬底正面的第一氧化层和第二氧化层,并通过干法刻蚀去除光刻胶;并在衬底正面生成第二掺杂区。本申请能够精确控制浓度和深度,节省材料和工序。

Description

光敏元件的制备方法及半导体器件
技术领域
本申请涉及半导体器件技术领域,特别是涉及一种光敏元件的制备方法及半导体器件。
背景技术
光敏元件,例如光电二极管(photodiode)是一种能够将光根据使用方式,转换成电流或者电压信号的光探测器。管芯常使用一个具有光敏特征的PN结,对光的变化非常敏感,具有单向导电性,而且光强不同的时候会改变电学特性,因此,可以利用光照强弱来改变电路中的电流。
光敏元件的掺杂区的制备,包含P+掺杂的制备和N+掺杂的制备,一般采用扩散的手段进行掺杂,在掺杂的过程中,很难精准控制掺杂的浓度和深度,对杂质的含量也不好把握,无法实现杂质均匀性,且扩散的方式温度较高,工艺难度大,部分区域扩散的方式不易穿透薄膜,导致各处掺杂不一致。
发明内容
本申请旨在提供一种光敏元件的制备方法及半导体器件,以解决无法精确控制掺杂的浓度和深度以及无法实现杂质均匀性等问题的出现。
第一方面,本申请实施例提出了一种光敏元件的制备方法,包括:
提供衬底,在衬底的正面和背面分别生长第一氧化层;
通过湿法刻蚀的方式刻蚀掉衬底背面的第一氧化层和衬底正面周侧的第一氧化层;
分别对衬底的正面和背面以及第一氧化层的正面和侧面进行离子注入生成第一掺杂区,在对衬底任一面进行离子注入时,通过保护膜保护衬底另一面;
对衬底的正面和背面进行高温推结,在第一氧化层的正面、第一掺杂区的正面以及第一掺杂区的背面分别生长第二氧化层;
通过干法刻蚀的方式刻蚀掉衬底正面的第一氧化层和第二氧化层;
对衬底的正面进行扩散处理,生成第二掺杂区。
其中,所述衬底的厚度为300μm。
在所述分别对衬底的正面和背面以及第一氧化层的正面和侧面进行离子注入生成第一掺杂区,在对衬底任一面进行离子注入时,通过保护膜保护衬底另一面的步骤中,包括:对衬底正面以及第一氧化层的正面和侧面进行离子注入,并通过蓝膜保护衬底背面,对衬底背面进行离子注入,并通过蓝膜保护衬底正面和第一氧化层。
在所述对衬底的正面进行扩散处理,生成第二掺杂区的步骤之后,还包括:通过在高温炉内进行高温推结,在第二掺杂区的正面、第二氧化层的正面以及第二氧化层的背面分别生长牺牲层。
在所述通过在高温炉内进行高温推结,在第二掺杂区的正面、第二氧化层的正面以及第二氧化层的背面分别生长牺牲层的步骤之后,还包括:通过漂酸的方式去除牺牲层、部分第二氧化层以及第二氧化层表面残留的有机物。
在所述通过漂酸的方式去除牺牲层、部分第二氧化层以及第二氧化层表面残留的有机物的步骤之后,还包括:在第二掺杂区的正面以及第二氧化层的正面通过化学气相沉积的方式形成减反层。
在所述第二掺杂区的正面以及第二氧化层的正面沉积减反层的步骤之后,还包括:通过湿法刻蚀的方式在减反层上刻蚀出引线孔。
在所述通过湿法刻蚀的方式在减反层上刻蚀出引线孔的步骤之后,还包括:在引线孔上生长第一电极,并在第一掺杂区的背面生长第二电极。
所述第一掺杂区为P+掺杂区,所述第二掺杂区为N+掺杂区,所述衬底为P型单晶硅区熔片。
第二方面,本申请实施例还提供了一种半导体器件,采用所述的光敏元件的制备方法制成,所述半导体器件包括:衬底;第一掺杂区,掺杂于所述衬底背面以及所述衬底正面的周侧;第二掺杂区,掺杂于所述衬底正面的中心位置;第一氧化层,形成于所述衬底正面;以及,第二氧化层,形成于所述第一氧化层背离所述衬底的一侧。
根据本申请实施例提供的一种光敏元件的制备方法及半导体器件,该光敏元件的制备方法,首先,采用离子注入的方式代替扩散的方式进行第一掺杂区的制备,离子注入能精确控制掺杂的浓度和深度以及杂质含量,很好的实现杂质的均匀性,离子注入与扩散相比,其采用低温工艺,要求的工艺难度低,且离子注入的方式可以穿透薄膜,注入的杂质含量不受固溶度限制,使得最后形成的第一掺杂区各处均匀;其次,在向衬底任一面进行离子注入时,为了防止划伤另一面,通过保护膜保护另一面,减少了离子注入时的离子减薄的工艺过程,且提供的衬底厚度无需过厚,节省了原料且节约了工序;最后,在第一次光刻时采用湿法刻蚀衬底的正面和背面,可以实现大面积的快速刻蚀,在第二次光刻时采用干法刻蚀衬底正面中心位置,可以实现刻蚀剖面时各向异性,防止侧蚀,减少光刻胶脱落或粘附,具有较好的刻蚀均匀性,刻蚀时减少化学品的使用,安全性好且成本低。
附图说明
下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制,仅用于示意相对位置关系,某些部位的层厚采用了夸大的绘图方式以便于理解,附图中的层厚并不代表实际层厚的比例关系。
图1示出本申请提供的一种光敏元件的制备方法的流程图;
图2(a)示出本申请提供的一种光敏元件的制备方法的衬底的正面和背面生长第一氧化层后的状态示意图;
图2(b)示出本申请提供的一种光敏元件的制备方法的第一氧化层经过一次光刻后的状态示意图;
图2(c)示出本申请提供的一种光敏元件的制备方法的衬底正面离子注入的状态示意图;
图2(d)示出本申请提供的一种光敏元件的制备方法的衬底背面离子注入的状态示意图;
图2(e)示出本申请提供的一种光敏元件的制备方法的衬底生成第一掺杂区的状态示意图;
图2(f)示出本申请提供的一种光敏元件的制备方法的衬底生成第一掺杂区后进行高温推结生长第二氧化层的状态示意图;
图2(g)示出本申请提供的一种光敏元件的制备方法的衬底第二次光刻后再进行扩散生成第二掺杂区的状态示意图;
图2(h)示出本申请提供的一种光敏元件的制备方法的衬底生成第二掺杂区后高温推结生成牺牲层的状态示意图;
图2(i)示出本申请提供的一种光敏元件的制备方法的衬底经过第三次光刻去除牺牲层并生长减反层的状态示意图;
图2(j)示出本申请提供的一种光敏元件的制备方法的衬底的减反层经过第四次光刻形成引线孔的状态示意图;
图3示出本申请提供的一种半导体器件的剖视图。
附图标记说明:
1、衬底;21、第一掺杂区;22、第二掺杂区;31、第一电极;32、第二电极;4、第一氧化层;5、第二氧化层;6、牺牲层;7、减反层;71、引线孔;8、蓝膜。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本申请的全面理解。但是,对于本领域技术人员来说很明显的是,本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中,至少部分的公知结构和技术没有被示出,以便避免对本申请造成不必要的模糊;并且,为了清晰,可能夸大了区域结构的尺寸。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
下述描述中出现的方位词均为图中示出的方向,并不是对本申请的具体结构进行限定。在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸式连接,或一体地连接;可以是直接相连,也可以间接相连。对于本领域的普通技术人员而言,可视具体情况理解上述术语在本申请中的具体含义。
现有技术中的半导体器件主要包括P型光敏产品和N型光敏产品。其中,在P型光敏产品的主体区域有衬底和P型外延层,在P型外延层内形成P+掺杂区和N+掺杂区;在N型光敏产品的主体区域有衬底和N型外延层,在N型外延层内形成P+掺杂区和N+掺杂区。
下面以P型光敏产品为例,对其P+掺杂区和N+掺杂区的制备方法及层状结构进行说明。
第一实施例
图1示出本申请提供的一种光敏元件的制备方法的流程图。
请参见图1所示,本申请实施例提供一种光敏元件的制备方法,包括以下步骤:
S001、提供衬底1,在衬底1的正面和背面分别生长第一氧化层4;
S002、通过湿法刻蚀的方式刻蚀掉衬底1背面的第一氧化层4和衬底1正面周侧的第一氧化层4;
S003、分别对衬底1的正面和背面以及第一氧化层4的正面和侧面进行离子注入生成第一掺杂区21,在对衬底1任一面进行离子注入时,通过保护膜保护衬底1另一面;
S004、对衬底1的正面和背面进行高温推结,在第一氧化层4的正面、第一掺杂区21的正面以及第一掺杂区21的背面分别生长第二氧化层5;
S005、通过干法刻蚀的方式刻蚀掉衬底1正面的第一氧化层4和第二氧化层5;
S006、对衬底1的正面进行扩散处理,生成第二掺杂区22。
根据本申请实施例提供的一种光敏元件的制备方法及半导体器件,该光敏元件的制备方法,首先,采用离子注入的方式代替扩散的方式进行第一掺杂区21的制备,离子注入能精确控制掺杂的浓度和深度以及杂质含量,很好的实现杂质的均匀性,离子注入与扩散相比,其采用低温工艺,要求的工艺难度低,且离子注入的方式可以穿透薄膜,注入的杂质含量不受固溶度限制,使得最后形成的第一掺杂区21各处均匀;其次,在向衬底1任一面进行离子注入时,为了防止划伤另一面,通过保护膜保护另一面,减少了离子注入时的离子减薄的工艺过程,且提供的衬底1厚度无需过厚,节省了原料且节约了工序;最后,在第一次光刻时采用湿法刻蚀衬底1的正面和背面,可以实现大面积的快速刻蚀,在第二次光刻时采用干法刻蚀衬底1正面中心位置,可以实现刻蚀剖面时各向异性,防止侧蚀,减少光刻胶脱落或粘附,具有较好的刻蚀均匀性,刻蚀时减少化学品的使用,安全性好且成本低。
图2(a)示出本申请提供的一种光敏元件的制备方法的衬底1的正面和背面生长第一氧化层4后的状态示意图。
请参阅图2(a)所示,在S001步骤中,衬底1正面和反面的第一氧化层4厚度均为6300A±500A,可以通过高温炉内通入氮气和氧气的扩散方式,使得衬底1的正面和背面均生长第一氧化层4。第一氧化层4的材质为氧化硅。
图2(b)示出本申请提供的一种光敏元件的制备方法的第一氧化层4经过一次光刻后的状态示意图。
请参阅图2(b)所示,通过截止环光刻,将第一掺杂区21对应的第一氧化层4的位置刻蚀掉,即衬底1背面的第一氧化层4以及衬底1正面周侧的第一氧化层4刻蚀掉,再用湿法刻蚀的方式去除光刻胶,由于光刻胶覆盖面积较大,从而通过湿法刻蚀的方式去掉多余的光刻胶,省时高效。
图2(c)示出本申请提供的一种光敏元件的制备方法的衬底正面离子注入的状态示意图;图2(d)示出本申请提供的一种光敏元件的制备方法的衬底背面离子注入的状态示意图。
请参阅图2(c)-图2(d)所示,在S003的步骤中,对衬底1正面进行离子注入,并通过蓝膜8保护衬底1背面,对衬底1背面进行离子注入,并通过蓝膜8保护衬底1正面。
其中,蓝膜8是一种太阳光谱选择性吸收涂层,是沉积在相关金属表面,用来收集能量的吸收涂层,其对注入的离子能具有极高的吸收率,且其自身发射率很低,可有效防止注入的离子划伤衬底1的任一面。
该衬底1的材料为多晶硅,具体为一种P型区熔片,衬底1的厚度为300μm,相较于现有技术的600μm,本申请中的衬底1厚度较薄,在制备过程中,由于在对衬底1任一面进行离子注入时,另一面通过保护膜保护,因此衬底1的正面和背面均不会产生划痕,在后期衬底1的制备过程中无需减薄厚度,因此选用厚度为300μm的衬底1即可,与现有技术的离子注入或者扩散工艺相比,减少了工艺步骤,提高了工作效率。
图2(e)示出本申请提供的一种光敏元件的制备方法的衬底1生成第一掺杂区21的状态示意图。
请参阅图2(e)所示,在S003的步骤中,在衬底1的正面和背面分别进行离子注入后,第一掺杂区21掺杂进入衬底1较浅表的位置,然后再送入扩散炉淀积,扩散炉内的温度为1000℃,第一掺杂区21结深为1.7μm。
图2(f)示出本申请提供的一种光敏元件的制备方法的衬底1生成第一掺杂区21后进行高温推结生长第二氧化层5的状态示意图。
请参阅图2(f)所示,在S004的步骤中,衬底1进行高温推结,温度为1100℃,生成厚度为3000A-5000A的第二氧化层5。第二氧化层5的材质为氧化硅。
图2(g)示出本申请提供的一种光敏元件的制备方法的衬底1第二次光刻后再进行扩散生成第二掺杂区22的状态示意图。
请参阅图2(g)所示,在S005和S006的步骤中,通过干法刻蚀的方式去除衬底1正面的第一氧化层4和第二氧化层5,再送入扩散炉内,并通入三氯氧化磷进行高温扩散,生成第二掺杂区22,第二掺杂区22的结深为3μm。
具体地,干法刻蚀剖面时各向异性,可防止侧蚀,具有较好的刻蚀均匀性,且干法刻蚀不产生易光刻胶脱落或粘附问题,相较于湿法刻蚀,干法刻蚀较少使用化学品,较为安全,成本较低。
图2(h)示出本申请提供的一种光敏元件的制备方法的衬底1生成第二掺杂区22后高温推结生成牺牲层6的状态示意图。
请参阅图2(h)所示,在生成第二掺杂区22后,通过高温推结的方式,使用氮气为原料,在第二掺杂区22的正面、第二氧化层5的正面以及第二氧化层5的背面分别生长牺牲层6。具体地,所述牺牲层6的厚度为300A-600A。
图2(i)示出本申请提供的一种光敏元件的制备方法的衬底1经过第三次光刻去除牺牲层6并生长减反层7的状态示意图。
请参阅图2(i)所示,在生长牺牲层6的步骤之后,还包括:通过漂酸的方式去除牺牲层6、部分第二氧化层5以及第二氧化层5表面残留的有机物。在第二掺杂区22的正面以及第二氧化层5的正面沉积减反层7。减反层7的厚度为1000A-1600A,减反层7的作用为减少光线的反射,增大P型光敏器件的吸光率。
具体地,通过化学气相沉积(Chemical Vapor Deposition,简称CVD)的方式形成减反层7,化学气相沉积是指高温下的气相反应,例如,金属卤化物、有机金属、碳氢化合物等的热分解,氢还原或使它的混合气体在高温下发生化学反应以析出金属、氧化物、碳化物等无机材料的方法。减反层7的生成无需光刻的步骤,制造成本降低,缩短了制造周期,节约时间成本。
图2(j)示出本申请提供的一种光敏元件的制备方法的衬底1的减反层7经过第四次光刻形成引线孔的状态示意图。
请参阅图2(j)所示,在沉积减反层7的步骤之后,还包括:通过湿法刻蚀的方式在减反层7上刻蚀出引线孔71。
图3示出本申请提供的一种半导体器件的剖视图。
请参阅图3所示,在通过光刻的方式在减反层7上刻蚀出引线孔的步骤之后,还包括:在引线孔上生长第一电极31,并在第一掺杂区21的背面生长第二电极32。第一电极31为正极,正极通过金属铝沉积而成,第一电极31的厚度为2μm-2.4μm。第二电极32为负极,负极通过金属银沉积而成,负极自下而上依次通过金属钛、金属镍和金属银沉积而成。
综上,本申请由于采用了双面离子注入的工艺制作第一掺杂区21,第一掺杂区21所占区域面积较大,因此在制作第一掺杂区21之前,需要通过湿法刻蚀对衬底1正面和背面的部分第一氧化层4进行迅速刻蚀,而在制作第二掺杂区22时,由于第二掺杂区22所占区域面积较小,从而采用干法刻蚀的方式对其进行定向刻蚀,不会发生侧蚀,不影响其他结构,最后,通过上述方式,仅需四步光刻即可成型,且无需减薄衬底1,步骤少,且工艺简单,成本较低。
需要说明的是,在上述的光刻步骤中:先选定材料层、涂敷光刻胶、曝光、显影时去除光刻胶、干法刻蚀或者湿法刻蚀,最终去除剩余光刻胶,此为完整的光刻流程。
另外,上述高温炉均为常压扩散炉管,常压扩散炉管是半导体生产线前工序的重要工艺设备之一,用于大规模集成电路、分立器件、电力电子、光电器件和光导纤维等行业的扩散、氧化、退火、合金及烧结等工艺。
流程中未详细阐述的工艺步骤都是常规工艺制程,例如引线孔光刻、引线孔腐蚀、漂酸、扩散、光刻、干法刻蚀等,就不在本申请里详细描述。
第二实施例
请继续参阅图3所示,本实施例提供一种半导体器件,采用所述的光敏元件的制备方法制成,所述半导体器件包括:衬底1;第一掺杂区21,掺杂于所述衬底1背面以及所述衬底1正面的周侧;第二掺杂区22,掺杂于所述衬底1正面的中心位置;第一氧化层4,形成于所述衬底1正面;以及,第二氧化层5,形成于所述第一氧化层4背离所述衬底1的一侧。
其中,第一掺杂区21为P+掺杂区,第二掺杂区22为N+掺杂区。在衬底1的背面掺杂形成P+掺杂区,在衬底1的正面中心位置生成N+掺杂区,N+掺杂区的外周为P+掺杂区,从而在半导体器件工作时,能够起到良好的分压效果。
进一步地,该半导体器件还包括:氧化层、减反层7、第一电极31和第二电极32,减反层7形成于衬底1正面,且减反层7上开设有引线孔,第一电极31位于引线孔内,第二电极32位于第一掺杂区21的背面,氧化层位于衬底1的正面,其包括位于衬底1正面的第一氧化层4和形成于第一氧化层4背离衬底1一侧的第二氧化层5。
其中,第一电极31为正极,正极通过金属铝沉积而成,第一电极31的厚度为2μm-2.4μm。第二电极32为负极,负极通过金属银沉积而成,负极自下而上依次通过金属钛、金属镍和金属银沉积而成。
另外,衬底1的原料为多晶硅,氧化层的材质为氧化硅。衬底1的厚度为300μm,相较于现有技术的600μm,本申请中的衬底1厚度较薄,在制备过程中,由于双面涂覆对衬底1没有划痕等损伤,所以衬底1在制备过程中无需减薄厚度,因此选用厚度为300μm的衬底1即可,与现有技术的离子注入相比,减少了工艺步骤,提高了工作效率。
需要说明的是,本实施例中的半导体器件还可以包括其他层结构,例如势垒、外延层等,在此就不再赘述。
本申请的技术方案可广泛应用于各种半导体器件的制备,如肖特基二极管(SchottkyBarrierDiode,SBD)、快恢复二极管(Fast Recovery Diode,FRD)、瞬态二极管(Transient Voltage Suppressor,TVS)、开关管二极管(switch diode)、整流二极管(Rectifier Diode)、光源三极管、可控硅整流元件、小信号三极管等分立器件门类,均可适用上述方案。
应当容易地理解,应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”,以使得“在……上”不仅意味着“直接处于某物上”,还包括“在某物上”且其间具有中间特征或层的含义,并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义,还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即,直接处于某物上)的含义。
文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸,或者可以具有比下层或上覆结构的范围小的范围。此外,层可以是匀质或者非匀质的连续结构的一个区域,其厚度小于该连续结构的厚度。例如,层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。半导体器件可以是层,可以在其中包括一个或多个层,和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如,互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种光敏元件的制备方法,其特征在于,包括:
提供衬底,在衬底的正面和背面分别生长第一氧化层;
通过湿法刻蚀的方式刻蚀掉衬底背面的第一氧化层和衬底正面周侧的第一氧化层;
分别对衬底的正面和背面以及第一氧化层的正面和侧面进行离子注入生成第一掺杂区,在对衬底任一面进行离子注入时,通过保护膜保护衬底另一面;
对衬底的正面和背面进行高温推结,在第一氧化层的正面、第一掺杂区的正面以及第一掺杂区的背面分别生长第二氧化层;
通过干法刻蚀的方式刻蚀掉衬底正面的第一氧化层和第二氧化层;
对衬底的正面进行扩散处理,生成第二掺杂区。
2.根据权利要求1所述的光敏元件的制备方法,其特征在于,所述衬底的厚度为300μm。
3.根据权利要求1所述的光敏元件的制备方法,其特征在于,在所述分别对衬底的正面和背面以及第一氧化层的正面和侧面进行离子注入生成第一掺杂区,在对衬底任一面进行离子注入时,通过保护膜保护衬底另一面的步骤中,包括:对衬底正面以及第一氧化层的正面和侧面进行离子注入,并通过蓝膜保护衬底背面,对衬底背面进行离子注入,并通过蓝膜保护衬底正面和第一氧化层。
4.根据权利要求1所述的光敏元件的制备方法,其特征在于,在所述对衬底的正面进行扩散处理,生成第二掺杂区的步骤之后,还包括:通过在高温炉内进行高温推结,在第二掺杂区的正面、第二氧化层的正面以及第二氧化层的背面分别生长牺牲层。
5.根据权利要求4所述的光敏元件的制备方法,其特征在于,在所述通过在高温炉内进行高温推结,在第二掺杂区的正面、第二氧化层的正面以及第二氧化层的背面分别生长牺牲层的步骤之后,还包括:通过漂酸的方式去除牺牲层、部分第二氧化层以及第二氧化层表面残留的有机物。
6.根据权利要求5所述的光敏元件的制备方法,其特征在于,在所述通过漂酸的方式去除牺牲层、部分第二氧化层以及第二氧化层表面残留的有机物的步骤之后,还包括:在第二掺杂区的正面以及第二氧化层的正面通过化学气相沉积的方式形成减反层。
7.根据权利要求6所述的光敏元件的制备方法,其特征在于,在所述第二掺杂区的正面以及第二氧化层的正面沉积减反层的步骤之后,还包括:通过湿法刻蚀的方式在减反层上刻蚀出引线孔。
8.根据权利要求7所述的光敏元件的制备方法,其特征在于,在所述通过湿法刻蚀的方式在减反层上刻蚀出引线孔的步骤之后,还包括:在引线孔上生长第一电极,并在第一掺杂区的背面生长第二电极。
9.根据权利要求1所述的光敏元件的制备方法,其特征在于,所述第一掺杂区为P+掺杂区,所述第二掺杂区为N+掺杂区,所述衬底为P型单晶硅区熔片。
10.一种半导体器件,采用权利要求1-9任一项所述的光敏元件的制备方法制成,其特征在于,所述半导体器件包括:
衬底;
第一掺杂区,掺杂于所述衬底背面以及所述衬底正面的周侧;
第二掺杂区,掺杂于所述衬底正面的中心位置;
第一氧化层,形成于所述衬底正面;以及,
第二氧化层,形成于所述第一氧化层背离所述衬底的一侧。
CN202111662589.8A 2021-12-31 2021-12-31 光敏元件的制备方法及半导体器件 Active CN114300581B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111662589.8A CN114300581B (zh) 2021-12-31 2021-12-31 光敏元件的制备方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111662589.8A CN114300581B (zh) 2021-12-31 2021-12-31 光敏元件的制备方法及半导体器件

Publications (2)

Publication Number Publication Date
CN114300581A true CN114300581A (zh) 2022-04-08
CN114300581B CN114300581B (zh) 2024-05-17

Family

ID=80973294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111662589.8A Active CN114300581B (zh) 2021-12-31 2021-12-31 光敏元件的制备方法及半导体器件

Country Status (1)

Country Link
CN (1) CN114300581B (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US6232172B1 (en) * 1999-07-16 2001-05-15 Taiwan Semiconductor Manufacturing Company Method to prevent auto-doping induced threshold voltage shift
US6333245B1 (en) * 1999-12-21 2001-12-25 International Business Machines Corporation Method for introducing dopants into semiconductor devices using a germanium oxide sacrificial layer
US20030157774A1 (en) * 2002-02-20 2003-08-21 Hitachi, Ltd. Method for manufacturing semiconductor device
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
JP2008103667A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
CN101960617A (zh) * 2008-03-27 2011-01-26 三菱电机株式会社 光电动势装置及其制造方法
CN102157363A (zh) * 2011-03-08 2011-08-17 电子科技大学 一种功率器件衬底背面的离子注入方法
CN103474442A (zh) * 2013-08-29 2013-12-25 上海宏力半导体制造有限公司 Coms图像传感器及其制作方法
CN103839957A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 Coms图像传感器及其制作方法
WO2014183669A1 (zh) * 2013-05-16 2014-11-20 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN104253028A (zh) * 2013-06-30 2014-12-31 无锡华润上华半导体有限公司 一种半导体圆片背面注入时对正面的保护方法
US20150364522A1 (en) * 2014-06-12 2015-12-17 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor
CN105810583A (zh) * 2014-12-30 2016-07-27 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管的制造方法
KR20160120871A (ko) * 2015-04-09 2016-10-19 이태복 전력용 반도체 장치 및 제조방법
CN205944122U (zh) * 2016-07-18 2017-02-08 苏州北鹏光电科技有限公司 低暗电流pin探测器
CN106784071A (zh) * 2016-12-07 2017-05-31 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
WO2017112747A1 (en) * 2015-12-21 2017-06-29 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN112164654A (zh) * 2020-09-25 2021-01-01 深圳基本半导体有限公司 集成肖特基二极管的功率器件及其制造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US6232172B1 (en) * 1999-07-16 2001-05-15 Taiwan Semiconductor Manufacturing Company Method to prevent auto-doping induced threshold voltage shift
US6333245B1 (en) * 1999-12-21 2001-12-25 International Business Machines Corporation Method for introducing dopants into semiconductor devices using a germanium oxide sacrificial layer
US20030157774A1 (en) * 2002-02-20 2003-08-21 Hitachi, Ltd. Method for manufacturing semiconductor device
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
JP2008103667A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
CN101960617A (zh) * 2008-03-27 2011-01-26 三菱电机株式会社 光电动势装置及其制造方法
CN102157363A (zh) * 2011-03-08 2011-08-17 电子科技大学 一种功率器件衬底背面的离子注入方法
WO2014183669A1 (zh) * 2013-05-16 2014-11-20 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN104253028A (zh) * 2013-06-30 2014-12-31 无锡华润上华半导体有限公司 一种半导体圆片背面注入时对正面的保护方法
CN103474442A (zh) * 2013-08-29 2013-12-25 上海宏力半导体制造有限公司 Coms图像传感器及其制作方法
CN103839957A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 Coms图像传感器及其制作方法
US20150364522A1 (en) * 2014-06-12 2015-12-17 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor
CN105810583A (zh) * 2014-12-30 2016-07-27 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管的制造方法
KR20160120871A (ko) * 2015-04-09 2016-10-19 이태복 전력용 반도체 장치 및 제조방법
WO2017112747A1 (en) * 2015-12-21 2017-06-29 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN205944122U (zh) * 2016-07-18 2017-02-08 苏州北鹏光电科技有限公司 低暗电流pin探测器
CN106784071A (zh) * 2016-12-07 2017-05-31 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN112164654A (zh) * 2020-09-25 2021-01-01 深圳基本半导体有限公司 集成肖特基二极管的功率器件及其制造方法

Also Published As

Publication number Publication date
CN114300581B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
JP6321861B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
US5053083A (en) Bilevel contact solar cells
CN110838536A (zh) 具有多种隧道结结构的背接触太阳能电池及其制备方法
TW202114240A (zh) 光偵測器
US20100108130A1 (en) Thin Interdigitated backside contact solar cell and manufacturing process thereof
TW201528344A (zh) 使用離子佈植製造的太陽電池射極區域
JP2005310830A (ja) 太陽電池および太陽電池の製造方法
KR20120122772A (ko) 태양전지와 그 제조 방법
JP2024529031A (ja) パッシベーティングコンタクト構造体、その製造方法及びそれを用いた太陽電池
CN210778636U (zh) 具有多种隧道结结构的背接触太阳能电池
WO2011160819A2 (en) Method for fabrication of a back side contact solar cell
KR20110089497A (ko) 기판에의 불순물 도핑 방법, 이를 이용한 태양 전지의 제조 방법 및 이를 이용하여 제조된 태양 전지
CN115377243A (zh) 光敏二极管的制备方法及半导体器件
CN114300348A (zh) 掺杂半导体器件的制备方法及半导体器件
WO2015114921A1 (ja) 光電変換装置
JP2007019259A (ja) 太陽電池およびその製造方法
CN114300581B (zh) 光敏元件的制备方法及半导体器件
CN114334632A (zh) 半导体器件的制备方法及半导体器件
TW201308625A (zh) 背電極太陽能電池的製作方法
CN110120434B (zh) 电池片及其制备方法
CN107302039A (zh) 一种背接触太阳能电池的掺杂处理方法
KR20170057388A (ko) 간소화 침착 공정으로 제조한 태양 전지
KR101740522B1 (ko) 태양 전지와 그 제조 방법
CN114300358A (zh) 二极管的制备方法及半导体器件
KR101711440B1 (ko) 다결정실리콘 광검출기의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant