CN114334632A - 半导体器件的制备方法及半导体器件 - Google Patents

Abstract

本申请涉及一种半导体器件的制备方法及半导体器件。该半导体器件的制备方法包括：在衬底表面形成外延层，在外延层背离衬底的一侧形成第一氧化层；在外延层内形成掺杂区；在高温炉内进行预扩散，预扩散温度为950℃‑1050℃；通过漂酸的方式对部分第一氧化层以及第一氧化层表面残留的有机物进行去除；在高温炉内进行再扩散，再扩散温度为800℃‑900℃，在第一氧化层背离衬底的一侧形成牺牲层；通过漂酸的方式对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除。本申请通过在低温条件下生长出比较疏松的牺牲层并去除牺牲层及部分第一氧化层，使得生产的半导体器件具有较小的漏电特性。

Description

半导体器件的制备方法及半导体器件

技术领域

本申请涉及半导体器件技术领域，特别是涉及一种半导体器件的制备方法及半导体器件。

背景技术

目前，随着电子产品在日常生活中日益普及，以及电子产品中器件尺寸的减小，密度增加，节省电源消耗已经成为主要挑战之一。

在半导体器件的制作过程中，需要向半导体基材掺杂，以形成N型半导体或P型半导体。在源漏区制备中，如以离子注入等方式形成掺杂区后，通常会通过高温扩散等方式形成较为致密的氧化层，也会令杂质扩散进入氧化层内，不便于杂质的去除，造成半导体器件的漏电特性增大，从而增加电子器件的功耗，不利于能耗的节约，并且，在去除氧化层的步骤中，各氧化层需要分步剥离，造成半导体器件的制备工艺繁琐。

发明内容

本申请旨在提供一种半导体器件的制备方法及半导体器件，以解决半导体器件漏电及工艺繁琐的问题。

第一方面，本申请实施例提出了一种半导体器件的制备方法，包括:在衬底表面形成外延层，在外延层背离衬底的一侧形成第一氧化层；

在外延层内形成掺杂区；

在高温炉内进行预扩散，预扩散温度为950℃-1050℃；

通过漂酸的方式对部分第一氧化层以及第一氧化层表面残留的有机物进行去除；

在高温炉内进行再扩散，再扩散温度为800℃-900℃，在第一氧化层背离衬底的一侧形成牺牲层；

通过漂酸的方式对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除。

在高温炉内进行预扩散，预扩散温度为950℃-1050℃的步骤中，还包括：向高温炉内通入氮气和氧气，氮气流量为10SLM-15SLM，氧气流量为0.5SLM-1.5SLM。

在高温炉内进行预扩散，预扩散温度为950℃-1050℃的步骤中，预扩散时间为30min-90min。

在高温炉内进行再扩散，再扩散温度为800℃-900℃的步骤中，还包括：向高温炉内通入氢气和氧气，氢气的流量和氧气的流量之比为1.5-1.8。

在高温炉内进行再扩散，再扩散温度为800℃-900℃的步骤中，预扩散时间为20min-40min。

通过离子注入形成掺杂区的外延层厚度与通过涂覆形成掺杂区的外延层厚度差值为0.25um-0.5um。

在外延层内形成掺杂区的步骤中，还包括：通过刻蚀的方式使第一氧化层形成沟槽，并通过涂覆的方式在衬底的沟槽内形成掺杂区。

采用氢氟酸或者去离子水对部分第一氧化层以及第一氧化层表面残留的有机物进行去除，采用氢氟酸或者去离子水对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除。

在通过漂酸的方式对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除的步骤之后，还包括:在真空度为E-3Pa，温度为350℃-400℃的真空环境中生长金属层。

第二方面，本申请实施例还提供了一种半导体器件，采用所述的半导体器件的制备方法制成，所述半导体器件包括：衬底；外延层，形成于所述衬底一侧；第一氧化层，形成于所述外延层背离所述衬底的一侧；以及，掺杂区，形成于所述外延层内。

根据本申请实施例提供的一种半导体器件的制备方法及半导体器件，该半导体器件的制备方法，在高温条件(950℃-1050℃)下进行预扩散，通过漂酸的方式去除部分第一氧化层及其表面杂质，在低温条件(800℃-900℃)生长出比较疏松的牺牲层，并通过漂酸的方式去除牺牲层、剥离部分第一氧化层及其表面杂质，防止高温条件下杂质扩散进入第一氧化层内部，达到去除半导体器件表面杂质目的，从而解决半导体器件漏电的问题，降低了电子器件的功耗；另外，第二次漂酸时不但可以去除牺牲层同时还可以剥离部分第一氧化层及其表面杂质，节省了半导体器件制备的工艺步骤。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请提供的一种半导体器件的制备方法的流程图；

图2(a)示出本申请提供的一种半导体器件的制备方法的第一氧化层生长的状态示意图；

图2(b)示出本申请提供的一种半导体器件的制备方法的第一氧化层经过一次光刻后的状态示意图；

图2(c)示出本申请提供的一种半导体器件的制备方法的预扩散后的状态示意图；

图2(d)示出本申请提供的一种半导体器件的制备方法的一次漂酸后的状态示意图；

图2(e)示出本申请提供的一种半导体器件的制备方法的再扩散后的状态示意图；

图2(f)示出本申请提供的一种半导体器件的制备方法的二次漂酸后的状态示意图；

图2(g)示出本申请提供的一种半导体器件的制备方法的层掺杂区推结的状态示意图；

图3示出本申请提供的一种半导体器件的剖视图。

附图标记说明：

1、衬底；2、外延层；3、掺杂区；4、金属层；5、第一氧化层；6、牺牲层；7、第二氧化层；8、势垒；9、沟槽。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

下述描述中出现的方位词均为图中示出的方向，并不是对本申请的具体结构进行限定。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸式连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本申请中的具体含义。

半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件。

随着现代功率控制电路对节能的要求的不断提高，电路中整流作用的功率整流二极管的开关性能的要求也不断提高，肖特基势垒二极管(Schottky Barrier Diodes)在低压电路中广泛使用。肖特基势垒二极管是利用金属与半导体势垒接触进行工作的一种多数载流子器件。这种二极管与普通的P-N结构型二极管相比，具有低正向压降、高开关速度等特点。

下面以肖特基势垒二极管为例，对其制备方法及层状结构进行说明。

第一实施例

图1示出本申请提供的一种半导体器件的制备方法的流程图。

请参见图1所示，本申请实施例提供一种半导体器件的制备方法，包括以下步骤：

S001、在衬底1表面形成外延层2，在外延层2背离衬底1的一侧形成第一氧化层5；

S002、在外延层2内形成掺杂区3；

S003、在高温炉内进行预扩散，预扩散温度为950℃-1050℃；

S004、通过漂酸的方式对部分第一氧化层5以及第一氧化层5表面残留的有机物进行去除；

S005、在高温炉内进行再扩散，再扩散温度为800℃-900℃，在第一氧化层5背离衬底1的一侧形成牺牲层6；

S006、通过漂酸的方式对牺牲层6、部分第一氧化层5以及第一氧化层5表面残留的有机物进行去除。

该半导体器件的制备方法，在高温条件(950℃-1050℃)下进行预扩散，通过漂酸的方式去除部分第一氧化层5及其表面杂质，在低温条件(800℃-900℃)生长出比较疏松的牺牲层6，并通过漂酸的方式去除牺牲层6、剥离部分第一氧化层5及其表面杂质，防止高温条件下杂质扩散进入第一氧化层5内部，达到去除半导体器件表面杂质目的，从而解决半导体器件漏电的问题，降低了电子器件的功耗；另外，第二次漂酸时不但可以去除牺牲层6同时还可以剥离部分第一氧化层5及其表面杂质，节省了半导体器件制备的工艺步骤。

在S001步骤之前，需要进行清洗，用硫酸和双氧水按照4：1的比例形成混合液，在温度110℃-120℃下，衬底1在混合液中加热10min-20min，然后浸没在纯水槽进行快排冲水(QDR)10min，期间需要经过喷淋、快排、溢流以及鼓泡等工艺设定要求，冲水后转到稀释的氢氟酸槽里漂酸30s-180s，氢氟酸和水按照1：50或1：100的比例进行混合，然后进行QDR冲水10min，冲水后进入离心甩干机甩干，工艺条件为500RPM-200RPM，甩干时间8min-10min，热氮8L/min-15L/min，期间经过低速甩、喷淋5L/min-10L/min，高速甩干、热氮烘干。

图2(a)示出本申请提供的一种半导体器件的制备方法的第一氧化层5生长的状态示意图；图2(b)示出本申请提供的一种半导体器件的制备方法的第一氧化层5经过一次光刻后的状态示意图。

请参阅图2(a)-图2(b)所示，在S001步骤之前，场氧化工艺在1000℃-1100℃的高温炉管里进行氢氧合成氧化，氢气流量和氧气流量的比值为1.5-1.8，在衬底1表面形成外延层2，在外延层2背离衬底1的一侧形成第一氧化层5。

外延层2生长在晶圆上，其作用为保证晶圆的厚度，外延层2是制造的器件的主要区域。晶圆主要是起支撑作用，在晶圆加工过程中，需要一定的厚度才能保证晶圆的平整度、经过高温扩散后仍然不会变形，从而不会影响光刻对比精度。

具体地，外延层2的厚度要根据不同的工艺进行调整，例如离子注入工艺与CSD涂源工艺，二者具有浓度差异，离子注入工艺浓度相对较地，故外延层2适当薄些，CSD涂源工艺浓度较高，外延层2需要增加厚度，从而保证两种工艺做出的产品电压参数是一致的。

具体地，产品电压为28V-220V,外延层2厚度为3.25um-19um。由于产品耐压不同，外延层2厚度也不同，100V以下的产品，通过离子注入形成掺杂区3的外延层2厚度与通过涂覆形成掺杂区3的外延层2厚度差值为0.25um-0.5um。

产品耐压与第一氧化层5的厚度是正相关关系，第一氧化层5越厚，耐压相对也高，本申请中，CSD涂源工艺由于漂酸时需要消耗3000A多的第一氧化层5，故需要设计时需要把损耗的第一氧化层5考虑进去。因此，第一氧化层5厚度范围1.1um-2.2um，工艺时间为120min-660min。

在S001步骤之后，对第一氧化层5背离衬底1的一侧经过一次光刻工艺：光刻工艺经过邻氨基苯酚(OAP)气相打底、涂胶、正面烘干、曝光、显影、修边、执行光刻计量工艺以进行经图案化光致抗蚀剂层的显影后检验(ADI)、背面烘干、腐蚀以及执行蚀刻计量工艺以进行经转印图案的蚀刻后检验(AEI)。

在光刻工艺之后，还包括：通过刻蚀的方式使第一氧化层5形成沟槽，并通过涂覆的方式在衬底1的沟槽内形成掺杂区3。

其中，涂覆是通过涂覆机实现的，涂覆机采用国产设备即可，投入少，且能得到与离子注入工艺相同的产品良率。具体地，涂覆采用CSD乳胶源，乳胶源可以采用国产厂商生产，进一步扩展了国内半导体配套需求，CSD乳胶源供应商是某地化学试剂研究所生产的，CSD乳胶源原成膜厚度控制5000A±500A，浓度控制范围，根据产品不同，分布范围20Ω/口-35Ω/口。

使用液态源旋转涂覆扩散掺杂工艺(CSD工艺)制备半导体器件,此掺杂工艺成本低产量高，并能达到离子注入掺杂工艺同样的表面浓度和结深,而且使用此CSD工艺与离子注入工艺生产的肖特基二极管品圆在电参数、良率基本一致、工艺重复性等方面与常规离子注入工艺一致，同时使用CSD工艺时，其产品所涉及的前后工艺流程保持不变。常规离子注入工艺形成保护环结构,需要采用大束流注入机，离子注入机的设备购置成本高设备维护复杂维修人员要求高配件消耗大；而采用此CSD工艺可以实现工艺低成本、高可靠性。

更加具体地，CSD乳胶源为带有硼掺杂剂的B30液态源，使用旋转涂覆法使第一氧化层5上覆盖一层带有硼掺杂剂的B30液态源，其中，涂覆机的高转速设置为1800RPM-3000RPM，低转速设置为500RPM-1000RPM，前后热板温度分别设置为100℃，冷板温度设置为40℃，滴源的含量为1.6ml-3ml，低速旋转6s-15s，高速旋转60s-100s,CSD乳胶源成膜后的膜厚控制在4500A-5500A，对环境的控制要求，温度为23℃±2℃，湿度为45％±5％。

另外，掺杂区3的形成可以通过离子注入的方式，但离子注入机比较突出的技术壁垒问题有：生产投入成本高，一台全新的离子注入机售价约为3-6.5千万人民币，采购周期长达两年，先进注入机还要受到某些西方国家限制。因而，本实施例中优先采用涂覆机的方式制备有源区。

需要说明的是，本申请已经应用于6英寸晶圆制造，尤其是应用于肖特基产品系列25V-205V和开关管系列等的制造，本申请的半导体器件的制备工艺能够产生很大的经济效益，2021年累计生产片量达25万片，产品良率可以达到98.9％。

图2(c)示出本申请提供的一种半导体器件的制备方法的预扩散后的状态示意图。

请参阅图2(c)所示，在S002的步骤中，具体包括：向高温炉内通入氮气和氧气，氮气流量为10SLM-15SLM，氧气流量为0.5SLM-1.5SLM，预扩散时间为30min-90min。

具体地，在高温炉管内以950℃-1050℃的温度进行高温扩散，向高温炉管内通入氮气的流量为10SLM-15SLM，向高温炉管内通入氧气的流量为0.5SLM-1.5SLM，根据产品特点及工艺要求进行设定预扩散的时间，工艺时间为30min-90min，进一步地，工艺时间可以设置为60min。

图2(d)示出本申请提供的一种半导体器件的制备方法的一次漂酸后的状态示意图。

请参阅图2(d)所示，在所述S003的步骤中，在所述一次漂酸的步骤中，采用氢氟酸对部分第一氧化层5以及第一氧化层5表面残留的有机物进行去除。

涂源预扩散后进行漂酸作业，采用氢氟酸的含量和水的含量之比为1：20或1：50制成漂酸溶液，漂酸时间为5min-15min，具体可以为10min，漂酸后保留第一氧化层5的膜厚在9000A-9500A，然后进入QDR冲水10min，冲水后进入离心甩干机内甩干，离心甩干机的工艺条件为500RPM-2000RPM，甩干时间8min-10min，具体可以为9min，通入的热氮含量为8L/min-15L/min，期间经过低速甩、喷淋、高速甩干以及热氮烘干等工艺步骤。

图2(e)示出本申请提供的一种半导体器件的制备方法的再扩散后的状态示意图。

请参阅图2(e)所示，在所述S004的步骤中，具体包括：向高温炉内通入氢气和氧气，氢气的流量和氧气的流量之比为1.5-1.8。预扩散时间为20min-40min。牺牲层6的厚度为150A-300A。

具体地，在高温炉内以800℃-900℃的温度进行低温氢氧合成氧化，其中，氢气和氧气的含量比为1.5-1.8，工艺时间为20min-40min，这样在低温条件下能够生长出比较疏松的牺牲层6，牺牲层6的厚度具体为150A-300A。

图2(f)示出本申请提供的一种半导体器件的制备方法的二次漂酸后的状态示意图。

请参阅图2(f)所示，在所述S005的步骤中，采用去离子水对牺牲层6以及部分第一氧化层5进行去除。

具体地，利用体积分数为2％-5％的去离子水漂去牺牲层6，在牺牲层6去除的同时，也把衬底1以及第一氧化层5上生长的掩膜版杂质等有机物完全剥离，达到去除表面杂质目的，使半导体器件具有更小的漏电特性。

需要说明的是，牺牲层6是指生长上去的氧化层再去除掉，牺牲层6的作用是可以彻底清除衬底1表面杂质，降低半导体器件的漏电风险，提供半导体器件的性能。

图2(g)示出本申请提供的一种半导体器件的制备方法的层掺杂区3推结的状态示意图。

请参阅图2(g)所示，在所述S005的步骤之后，还包括对掺杂区3进行推结的步骤，以P+推结为例进行说明，该工艺实际作用是在P+推结形成一定结深后，P+掺杂区3生长4000A-8000A的第二氧化层7保护半导体器件。先在高温炉内以1050℃-1100℃的温度进行高温推结，推结时向高温炉内通入氮气和氧气，氮气的流量为10SLM-15SLM,氧气的流量为0.6SLM-1.5SLM，推结的工艺时间设置根据产品不同有所不同，工艺时间范围为60min-180min，具体的工艺时间可以为90min，P+推结完成后继续进行氧化工艺，先将高温炉内的温度降到氧化工艺所需温度，即1000℃-1050℃，再进行氢氧合成氧化，氢气的含量和氧气的含量支臂为1.5-1.8，氢氧合成氧化的工艺时间为40min-120min，具体可以为80min，生长的第二氧化层7厚度范围4000A-8000A。P+推结后，半导体器件还需要经过引线孔光刻、引线孔腐蚀、清洗、溅射、合金、清洗、正面蒸发、光刻以及腐蚀等步骤。

在上述步骤之后，半导体器件还需要经过真空合金的工艺，真空合金的工艺需要在真空度为E-3Pa，温度为350℃-400℃，工艺时间为20min-60min中进行。真空合金工艺的主要作用是使半导体器件表面的金属层4形成良好的欧姆接触，降低产品正向电压Vf。在真空合金的步骤后，半导体器件通过减薄、清洗、背面蒸发以及中测划片等步骤，最后检验入库。

需要说明的是，上述高温炉均为常压扩散炉管，常压扩散炉管是半导体生产线前工序的重要工艺设备之一，用于大规模集成电路、分立器件、电力电子、光电器件和光导纤维等行业的扩散、氧化、退火、合金及烧结等工艺。

流程中未详细阐述的工艺步骤都是常规工艺制程，例如引线孔光刻、引线孔腐蚀、清洗、溅射、合金、正面蒸发、光刻、腐蚀、扩散、氧化、退火、合金及烧结等，上述工艺步骤均已作为现有技术公开，就不在本申请里详细描述。

第二实施例

本实施例提供一种半导体器件，采用所述的半导体器件的制备方法制成，所述半导体器件包括：衬底1、外延层2、金属层4、第一氧化层5以及第二氧化层7。外延层2形成于衬底1一侧，外延层2背离衬底1的一侧设有第一氧化层5，第一氧化层5背离衬底1的一侧设有第二氧化层7，第二氧化层7背离衬底1的一侧设有金属层4，金属层4和外延层2之间形成势垒8。外延层2还设有沟槽，沟槽内设有掺杂区3.

其中，对于离子注入工艺形成的半导体器件而言，衬底1的厚度为620um,外延层2的厚度为5.25um,第一氧化层5的初始厚度为8500A。对于CSD涂覆工艺形成的半导体器件而言，衬底1的厚度为620um,外延层2的厚度为5.6um,第一氧化层5的初始厚度为11000A-13000A。器件制造就在外延层2上，根据实验选取符合产品特性的外延层2厚度。离子注入工艺的第一氧化层5的厚度和CSD涂覆工艺的第一氧化层5的厚度不同，CSD涂覆工艺根据后面漂酸损失的第一氧化层5厚度及耐压的技术要求，选取符合产品设计要求的第一氧化层5厚度。

因为半导体中存在着大量的电子，金属层4中仅有极少量的自由电子，所以电子便从浓度高的外延层2中向浓度低的金属层4中扩散。显然，金属层4中没有空穴，也就不存在空穴自金属层4向外延层2的扩散运动。随着电子不断从外延层2扩散到贵金属层4，外延层2的表面电子浓度表面逐渐降低，表面电中性被破坏，于是就形成势垒8，其电场方向为金属层4至外延层2。但在该电场作用之下，金属层4中的电子也会产生从金属层4向外延层2的漂移运动，从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒8。

其中，外延层2可以包括N型外延层2或者P型外延层2，相应的，N型外延层2上设置P+掺杂区3，P型外延层2上设置N+掺杂区3。金属层4为正面金属层4，即正极，金属层4包括自下而上设置的钛/镍/银。

需要说明的是，本实施例中的半导体器件还可以包括其他层结构，例如负极等，在此就不再赘述。

本申请的技术方案可广泛应用于各种半导体器件的制备，如肖特基二极管(SchottkyBarrierDiode，SBD)、快恢复二极管(Fast Recovery Diode，FRD)、瞬态二极管(Transient Voltage Suppressor，TVS)、开关管二极管(switch diode)、整流二极管(Rectifier Diode)、光源三极管、可控硅整流元件、小信号三极管等分立器件门类，均可适用上述方案。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。半导体器件可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：

在衬底表面形成外延层，在外延层背离衬底的一侧形成第一氧化层；

在外延层内形成掺杂区；

在高温炉内进行预扩散，预扩散温度为950℃-1050℃；

通过漂酸的方式对部分第一氧化层以及第一氧化层表面残留的有机物进行去除；

在高温炉内进行再扩散，再扩散温度为800℃-900℃，在第一氧化层背离衬底的一侧形成牺牲层；

通过漂酸的方式对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除。

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述高温炉内进行预扩散，预扩散温度为950℃-1050℃的步骤中，还包括：向高温炉内通入氮气和氧气，氮气流量为10SLM-15SLM，氧气流量为0.5SLM-1.5SLM。

3.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，在所述高温炉内进行预扩散，预扩散温度为950℃-1050℃的步骤中，预扩散时间为30min-90min。

4.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述高温炉内进行再扩散，再扩散温度为800℃-900℃的步骤中，还包括：向高温炉内通入氢气和氧气，氢气的流量和氧气的流量之比为1.5-1.8。

5.根据权利要求1或4所述的半导体器件的制备方法，其特征在于，在所述高温炉内进行再扩散，再扩散温度为800℃-900℃的步骤中，预扩散时间为20min-40min。

6.根据权利要求1所述的半导体器件的制备方法，其特征在于，通过离子注入形成掺杂区的外延层厚度与通过涂覆形成掺杂区的外延层厚度差值为0.25um-0.5um。

7.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述外延层内形成掺杂区的步骤中，还包括：通过刻蚀的方式使第一氧化层形成沟槽，并通过涂覆的方式在衬底的沟槽内形成掺杂区。

8.根据权利要求1所述的半导体器件的制备方法，其特征在于，采用氢氟酸或者去离子水对部分第一氧化层以及第一氧化层表面残留的有机物进行去除，采用氢氟酸或者去离子水对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除。

9.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述通过漂酸的方式对牺牲层、部分第一氧化层以及第一氧化层表面残留的有机物进行去除的步骤之后，还包括:在真空度为E-3Pa，温度为350℃-400℃的真空环境中生长金属层。

10.一种半导体器件，采用权利要求1-9任一项所述的半导体器件的制备方法制成，其特征在于，所述半导体器件包括：

衬底；

外延层，形成于所述衬底一侧；

第一氧化层，形成于所述外延层背离所述衬底的一侧；以及，

掺杂区，形成于所述外延层内。

Images