KR970003836B1 - 반도체 소자의 게이트 산화막 형성방법 - Google Patents
반도체 소자의 게이트 산화막 형성방법 Download PDFInfo
- Publication number
- KR970003836B1 KR970003836B1 KR1019930026657A KR930026657A KR970003836B1 KR 970003836 B1 KR970003836 B1 KR 970003836B1 KR 1019930026657 A KR1019930026657 A KR 1019930026657A KR 930026657 A KR930026657 A KR 930026657A KR 970003836 B1 KR970003836 B1 KR 970003836B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate oxide
- temperature
- oxidation process
- oxidation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 230000006641 stabilisation Effects 0.000 claims abstract description 12
- 238000011105 stabilization Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 abstract description 16
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical group ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 abstract description 12
- 230000000630 rising effect Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 7
- 238000000746 purification Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- NYQDCVLCJXRDSK-UHFFFAOYSA-N Bromofos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(Br)C=C1Cl NYQDCVLCJXRDSK-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001510 metal chloride Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
요약 없음
Description
본 발명은 반도체 소자의 게이트 산화막을 형성하는 방법에 관한 것으로, 특히 게이트 산화막 형성시 저온 산화막 성장방법으로 형성시키되, 주산화공정(Oxidation)전에 실시하는 온도상승 및 안정화공정에서 개스 분위기를 N2, O2및 DCE(Dichloroethylene)로 하며, 그 비율은 30 : 0.5 : 0.47 SLPM(Standard Litter Per Minute)으로 하고, 예비산화, 주산화 및 후정화 공정에서 기압을 1.5기압 이상으로 하여 게이트 산화막을 형성하므로써, 금속성 불순물(Metallic Impurity)이나 자연산화막에 의한 불완전한 특성을 제거하여 게이트 산화막의 특성을 향상시킬 수 있는 반도체 소자의 게이트 산화막을 형성하는 방법에 관한 것이다.
일반적으로, 게이트 산화막을 성장하는 방법으로 고온 산화막 성장방법과 저온 산화막 성장방법이 있는데, 그 공정 단계는 게이트 산화막을 형성할 웨이퍼를 반응로에 장착 → 온도상승 → 안정화 → 예비산화 → 주산화 → 후정화 → 온도상승 → 어닐링 → 온도하강 → 꺼냄 → 냉각의 공정순으로 게이트 산화막을 형성한다.
고온 산화막 성장방법은 하기 [표 1]에서와 같은 공정으로 게이트 산화막을 형성시킨다.
[표 1]
상기 [표 1]에 의하면, 650℃의 반응로에 게이트 산화막을 형성시킬 웨이퍼를 장착하고, 온도를 800℃로 상승시킨 후 안정화 및 예비산화를 실시하고, 상기 반응로에 O2: H2: N2=8 : 8 : 0.2SLPM 분위기로 하여 주산화공정을 실시한 후 후정화하고, 다시 온도를 900℃로 상승시켜 어닐링공정을 행한 후 온도를 800℃ 하강시켜 냉각 공정을 거치므로 게이트 산화막이 형성된다.
상기 공정에서 반응로의 기압은 1기압(760mmHg)이다.
그러나, 이 방법으로 게이트 산화막을 형성할 경우에 실리콘 기판과 게이트 산화막의 접촉면에서 셀프-인터스티셜(Self Interstitial: 정상적으로 결합되지 않은 본딩류와 같은 결함물질)이 형성되고, 산화 공정시 결함물질이 퇴적 및 불순물의 확산을 야기시켜 소자의 수율을 저하시키는 문제가 있어, 저온에서의 산화막 성장방법이 대두되었다.
저온 산화막 성장방법은 하기 〈표 2〉에서와 같은 공정으로 게이트 산화막을 형성시킨다.
[표 2]
상기 [표 2]에 의하면, 650℃의 반응로에 게이트 산화막을 형성시킬 웨이퍼를 장착하고, 이후 온도를 700℃로 상승시킨 후 안정화 및 예비산화를 실시하고, 상기 반응로에 O2: H2: DCE=8 : 8 : 0.14SLPM 분위기로 하여 주산화공정을 실시한 후 후정화하고, 다시 온도를 800℃로 상승시켜 어닐링 공정을 행한 후 온도를 하강시키는 공정으로 게이트 산화막을 형성한다.
상기 공정에서 반응로의 기압은 1기압(760mmHg)이다.
그러나, 이 방법은 상기 고온 산화막 성장방법에 비하여 자연산화막의 성장을 억제하고, 소자의 누설 전류의 증가를 방지하며, 실리콘 기판에 함유된 금속성 불순물(Metallic Impurity)의 확산을 방지할 수 있으나 실리콘 기판과 산화막의 접촉면에 형성된 고정전하나 트랩전하 등은 제거시키지 못하여 소자에서의 산화막 고유의 성능(Performance)을 저하시키는 문제가 있다.
상술한 고온 산화막 성장방법 및 저온 산화막 성장방법에서는 주산화공정 이전에 자연산화막이 성장되는데, 이 자연산화막 내부에 함유된 불완전한 Si-댕글링 본드(Si-Dangling Bond, 예를 들어 Si-O, Si-H, OH 등) 또는 실리콘 기판 표면의 금속성 불순물이 제거되지 않고 남아있게 되어 상기한 문제점을 야기시킨다.
따라서, 본 발명은 상기 종래의 저온 산화막 성장방법으로 발생되는 문제점을 해결하여 게이트 산화막의 특성을 향상시켜 반도체 소자의 수율증대 및 신뢰도를 증대시키는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 게이트 산화막 형성방법은 게이트 산화막을 성장하는 산화 공정전 온도상승 및 안정화공정시 N2, O2및 DCE 개스 분위기하에서 실시하고, 또한 산화공정시 기압을 대기압보다 높게 하며, 이후 어닐링공정을 통하여 게이트 산화막을 형성하는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명하기로 한다.
상술한 종래의 저온 산화막 성장방법으로 생성되는 불완전한 본딩류(예를 들어, Si-O, SiOX, OH, O 등)와 실리콘 기판 표면에 잔재하는 금속성 불순물을 제거하기 위한 본 발명의 반도체 소자의 게이트 산화막 형성방법을 하기 [표 3]을 참조하여 설명하면 다음과 같다.
[표 3]
상기 [표 3]에 의한 본 발명의 저온 산화막 성장방법은 게이트 산화막을 형성시킬 웨이퍼를 1기압 650℃의 반응로에 장착하고, 이후 반응로의 개스 분위기를 N2: O2: DCE(또는 TCA)=30 : 0.5 : 0.47SLPM으로 하여 온도를 700℃로 상승시켜 안정화공정을 실시하고, 상기 N2, O2및 DCE 개스를 제거하면서 기압을 1.5 기압으로 상승시켜 예비산화, 주산화 및 후정화공정을 실시하되, 상기 주산화공정시 개스분위기를 O2: H2: DCE=8 : 8 : 0.14로 하고, 다시 반응로의 기압을 1기압으로 하강시키면서 온도를 800℃로 상승시켜 어닐링공정을 실시한 후 온도를 하강시키는 공정으로 게이트 산화막을 형성한다.
상기 공정중 온도상승 및 안정화공정시 실리콘 기판에 Si-본드와 같은 본딩류(예를 들어, Si-O, SiOX, OH, O 등)를 함유하고 있는 자연산화막이 성장하는데, 이 본딩류는 게이트 산화막의 특성을 저하시키는 요인으로 작용하며, 특히 실리콘 기판 표면에 금속성 불순물이 잔재하게 되어 이 또한 게이트 산화막의 특성을 저하시키게 된다. 즉 자연산화막 자체에 함유된 불완전한 본딩류나 실리콘 기판 표면의 금속성 불순물이 산화공정중 확산되어 인터스티셜을 형성하여 격자배열을 불연속하게 하므로서 산화막에 스트레스(Stress)를 유발시키며, 실리콘기판과 게이트 산화막 접촉면에 트랩(Trap)양을 증가시키는 등 게이트 산화막 특성을 저하시킨다.
이러한 본딩류와 금속성 불순물을 제거하기 위하여, 본 발명에서는 온도상승 및 안정화 공정시 N2, O2및 DCE 개스를 첨가하여(DCE: C2H2Cl2+2O2→2HCl+2CO2생성) 생성된 염소(Chiorine)로 자연산화막에 함유된 불완전한 본딩류에 에너지를 가하여 불완전하게 결속된 본드를 파괴하여 완전한 SiO2로 반응하게 하거나 또는 불완전한 본딩류를 Cl-본드(Chlorinated-Bond, 예를 들어 Si-O-Cl, SiOX-Cl, OH-Cl, O-Cl 등)로 만들어 활동을 정지(Inactive)시키므로 자연산화막에 함유된 불완전한 본딩류가 게이트 산화막과 실리콘 기판의 접촉면에서 결함요소로 작용하지 못하게 한다.
또한, 생성된 염소(Cl)는 실리콘 기판 표면에 잔재하는 금속성 불순물과 결합하여 염화금속(Netal Chloride)을 형성하여 산화공정을 거치면서 휘발시켜 금속성 불순물을 제거한다.
상기 본딩류와 금속성 불순물을 제거하는 효과를 증대시키기 위하여, 예비산화, 주산화 및 후정화 공정시 반응로의 기압을 1.5기압으로 상승시켜 대기압에서의 산화에 비하여 완전한 산화가 이루어지도록 하므로서 과잉의 실리콘(Si)이나 산소(O2)가 인터스티셜을 형성하지 못하게 하고, 결집된 결함(Preexisting Stacking Fault)에서 과잉의 Si 원자나 O2원자를 이동하게 하여 SiO2로 성장하게 하는 에너지를 주게 되어 결함의 생성을 감소시킨다. 그리고 산화속도를 빠르게 하므로 불순물의 확산을 방지한다.
본 발명에 의하면, 주산화공정인 온도상승 및 안정화공정시 성장되는 자연산화막의 본딩류와 실리콘 기판 표면의 금속성 불순물을 N2: O2: DCE(또는 TCA)=30 : 0.5 : 0.47SLPM 개스 분위기에서 생성된 염소의 고유성질을 이용하여 제거하고, 또한 예비산화, 주산화 및 후정화공정에서 기압을 1.5 기압 이상으로 하여 자연산화막의 특성과 금속성 불순물에 대한 제거 특성을 더욱 향상시킨다.
따라서, 본 발명은 게이트 산화막의 특성을 저하시키는 자연산화막과 금속성 불순물의 결함요인을 제거하므로 게이트 산화막의 질을 향상시킬 수 있어 반도체 소자의 수율을 증대시키는 효과가 있다.
Claims (5)
- 게이트 산화막을 형성시킬 웨이퍼를 대기압 상태의 반응로에 장착한 후, 저온 산화공정과 어닐링 공정으로 이루어지는 반도체 소자의 게이트 산화막 형성방법에 있어서, 게이트 산화막을 성장하는 산화 공정전 온도상승 및 안정화공정시 N2, O2및 DCE 개스 분위기하에서 실시한 후 산화공정과 어닐링공정을 통하여 게이트 산화막을 형성하는 것을 특징으로 하는 게이트 산화막 형성방법.
- 제 1 항에 있어서, 상기 게이트 산화막을 성장시키는 산화공정시 반응로의 기압을 대기압보다 높게 하는 것을 특징으로 하는 게이트 산화막 형성방법.
- 제 2 항에 있어서, 상기 산화공정시 반응로의 기압이 1.5 기압인 것을 특징으로 하는 케이트 산화막 형성방법.
- 제 1항에 있어서, 상기 온도상승 및 안정화 공정시 개스 분위기의 비율이 N2: O2: DCE=30 : 0.5 : 0.47SLPM의 비율인 것을 특징으로 하는 게이트 산화막 형성방법.
- 0.47SLPM 의 비율인 것을 특징으로 하는 게이트 산화막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026657A KR970003836B1 (ko) | 1993-12-07 | 1993-12-07 | 반도체 소자의 게이트 산화막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026657A KR970003836B1 (ko) | 1993-12-07 | 1993-12-07 | 반도체 소자의 게이트 산화막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021253A KR950021253A (ko) | 1995-07-26 |
KR970003836B1 true KR970003836B1 (ko) | 1997-03-22 |
Family
ID=19370049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930026657A KR970003836B1 (ko) | 1993-12-07 | 1993-12-07 | 반도체 소자의 게이트 산화막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970003836B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980006521A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체소자의 게이트 산화막 제조방법 |
-
1993
- 1993-12-07 KR KR1019930026657A patent/KR970003836B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950021253A (ko) | 1995-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6436846B1 (en) | Combined preanneal/oxidation step using rapid thermal processing | |
JP3491050B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
KR970003836B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
JP2000091577A (ja) | ゲ―ト酸化物を形成する方法 | |
KR100432496B1 (ko) | 어닐 웨이퍼의 제조 방법 | |
KR970006216B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
JP3042659B2 (ja) | 半導体ウエーハの酸化方法 | |
CN1147922C (zh) | 制造薄栅氧化硅层的方法 | |
JPH05299413A (ja) | 半導体装置の製造方法 | |
KR100296135B1 (ko) | 반도체소자의산화막형성방법 | |
KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
JP3032565B2 (ja) | 半導体装置の製造方法 | |
KR100310461B1 (ko) | 실리콘산화막의형성방법 | |
KR100312971B1 (ko) | 실리콘 웨이퍼내의 산소 불순물 농도 감소방법 | |
JPS5818929A (ja) | 半導体装置の製造方法 | |
JP3243915B2 (ja) | Cvd酸化膜の界面酸化方法 | |
KR0125310B1 (ko) | 반도체 소자의 산화막 형성방법 | |
KR960013152B1 (ko) | 반도체소자의 게이트 산화막 형성방법 | |
KR950011989B1 (ko) | 게이트 산화막 형성방법 | |
JPH02237025A (ja) | 半導体装置の製造方法 | |
KR930006734B1 (ko) | 씨모스소자의 산화막 성장방법 | |
KR960009977B1 (ko) | 반도체 소자의 희생 산화막 형성 방법 | |
KR100305204B1 (ko) | 반도체소자의게이트산화막형성방법 | |
KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |