KR0125310B1 - 반도체 소자의 산화막 형성방법 - Google Patents

반도체 소자의 산화막 형성방법

Info

Publication number
KR0125310B1
KR0125310B1 KR1019940016085A KR19940016085A KR0125310B1 KR 0125310 B1 KR0125310 B1 KR 0125310B1 KR 1019940016085 A KR1019940016085 A KR 1019940016085A KR 19940016085 A KR19940016085 A KR 19940016085A KR 0125310 B1 KR0125310 B1 KR 0125310B1
Authority
KR
South Korea
Prior art keywords
tube
oxide film
dce
semiconductor device
wafer
Prior art date
Application number
KR1019940016085A
Other languages
English (en)
Other versions
KR960005837A (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940016085A priority Critical patent/KR0125310B1/ko
Publication of KR960005837A publication Critical patent/KR960005837A/ko
Application granted granted Critical
Publication of KR0125310B1 publication Critical patent/KR0125310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 산화막 형성방법에 관한 것으로, 튜브내에서 산화막 성장공정전에 정화공정을 실시하고 산화막 성장공정후에 표면 처리공저을 실시하여 튜브내의 소디움 이온(sodium ion) 제거와 튜브내부를 패시베이션(passivation)하는 효과를 증대시켜 산화막의 질을 향상시킬 수 있는 반도체 소자의 산화막 형성방법에 관한 것이다.

Description

반도체 소자의 산화막 형성방법
본 발명은 반도체 소자의 산화막 형성방법에 관한 것으로, 특히 튜브내에서 산화막 성장공정전에 정화공정을 실시하고 산화막 성장공정후에 표면처리공정을 실시하여 튜브내의 소디움 이온(sodium ion) 제거와 튜브내부를 패시베이션(passivation)하는 효과를증대시켜 산화막의 질을 향상시킬 수 있는 반도체 소자의 산화막 형성방법에 관한 것이다.
반도체 소자의 제조공정중 게이트 산화막 또는 필드 산화막 형성공정시 튜브내부의 조건에 따라 품질이 변하며, 품질이 나쁠 경우 소자의 신뢰성을 저하시키게 된다.
종래의 게이트 산화막을 형성하는 방법을 하기[표 1]을 참조하여 설명하면 다음과 같다.
[표 1]
상기 표 1에 의하면, 산화막을 형성할 웨이퍼를 보트(boat)에 장착한 후 에트모스칸 튜브(atmoscan tube)를 300∼650℃의 온도상태인 프로세스 튜브(process tube)에 장착한 후 안정화하고, 800∼900℃로 온도를 상승한 후 다시 안정화한 다음 예비산화, 주산화, 후정화공정으로 산화막을 성장시키고, 다시 온도를 990∼1000℃정도 상승한 후 어닐링공정을 실시하고, 600∼800℃로 온도를 하강한 후 꺼냄 및 냉각공정으로 웨이퍼상에 게이트 산화막 형성공정을 완료한다.
상기와 같이 산화막을 형성할 웨이퍼를 프로세스 튜브에 장착한 후 안정화 공정을 거친 다음 바로 온도상승과 안정화 이후에 산화막을 성장한다. 이러한 공정진행시, 프로세스 튜브가 대기중에 노출되어 내부가 오염된 상태로 에트모스칸 튜브가 장착되고, 바로 산화막을 성장하는 단계로 이어지기 때문에, 대기중에 노출시 또는 상온상태에서 650℃ 및 800℃로 온도가 변할 때 에트모스칸 튜브 및 프로세스 튜브내에 흡착되는 소디움 이온과 이때 생성되는 산소가 튜브 표면에 흡착되어 있어 산화막 성장공정시 결합(defect)의 원인이 된다. 또한 어닐링 이후 온도를 하강하고 바로 에트모스칸 튜브가 밖으로 나오기 때문에 에트모스칸 튜브가 대기중에 노출되어 에트모스칸 튜브가 오염된다. 이로 인하여 다음의 산화막 형성시 나쁜 영향을 주게 된다.
따라서, 본 발명은 튜브내에서 산화막 성장공정전에 O2, DCE(1, 2-Dichloroethylene)를 주입하는 정화공정으로 튜브내의 소디움 이온을 제거하면서 튜브내에 흡착된 산소를 제거하고, 또한 산화막 성장공정후 O2, N2, 및 DCE를 주입하는 표면처리공정으로 튜브를 표면처리하여 튜브가 대기중에 노출될 때 생성되는 소디움 이온과 금속성 불순물에 대한 게이트링(gattering) 효과를 증대시킬 수 있는 반도체 소자의 산화막 형성방법을 제공함에 그 목적이 있다.
이하, 본 발명을 상세히 설명하기로 한다.
본 발명에 의한 산화막 형성방법중 일실시예로 게이트 산화막을 형성하는 방법을 하기 [표 2]를 참조하여 설명하면 다음과 같다.
[표 2]
상기 [표 2]에 의하면, 산화막을 형성할 웨이퍼를 보트에 장착한 후 에트모스칸 튜브를 650∼800℃의온도상태인 프로세스 튜브인 완전히 장착한후 정화공정을 실시한 다음 안정화하고, 800∼900℃로 온도를 상승한 후 다시 안정화한 다음 예비산화, 주산화, 후정화공정으로 산화막을 성장시키고, 다시 온도를 900∼1000℃ 정도 상승한 후 어닐링공정을 실시하고, 600∼800℃로 온도를 하강한 후 표면처리공정을 실시하고, 이후 꺼냄 및 냉각공정으로 웨이퍼상에 게이트 산화막 형성공정을 완료한다.
상기에서, 산화막 성장공정전에 실시하는 정화공정은 O2와 DCE를 주입하여 튜브 내부를 정화하는데, 이때 O2는 3∼8SLPM 정도로 주입하고 DCE는 0.3∼0.6SLPM 정도로 주입한다. 주입된 O2와 DCE는 상호 반응을 통하여 HCI을 생성시키는데, 이 HCI은 프로세스 튜브와 프로세스 튜브에 로딩된 에트모스칸 튜브내에 잔재하는 소디움 이온을 제거시키며, 또한 튜브 표면을 CI로 식각하여 옹며된 산소 본드(oxygen bond)류를 제트링하는 효과와 함께 튜브 밖으로 날려보내어 산화막 성장공정전에 튜브를 깨끗이 정화한 상태가 되게 한다. 따라서 산화막 성장공정시 질이 양호한 산화막을 성장시킬 수 있다.
한편 산화막을 성장하고 어닐링한 다음 에트모스칸 튜브를 밖으로 꺼내기 전에 실시하는 표면처리공정은 O2, N2및 DCE를 중비하여 튜브 표면을 처리하는데, 이때 O2, 는 3∼8SLPM 정도로 주입하고 N2는 25∼30SLPM 정도로 주입하며 DCE는 0.3∼0.6SLPM 정도로 주입한다. 주입된 O2와 DCE는 상호 반응을 통하여 HCI를 생성시키는데 CI을 튜브내에서 패시베이션(passivation)시켜 튜브 표면에 흡착되는 소디움 이온을 제한하고, 대기중에 노출시 오염의 근원이 되는 금속성 불순물을 게트링하여 다음에 진행되는 산화막 형성공정의 결함요인을 제거한다. 그리고 N2는 튜브내를 정화시킨다.
상기 [표 2]를 참조한 본 발명의 설명은 게이트 산화막 형성공정을 일실시예로 하였으나, 일반적인 산화막 또는 필드 산화막 성장시에도 상기한 공정을 적용할 수 있다.
상술한 바와 같이 본 발명은 튜브내의 오염 및 공정중 발생되는 오염을 방지 및 제거하므로써 질이 향상된 산화막을 형성할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Claims (2)

  1. 산화막을 형성할 웨이퍼를 소정의 튜브에 장착한 후 산화공정을 실시하고, 온도를 상승시킨 상태에서 열처리하고, 이후 웨이퍼를 꺼냄으로써 산화막 형성을 완료하는 반도체 소자의 산화막 형성방법에 있어서, 상기 산화공정을 실시하기 전에 O2, DCE를 주입하여 튜브 표면을 처리하는 공정을 포하하는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  2. 제1항에 있어서, 상기 정화공정은 O2/DCE=3∼8/0.3∼0.6SLPM 정도로 주입하고, 상기 표면처리공정은 O2/N2/DCE=3∼8/25∼30/0.3∼0.6SLPM 정도로 주입하는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
KR1019940016085A 1994-07-06 1994-07-06 반도체 소자의 산화막 형성방법 KR0125310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016085A KR0125310B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016085A KR0125310B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960005837A KR960005837A (ko) 1996-02-23
KR0125310B1 true KR0125310B1 (ko) 1997-12-10

Family

ID=19387330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016085A KR0125310B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0125310B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548937A (zh) * 2015-09-18 2017-03-29 上海先进半导体制造股份有限公司 退火的工艺方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250234B1 (ko) * 1997-08-09 2000-04-01 밍 루 차륜잠김 방지장치의 전자제어 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548937A (zh) * 2015-09-18 2017-03-29 上海先进半导体制造股份有限公司 退火的工艺方法
CN106548937B (zh) * 2015-09-18 2019-06-25 上海先进半导体制造股份有限公司 退火的工艺方法

Also Published As

Publication number Publication date
KR960005837A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR940006183A (ko) 반도체기판 및 그 처리방법
JP2008508176A (ja) 炭化ケイ素構造体の精製方法
JPH0997789A (ja) 半導体装置の製造方法
KR0125310B1 (ko) 반도체 소자의 산화막 형성방법
KR100749145B1 (ko) 보호막 부착 실리콘 보트 및 그 제조방법, 그를 이용하여열처리된 실리콘 웨이퍼
JPS62123098A (ja) シリコン単結晶の製造方法
JP4000583B2 (ja) シリコンウェーハの製造方法
KR100296135B1 (ko) 반도체소자의산화막형성방법
CN104810263B (zh) 栅氧化层的制造方法
JP4259881B2 (ja) シリコンウエハの清浄化方法
JP2004072066A (ja) アニールウェーハの製造方法
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR960013152B1 (ko) 반도체소자의 게이트 산화막 형성방법
KR100312971B1 (ko) 실리콘 웨이퍼내의 산소 불순물 농도 감소방법
KR970003836B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR100687410B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JP3320190B2 (ja) 半導体装置の製造方法
KR100310461B1 (ko) 실리콘산화막의형성방법
KR0146173B1 (ko) 반도체 소자의 산화막 제조방법
KR20090059251A (ko) 고저항 실리콘 웨이퍼 제조 방법
KR930006734B1 (ko) 씨모스소자의 산화막 성장방법
KR100333366B1 (ko) 반도체소자의게이트산화막형성방법
JPH04103173A (ja) 半導体装置の製造方法
KR920010432B1 (ko) 반도체의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee