KR100312971B1 - 실리콘 웨이퍼내의 산소 불순물 농도 감소방법 - Google Patents

실리콘 웨이퍼내의 산소 불순물 농도 감소방법 Download PDF

Info

Publication number
KR100312971B1
KR100312971B1 KR1019940031600A KR19940031600A KR100312971B1 KR 100312971 B1 KR100312971 B1 KR 100312971B1 KR 1019940031600 A KR1019940031600 A KR 1019940031600A KR 19940031600 A KR19940031600 A KR 19940031600A KR 100312971 B1 KR100312971 B1 KR 100312971B1
Authority
KR
South Korea
Prior art keywords
oxygen
silicon wafer
heat treatment
wafer
treatment process
Prior art date
Application number
KR1019940031600A
Other languages
English (en)
Other versions
KR960019592A (ko
Inventor
엄금용
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940031600A priority Critical patent/KR100312971B1/ko
Publication of KR960019592A publication Critical patent/KR960019592A/ko
Application granted granted Critical
Publication of KR100312971B1 publication Critical patent/KR100312971B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

본 발명은 수소(H2) 분위기에서 소정 시간동안 웨이퍼를 열처리하는 제 1 단계; 및 산소(O2) 분위기에서 소정 시간동안 열처리하는 제 2 단계를 포함하는 것을 특징으로 하여, 첫째, 자연산화막의 제거효과가 있고, 둘째, 웨이퍼의 표면 및 표면 근처에 잔재하는 불순물, 특히 산소의 외부 확산효과, 세째, 웨이퍼 표면에 잔존하는 금속성 불순물에 대한 개더링효과, 네째, 웨이퍼 벌크내의 불순물을 외부 확산시켜 이후 열공정을 거치면서 외부 확산되어 BMD(Bulk Micro Defect)의 원인이 되는 불순물을 제거하는 효과 등이 있는 웨이퍼에서의 불순물 농도 감소 방법에 관한 것이다.

Description

실리콘 웨이퍼 내의 산소 불순물 농도 감소 방법
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 웨이퍼 내의 산소 불순물 농도 감소 방법에 관한 것이다.
256M DRAM 및 1G DRAM 소자를 제조하기 위하여 하이-웨이퍼(Hi-wafer)와 같은 고순도 웨이퍼의 사용이 예상되고 있다. 이러한 고순도의 웨이퍼에서는 공정시 결함유발의 원인이 되는 산소 등의 불순물 농도를 감소시켜야 한다.
하이-웨이퍼에서 표면 근처의 산소 농도는 1017원자/㎤ 이하로서, 현재 사용되고 있는 주 웨이퍼 표면 근처의 산소 농도(7.5×1017원자/㎤) 보다 적다. 이에 따라 '하이'-웨이퍼 표면에서는 산소에 의한 벌크 미세 결함(BMD; Bulk Micro Defect)의 생성 가능성이 상대적으로 적기 때문에, 두께가 70 Å 이하인 얇은 산화막(Thin Oxide)에서 그 특성을 향상시킬 수 있다.
그러나, 하이-웨이퍼는 그 표면 근처의 산소 농도는 작은 반면, 벌크 내의 산소 농도는 1.2×1018원자/㎤ 내지 1.6×1018원자/㎤나 되어, 이러한 벌크 내부의 산소가 이후 열공정을 거치면서 표면으로 외확산(Outdiffusion) 된다. 이와 같이표면으로 확산된 산소는 벌크 미세 결함 형성 요인이 되어 수율이 저하되는 문제점을 초래한다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명은 2단계의 열처리를 실시함으로써 웨이퍼 내에 존재하는 산소 등의 불순물을 감소시키고 이에 따라 제품 수율을 향상시킬 수 있는, 웨이퍼 내의 산소 불순물 농도 감소 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 수소 분위기에서 실리콘 웨이퍼를 열처리하여 상기 실리콘 웨이퍼 표면의 산소를 제거하는 제1 단계; 및 산소 분위기에서 상기 실리콘 웨이퍼를 열처리하여 상기 실리콘 웨이퍼 내부의 산소를 외확산시키는 제2 단계를 포함하는 실리콘 웨이퍼 내의 산소 불순물 농도 감소 방법을 제공 한다.
이하, 본 발명의 일실시예를 상세히 설명한다.
본 발명의 일례인 하이-웨이퍼에서의 산소 농도 감소 방법은 크게 2단계로 이루어진다. 즉, 적어도 1000 ℃ 온도의 수소(H2) 분위기에서 30 분 내지 60분 동안 하이-웨이퍼를 열처리하는 제1 단계 및 900℃ 내지 950℃ 온도의 산소(O2) 분위기에서 0.5 시간 내지 1.5시간 동안 열처리하는 제2 단계로 이루어진다.
얇은 산화막에서 벌크 미세 결함의 원인이 되는 표면 근처의 산소는 초기 산소 농도에 따라 정해지므로, 표면 근처에 잔재하는 산소를 제거하여 산소의 농도를 되도록 감소시키기 위해서 전술한 바와 같이 2 단계의 열처리 공정을 실시한다.
즉, 상기 제1 단계와 같이 수소(H2) 분위기에서 열처리하면, 수소가 가지는 실리콘 격자 내의 석출제어효과(환원력)에 의하여 표면 근처 또는 표면의 산소를 외부로 확산시켜 날려버리게 된다. 이와 같은 산소 제거 방법에 따라 표면의 자연산화막(Hative Oxide)을 제거하게 되어 청정한 상태의 표면을 유지할 수 있다.
이후, 수소가 원자결합을 끊는(Terminating) 상태로, 전술한 제2 단계 공정에 따라 산소(O2) 분위기에서 열처리하면, 실리콘 기판(하이-웨이퍼)에 잔재하는 수소가 산소 분위기에서 벌크 내부의 산소를 계속 외부로 확산시키게 되고, 수소 분위기에서 열처리하는 동안 외부 확산에 참여하지 못한 산소는 2 번째의 열처리 분위기인 산소분위기에서 외부 확산정도가 커져 산소의 외부 확산이 활발히 진행된다.
전술한 2단계 열처리 공정에 따라, 실리콘 벌크 내에 고농도로 존재하는 산소가 열공정을 거치면서 외부 확산되어, 벌크 미세 결함 문제를 제어할 수 있으며, 얇은 산화막에서 수율 저하의 원인이 되는 산소를 제거할 수 있게 된다.
참고적으로, 상기와 같이 2 단계로 열처리하는 방법은 내부 개더링(Internal Gettering) 방법으로 이용할 수 있다. 즉, 웨이퍼를 상기와 같은 2 단계의 열처리한 후 산화막을 식각하여 결함의 원인을 제거할 수 있다. 또한, 희생 산화막 성장시 전술한 2단계 열처리 방법을 사용하여 결함이 없는 상태의 실리콘 기판을 만들어 게이트 산화막의 질을 향상시킬 수도 있다. 그리고, 웰 드라이브 인(Well Drive In) 공정시 불순물의 외부 확산 상태에서 원하는 깊이까지 드라이브 인시켜 웰을형성할 수도 있다.
상기와 같이 이루어지는 본 발명은, 첫째, 자연산화막의 제거효과가 있고, 둘째, 웨이퍼의 표면 및 표면 근처에 잔재하는 불순물, 특히 산소를 외부로 확산시키는 효과가 있고, 셋째, 웨이퍼 표면에 잔존하는 금속성 불순물에 대한 개더링 효과가 있으며, 넷째, 웨이퍼 벌크내의 불순물을 외부 확산시킴으로써, 이후 열공정을 거치면서 외부 확산되어 벌크 미세 결함의 원인이 되는 불순물을 제거하는 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (3)

  1. 실리콘 웨이퍼 내의 산소 농도 감소 방법에 있어서,
    수소 분위기에서 실리콘 웨이퍼를 열처리하여 상기 실리콘 웨이퍼 표면의 산소를 제거하는 제1단계; 및
    900 ℃ 내지 950 ℃ 온도의 산소 분위기에서 상기 실리콘 웨이퍼를 열처리하여 상기 실리콘 웨이퍼 내부의 산소를 외확산시키는 제2단계
    를 포함하는 실리콘 웨이퍼 내의 불순물 농도 감소 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    1000 ℃ 보다 낮지 않은 온도에서 30분 내지 60분 동안 실시하는 것을 특징으로 하는 실리콘 웨이퍼 내의 불순물 농도 감소 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계를 0.5 시간 내지 1.5시간 동안 실시하는 것을 특징으로 하는 실리콘 웨이퍼 내의 불순물 농도 감소 방법.
KR1019940031600A 1994-11-28 1994-11-28 실리콘 웨이퍼내의 산소 불순물 농도 감소방법 KR100312971B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940031600A KR100312971B1 (ko) 1994-11-28 1994-11-28 실리콘 웨이퍼내의 산소 불순물 농도 감소방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031600A KR100312971B1 (ko) 1994-11-28 1994-11-28 실리콘 웨이퍼내의 산소 불순물 농도 감소방법

Publications (2)

Publication Number Publication Date
KR960019592A KR960019592A (ko) 1996-06-17
KR100312971B1 true KR100312971B1 (ko) 2002-04-06

Family

ID=37531284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031600A KR100312971B1 (ko) 1994-11-28 1994-11-28 실리콘 웨이퍼내의 산소 불순물 농도 감소방법

Country Status (1)

Country Link
KR (1) KR100312971B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323061B1 (ko) * 1999-08-24 2002-02-07 이 창 세 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법
KR100532939B1 (ko) * 1999-09-29 2005-12-02 매그나칩 반도체 유한회사 반도체소자의 기판 형성방법
KR100780843B1 (ko) * 2006-08-28 2007-11-30 주식회사 실트론 고품위 열처리 웨이퍼 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177539A (ja) * 1988-12-28 1990-07-10 Toshiba Ceramics Co Ltd 保管用保護被膜付きシリコンウエハ及びシリコンウエハの保管用保護被膜の形成方法
JPH03181115A (ja) * 1989-12-11 1991-08-07 Toshiba Corp 半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177539A (ja) * 1988-12-28 1990-07-10 Toshiba Ceramics Co Ltd 保管用保護被膜付きシリコンウエハ及びシリコンウエハの保管用保護被膜の形成方法
JPH03181115A (ja) * 1989-12-11 1991-08-07 Toshiba Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
KR960019592A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
JPS6255697B2 (ko)
US4666532A (en) Denuding silicon substrates with oxygen and halogen
US6040211A (en) Semiconductors having defect denuded zones
JPH11168106A (ja) 半導体基板の処理方法
JPH09199416A (ja) 半導体基板とその製造方法
KR100312971B1 (ko) 실리콘 웨이퍼내의 산소 불순물 농도 감소방법
US20120049330A1 (en) Silicon wafer and method for producing the same
JPS60247935A (ja) 半導体ウエハの製造方法
JPS62123098A (ja) シリコン単結晶の製造方法
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
JP3292545B2 (ja) 半導体基板の熱処理方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
KR0137550B1 (ko) 게이트 산화막 형성 방법
JP2523380B2 (ja) シリコンウエハの清浄化方法
JPS639745B2 (ko)
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100367405B1 (ko) 웨이퍼의 제조 방법
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
KR20030033187A (ko) 반도체용 에피택셜 웨이퍼의 제조방법
JPS6115335A (ja) シリコンウエ−ハのゲツタリング方法
JPS6211782B2 (ko)
CN117888205A (zh) 一种重掺磷直拉硅片的内吸杂工艺
KR20040007025A (ko) 반도체 웨이퍼 제조 방법
JP2652346B2 (ja) シリコンウエーハの製造方法
JP2652344B2 (ja) シリコンウエーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee