TW452891B - Method for manufacturing thin gate silicon oxide layer - Google Patents

Method for manufacturing thin gate silicon oxide layer Download PDF

Info

Publication number
TW452891B
TW452891B TW089102382A TW89102382A TW452891B TW 452891 B TW452891 B TW 452891B TW 089102382 A TW089102382 A TW 089102382A TW 89102382 A TW89102382 A TW 89102382A TW 452891 B TW452891 B TW 452891B
Authority
TW
Taiwan
Prior art keywords
oxide layer
silicon oxide
oxygen
silicon
silicon substrate
Prior art date
Application number
TW089102382A
Other languages
English (en)
Inventor
Fumihiro Koba
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW452891B publication Critical patent/TW452891B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

4 528 五、發明說明（1) 【發明之背景】 發明之領域 .本發明係關於一半導體裝置的製造方法，尤有關於一 種用於金屬氧化半導體（MOS, metal oxide semiconductor )電晶體及其類似物而厚度小於40 A的閘 極矽氧化層的製造方法。 在先前技術中，M0S電晶體及其類似物的製造方法， 是將矽基片置於一溫度約為3 0 0 -7 0 0 °C的氧化鎔爐上，再 將氧化鎔爐的溫度提高至7 5 0 - 9 0 0 °C，並施行一氧化操作 於此矽基片上，以生成主要矽氧化層於矽上。於此情況 下，一初期矽氧化層生成於主要矽氧化層生成前。亦即， 為了要生成初期矽氧化層，於矽基片置入步驟期間及升溫 步驟期間，要供應包含1 - 2 %氧氣和氮氣的混和氣體至鎔 爐中。（見JP-A-4-186835)稍後會詳細加以解釋。 應注意者，一個完整的閘極矽氧化層由初期矽氧化層 和主要矽氧化層組成。 雖然初期矽氧化層以品質而言不佳，但初期矽氧化層 作為一覆蓋層，以避免矽基片在主要矽氧化層生成之 7 5 0 - 9 0 0 °C時移動。因此，初期矽氧化層抑制了矽基片表 面的粗糙，以得到在石夕基月和閘極石夕氧化層之間較佳的界 面，此會增進閘極矽氧化層之可靠度。 然而，在閘極矽氧化層中，因初期矽氧化層是在矽基 片置入步驟及升溫步驟二者期間生成，流經鎔爐的氧氣濃 度高，即1 - 2 % ，當閘極石夕氧化層太薄，_例如小於4 0 A ，
4528 五、發明說明（2) 、 初期矽氧化層對於整個閘極矽氧化層的比例變成大於約5 0 i ，會使得整個閘極矽氧化層劣化。 【發明之概述】 本發明之目的是要改良、一小於40 A厚度的閘極矽氧化 層。 依據本發明之半導體裝置的製造方法中，矽基片被置 入於一氧化鎔爐内，其溫度為第一值，氧化鎔爐的溫度被 升高到第二值，並於矽基片上施行氧化操作而生成主要矽 氧化層於矽基片上，在氧化操作施行步驟前所生成的初期 石夕氧化層的厚度，對於由初期矽氧化層和主要矽氧化層組 成的小於4 0 A厚度的閘極矽氧化層的比例，大約為2 0 - 4 0 % ° 當初期矽氧化層的厚度對於整個閘極矽氧化層的比例 大約為2 0 - 4 0 %時，整個閘極矽氧化層的劣化被抑制，而 矽基片的表面及矽基片和閘極矽氧化層之間的界面之粗糙 特性仍然保持。 【較佳具體例之說明】 在說明較佳具體例之前，先前技術之製造MOS電晶體 的方法，要先以參照圖1 A、1 Β、1 C及1 D來解釋。 首先，參照圖1 A，一 P-型單晶矽基片1被矽的局部氧化 (LOCOS， Local oxidation of silicon)製程熱氧化， 以生成一局部矽氧化層2於其上。 其次，參照圖1 B，閘極矽氧化層3由於熱氧化的矽基 片1而形成。
452 五、發明說明（3) 再其次，參照圖1 C，.多晶矽層及/或折射金屬層附著 於閘極矽氧化層3上，並由光刻法及侵蝕製程摹製形成閘 一電極4。 最後，參照圖1 D，閘極矽氧化層3利用閘極電極4作為 掩護進行侵蝕，而後將N型雜質離子如珅離子以和閘極電 極4自動排列成行的方式*植入石夕基片1内’形成而雜質區 域（源頭/出口區域）5於矽基片1内。因此完成了一 MOS電晶 體。 閘極矽氧化層3的形成，接下來以參照圖2來解釋。 在形成閘極砍氧化層3之前，將一晶圓带成如圖1 A所 述之局部矽氧化層2，放入稀氟酸溶液中，以除去其上的 污染及自然的矽氧化物。 首先，在時間10，將晶圓置入於一氧化鎔爐中，其溫 度約為300-700 °C ，並有卜2%氧氣（02)及氮氣（N2)之 混合氣 其 高。同 爐。 再 °C。同 純氧氣 再 降低。 化製程 體流經。 次，在時間11，鎔爐溫度以固定速率如1 0 °C / m i η升 時，於此狀態下，上面所提之混合氣體也流經鎔 其次，在時間t 2，鎔爐保持於固定溫度如7 5 0 - 9 0 0 時，在鎔爐中，1-2%氧氣/氮氣的混合氣流轉換成 流，以施行一乾式氧化製程。 其次，在時間t 3，嫁爐溫度以固定速率如1 0 °C / m i η 同時，將純氧氣流轉換成純氮氣流，以停止乾式氧
4528 五、發明說明（4) 因此鎔爐 再其次，在時間t 4，鎔爐的降溫操作 溫度回到約3 0 0 - 7 0 0 °C 。 將晶圓自錐墟中取出 最後，在時間t 由圖2所示之加熱製程所得的閘極，矽 & 3。亦即，閘極矽氧化層 > 坫鈿士、古Λ9 &d况明於圖
鬥十9娇形占沾如如功技層&'的組本有由圖2中從時間t(J到時 間 t Z 所 成的初期·ζ^氧 抵 q 1 n q a /jlA 孔化層3 1及圖2中從時間t 2到時間t 3 所形成的主要矽氧化層3 2。 巧吋間t <5 初期矽氧化層31的厚度τ〇χ初期可由調整從時間t〇到 間t2的時間長度T1而改變，而主'要矽氧化層32的厚度τ〇χ 要可由調整從時間t 2到時間t 3的時間長度τ 2而改變。 主 雖然相期碎氧化層31以品質而言报差，初期矽氣化層 31擔任為覆蓋層以避免矽基片i在約750-90 0 t ，主要妙& 化層3 2生成時移動。因此，初期矽氧化層3丨抑制了石夕基片 1表面的粗糙，以得到在矽基月丨及閘極矽氧化層3之間\ 佳的界面’此會增進閘極矽氧化層3的可靠度。 然而’在圖3的閘極矽氧化層3中，因初期矽氧化層3 j 是從時間t 0到時間tl加上時間11到時間t 2形成，期間氧氣 流經嫁爐的濃度高，即卜2 % ，當閘極矽氧化層3太薄，例 如小於40 A ，則初期矽氧化層3 1對於整個閘極矽氧化層的 比例變成大於約5 〇 % ，會使.得整個閉極妙氧化層&劣化。 請注意，如果閘極矽氧化層3等於4 〇 A厚，則初期；6夕氧化 層31為18 A 。 依據本發明之製造閘極矽氧化層 體例說明於下，並參照圖4。
的第一個具
第8頁 4528 l 五、發明說明（5) 在形成 述之局部矽 污染及自然 首先， 度約為3 0 0 -之混合氣體 其次， 馬。同時， 期矽氧化層 再其次 C。同時， -乾式氧化 再其次 降低。同時 化製程。 閘極矽氧化層3之前，將一曰m g , a〇 , ^ ^ _ 晶圓形成如圖1A所 氧化層2，放入稀氟酸溶你 沾功每& & 合夜中’以除去其上的 的矽氧化物。 在k間to，將晶圓置入於__ 70 A 〇r 〇 〇/ 、~氧化鎔爐中，其溫 M0C ’並有約卜2%氧翁“、 流經。 乳乳（〇2 )及氮氣（N2 ) 协〇·心沾 “ s产固疋速率如liTC/min升 於此狀態下’純氛氣體浦破奸仏 的成長。 机經鎔爐，因此停止初 ，在時間12，鎔爐保持於田〜 ^ ,^ L 才於固定溫度如750-900 在鎔爐中’純氮氣流轉換 *„ 付俠成純軋氣流，以施行 製程。 ，在時間13，鎔爐溫度以固定速率如1(rc/min ，將純氧氣流轉換成純氮氣流’以停止乾式氧 再其次，在時間t4 ,鎔爐的降溫操作停止，因此鎔爐 溫度回到約3 〇 〇 - 7 〇 〇。(：。 最後’在時間15，將晶圓自鎔爐中取出。 由圖4所示之加熱製程所得的閘極矽氧化層3說明於圖 5 °亦即’閘極矽氧化層3的組成有由圖4中從時間t 〇到時 間11所形成的初期矽氧化層3丨及圖4中從時間12到時間13 所形成的主要矽氧化層32。 初期矽氧化層31的厚度T0X初期可由調整從時間t0到時 間t2的時間長度T1而改變，而主要矽氧化層32的厚度T0X主
ά528. 、發明說明（6) 要叮由調整從時間t 2到時間13的時間長度τ 2而改變。
如前所述’雖然初期矽氧化層3 1以品質而言很差，初 期石夕氧化層31擔任為覆蓋層’以避免矽基片1在約75〇 9〇〇 °C ，主要矽氧化層32生成時移動。因此，如圖6A所示，當 TOX初期/τοχ總*的比例大於約20% ，其中TOXfti-TOX_+TOX 去要’初期石夕氧化層3 1抑制了石夕基片1表面的粗縫，以得到 在碎基片1及閘極矽氧化層3之間較佳的界面此會增進閘 極矽氧化層3的可靠度，如圖6B所示。 再者’圖5的閘極矽氧化層3中，因初期矽氧化層3 1生 成只由時間t 〇到時間t丨，即使當閘極矽氧化層3太薄，例 氧化層3的劣化。 此會抑制如圖6 B所示之整個閘極矽 依據本發明之製造 體例說咏於下，並彔as」極矽氧化層3的方法的第二個具 少' 4圖7 在形成閘極矽氧化岸 ^ 述之局部矽氧化層2，故^ 之前’將一晶圓形成如圖1A所 污染及自然的矽氧化物。入稀氟酸溶液中’以除去其上的
首先’在時間t 〇，脉B 度約為300-700 t，並有辱圓置入於一氧化鎔爐中，其溫 之混合氣體流經。 '有約0 . 5 %氧氣（0』）及氮氣（N2 ) 其次’在時間t i， 高。同時，於此狀態下 獲溫度以固定速率如10 °C/ rain升 續初期矽氧化層的成長i上述混合氣體流經鎔爐’因此繼
d 523 五、發明說明（7) 再其次，在時間t2，鎔爐保持於固定溫度如750-900 °C。同時，在鎔爐中，〇. 5 %氧氣/氮氣混合氣流轉換成純 氧氣流，以施行一乾式氧化製程。 再其次，在時間t3，鎔爐溫度以固定速率如l〇t：/ min 降低。同時，將純氧氣流轉換成純氮氣流，以停止乾式氧 化製程。 再其次’在時間t4，鎔爐的降溫操作停止，因此鎔爐 溫度回到約3 0 0 - 7 0 0 °C。 最後，在時間15，將晶圓自鎔爐中取出。 由圖7所示之加熱製程所得的閘極矽氧化層3也是說明 於圖5。亦即’閘極矽氧化層3的組成有由圖7中從時間t 〇 到時間t2所形成的初期矽氧化層31及圖7中從時間^到時 間t 3所形成的主要矽氧化層3 2。 初期矽氧化層31的厚度ΤΟχ初期可由調 間t2的時間長度T1而改變，而主要發氧 乂 要可由如調一 Λ時H到時間U的時間長度Τ2而改變 期石夕氧化層31擔任為覆蓋層以 7質而J疗差，初 體例’當TO、/雨“的比例動大於因心如同於J -個具 T0X初期+ T0X主要，初期矽氧化層31抑制其中T0X總量=： 糙，以得到在矽基片丨及閘極矽了夕基片1表面的粗 此會增進閘極矽氧化層3的可告由 增3之間較佳的界面， 4 52L 五、發明說明（8) 雖然初期矽氧化層3 1生成是由時間t 〇到時間t丨加上由時間 11到時間t 2，氧氣流經鎔爐的濃度低，即約〇 . 5 % 。因 此，即使當閘極矽氧化層3太薄，例如小於約4 〇 A ，初期 矽氧化層3 1對於整個閘極矽氧化層3的比例變成小於約4 〇 % ’此會抑制如圖6 B所示之整個閘極矽氧化層3的劣化。 依據本發明之製造閘極矽氧化層3的方法的第三個具 體例說明於下，並參照圖8。 在形成閘極矽氧化層3之前，一晶圓形成如圖1A所述 之局部矽氡化層2 ’將之處以溼式製程步驟，利用氨水/雙 氧水混合液（APM，ammonia water/hydrogen peroxide water mixtrue)、硫化氫/雙氧水混合液（HPM， hydrosulfurous acid/hydrogen peroxide water mixture)或其類似物，以除去其上的污染。於此法，有一 層厚度約10-15A的化學矽氧化層生成於矽基片1上。此化 學的矽氧化層擔任為初期矽氧化層。 首先，在時間1:0 ’將晶圓置入於一氧化鎔爐中，其溫 度約為3 0 0 - 7 0 0 °C ，並有純氮氣流經。 其次，在時間tl，鎔爐溫度以固定速率如10 °C/ min升 高。同時，於此狀態下，純氮氣流經鎔爐。 因此，初期矽氧化層幾乎於時間t 〇到時間t 2不生長。 再其次，在時間t 2，鎔爐保持於固定溫度如約7 5 0 - 9 0 0 。(：。同時，在鎔爐中，純氮氣流轉換成純氡氣流，以施行 一乾式氧化製程。 再其次，在時間13，鎔爐溫度以固定速率如1 〇 °c /m i n
第12頁 452 五、發明說明（9) 降低。同時，將純氧氣流轉換成純氮氣流，以停止乾式氧 化製程。 再其次，在時間14，鎔爐的降溫操作停止，因此鎔爐 溫度回到約3 0 0 - 7 0 0 °C。 最後，在時間15，將晶圓自鎔爐中取出。 由圖8所示之加熱製程所得的閘極矽氧化層3也是說明 於圖5。亦即，閘極矽氧化層3的組成有相當於化學矽氧化 層的初期矽氧化層3 1及圖8中從時間t 2到時間t 3所形成的 主要矽氧化層3 2。 初期矽氧化層31的厚度TOX#期為固定值，而主要矽氧 化層32的厚度TOXt要可由調整從時間t2到時F4t3的時間長 度T2而改變。 請注意，雖然初期矽氧化層（化學的矽氧化層）3 1以 品質而言很差，初期矽氧化層3 1擔任為覆蓋層，以避免矽 基片1在約750-900 °C ，主要矽氧化層32生成時移動。因此 於此例中，如同於第一個具體例，當TOX初期/ TOX總量的比例 大於約20 % ，其中T0X總初期+ T0X主要，相期石夕氧化層 3 1抑制了矽基片1表面的粗糙，以得到在矽基片1及閘極矽 氧化層3之間較佳的界面，此會增進閘極矽氧化層3的可靠 度。 再者，圖5中由第三個具體例所.得的閘極矽氧化層3， 即使當閘極矽氧化層3太薄，例如小於约4 0 A ，初期矽氧 化層3 1對於整個閘違矽氧化層3的"比嗍變成小於約4 0 % ， 此會抑制如圖6 B所示之整個閘極矽氧i匕層3的务化。
第13頁 4528 9 五、發明說明（ίο) 從上述各具體例中，雖然於時間t 0到時間t 2使用的是 氮氣，其他惰性氣體如氬氣（Ar)也可用來代替氮氣。同 時，於第二具體例中，從時間t 0到時間t 2，氧氣對於混合 氣體的比例可為0 . 4 - 1 % 。再者，在所有的具體例中，利 用純水蒸氣的濕式氧化製程、鹽酸（HC 1 )氧化製程、二 氣乙烯（DCE )氧化製程、一氧化氮（NO )氧化製程或二 氧化氮（N02 )氧化製程皆可用來代替乾式氧化製程。 如上所解釋，依據本發明，因初期矽氧化層對於整個閘極 矽氧化層的比例可為約2 0 - 4 0 % ，整個閘極矽氧化層的劣 化可被抑制，而矽基片表面及矽基片與閘極矽氧化層的界 面之粗糙特性仍保持。
第14頁 452891 圖式簡單說明 本發明由以下說明，並和先前技術比較，及參照隨附 之圖式，當可清楚地了解，其中： 圖1A至1D 為橫剖面圖，以解釋一先前技術製造MOS電 晶體之方法； 圖2為氧化鎔爐的溫度順序圖，以解釋如圖1A至1D所 敘之先前技術製造閘極矽氧化層的方法； 圖3為橫剖面圖，顯示出由圖2所述之先前技術方法所 得之閘極矽氧化層； 圖4為氧化鎔爐的溫度順序圖，以解釋依據本發明之 製造閘極矽氧化層的方法的第一個具體例； 圖5為橫剖面圖，顯示出由圖4所述之第一個具體例所 得之閘極石夕氧化層； 圖6 A為一關係'圖，顯示粗糙特性及初期矽氧化層對於 圖5中整個閘極矽氧化層的比例之間的關係； 圖6 B為一關係圖，顯示閘極矽氧化層的可靠度及初期 矽氧化層對於圖5中整個閘極矽氧化層的比例之間的關 係； 圖7為氧化鎔爐的溫度順序圖，以解釋依據本發明之 製造閘極矽氧化層的方法的第二個具體例；及 圖8為氧化鎔爐的溫度順序圖，以解釋依據本發明之 製造閘極矽氧化層的方法的第三傅.具體例。 【符號之說明】 1〜矽基片
第15頁 452891 圖式簡單說明 2〜局部矽氧化層 3〜閘極矽氧化層 4〜閘極電極 5〜高雜質區 3 1〜初期矽氧化層 3 2〜主要矽氧化層
1HHI 第16頁

Claims (1)

  1. 452891 --------- 六、申請專利範圍 ---- 1' 一種半導體裝置的製造方法，包含下列步驟： 置入一矽基片（1)於一氧化鎔爐内，其溫度為第一 值； 將該氧化鎔爐的溫度自該第一值提高至大於該第一值 的第二值； ‘ 施行一氧化操作於該矽基片上’以長成主要石夕氧化層 〔3 2 )於該矽基片上； 其中初期矽氧化層（3 1 )於該氧化操作施行步驟前生 \ ’其對於整個由該初期矽氧化層及該主要矽氧化層所形 成的問極矽氧化層的厚度比例大約為2〇 — 4〇 % ，該整個閘 極砂氧化層為小於4 ο A厚。 、2. 如申請專利範圍第1項之半導體裝置的製造方 去’更包含一步驟，在該矽基片置入步騍前，於該矽基片 上侵蝕自然的矽氧化物。 3. 如申請專利範圍第2項之半導體裝置的製造方 法’其中該矽基片置入步驟包含有一供應氧氣及惰性氣體 之混合氣體至該氧化鎔爐之步驟， 該升溫步驟包含有一供應惰性氣體至該氧化鎔爐之步 驟。 4. 如申請專利範圍第3項之半導體裝置的製造方 法’其中於該矽基片置入步驟中，氧氣對混合氣體的比例 約為1-2 % 。 5. 如申請專利範圍第2項之半導體裝置的製造方 法’其中該矽基片置入步驟包含有一供應氧氣及惰性氣體
    第17頁 4528 S 1 六'申請專利範圍 之混合氣體至該氧化鎔爐之步驟， 該升溫步驟包含有一供應該混合氣體至該氡化鎔爐之 步驟。 6. 如申請專利範圍第5項之半導體裝置的製造方 法’其中該石夕基片置入步驟及升溫步驟中，氛氣對混合氣 體的比例約為0. 4 ~ 1 % 。 7. 如申請專利範圍第1項之半導體裝置的製造方 法’更包含一步驟：在該石夕基片置入步驟前，於該带基片 上施行濕式製程，以生成一化學矽氧化層於該矽基片上： 該矽基片置入步驟包含有一供應惰性氣體至該氧化鎔爐之 步驟； 該升溫步驟包含有一供應惰性氣體於至氧化鎔爐之步 驟。 、8.如申請專利範圍第1項之半導體裝置的製造方 法，其中該第一值為300-700 °C，且第二值為750-900 °c。 9.如申請專利範圍第1項之半導體裝置的製造方 法’其中該氧化製程為下列各製程中之一種：乾式氧化製 程、濕式氧化製程、=氯乙烯氧化製程、一氧化氮氣體氧 化製程、或二氧化氮氣體氧化製程。 10. 一種半導體裝置的製造方法，包含下列步驟： 佼蝕於矽基片（1 )上的自然矽氧化物； 其溫度約為300-700 氣體，以生成一初期 。 置入該矽基片於一氧化鎔爐内， C，並有供應氧氣及惰性氣體之混合 石夕礼化層（31)於該石夕基片上；
    第18頁 4 528S 1 六、申請專利範圍 將氧氣及惰性氣體的混合氣體轉換成純的惰性氣體， 以停止該初期矽氧化層生成； 在轉換氧氣及惰性氣體的混合氣體成純的惰性氣體 後，提高該氧化鎔爐的溫度至約7 5 0 - 9 0 0 °C ; 在提高該氧化鎔爐的溫度至7 5 0 - 9 0 0 °C後，停止供應 該純惰性氣體；及 在停止供應該純惰性氣體後，施行一氧化製程於該矽 基片上，以於該矽基片上長成主要矽氧化層（32)； 該初期矽氧化層對於該主要矽氧化層加上該初期矽氧 化層的厚度比例大约2 0 - 4 0 % ; 該主要矽氧化層加上該初期矽氧化層的厚度為小於4 0 A厚。 11. 如申請專利範圍第10項之半導體裝置的製造方 法，其中氧氣對混合氣體的比例芍為1 - 2 % 。 12. —種半導體裝置的製造方法，包含下列步驟： 侵蝕於矽基片（1 )上的自然矽氧化物； 置入該矽基片於一氧化鎔爐内，其溫度約為300-700 °C，並有供應氧氣及惰性氣體之混合氣體，以生成一初期 矽氧化層（3 1 )於該矽基片上； 提高該氧化鎔爐的溫度至約7 5 0 - 9 0 0 °C ; 在提高該氧化鎔爐的溫度至7 5 0 - 9 0 0 °C後，停止供應 該混合氣體；及 在停止供應該混合氣體後，施行一氧化製程於該矽基 片上，以於該矽基片上長成主要矽氧化層（3 2 )；
    第19頁 452891 六、申請專利範圍 該初期矽氧化層對於該主要矽氧化層加上該初期矽氧 化層的厚度比例大約2 0 - 4 0 % ; 該主要矽氧化層加上該初期矽氧化層的厚度為小於40 A厚。 13. 如申請專利範圍第12項之半導體裝置的製造方 法，其中氧氣對混合氣體的比例約為0 _ 4 - 1. 0 % 。 14. 一種半導體裝置的製造方法，包含下列步驟： 於矽基片（1 )上形成一化學矽氧化物作為初期矽氧化層 内 爐 鎔 化 氧·’ 一體 於氣 片性 基惰 矽有 該應 入供 置並 為 約 度 溫 其 約0-至75 度至 溫度 的溫 爐的 鎔爐 化鎔 氧化 該氧 高該 提高 提 在 純 該 應 供 止 ,，停 V， 00後 矽 該 於 程 製 化 氧 一 行 施 後 體 氣 性 惰 純 該 應 及供 •’止 體停 氣在 性 惰 氧 矽 •’期 )初 2 亥 3 ί C上 層加 化層 氧化 妙氧 要矽 主要 成主 長該 上於片，對 基層 矽化 該氧 於矽 以期 ，相 上該 片 基 ο 4 於 ' - 為 度 厚 的 層 化 氧 矽 期 初 0%該 Τ上 ο加 2力 約層 大化 例氧 比砂 度要 的該 層 匕 4 厚 A 第 圍 範 利 專 請 申 如 為 約 例 比 的 體 氣 合 混 對 氣 氧 中 其 法 方 造 製。 的％ 置ο 裝-1 體4 導ο 半 之 項
    第20頁
TW089102382A 1999-02-10 2000-02-10 Method for manufacturing thin gate silicon oxide layer TW452891B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11033253A JP2000232222A (ja) 1999-02-10 1999-02-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW452891B true TW452891B (en) 2001-09-01

Family

ID=12381348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102382A TW452891B (en) 1999-02-10 2000-02-10 Method for manufacturing thin gate silicon oxide layer

Country Status (6)

Country Link
US (1) US6291365B1 (zh)
JP (1) JP2000232222A (zh)
KR (1) KR100389570B1 (zh)
CN (1) CN1147922C (zh)
GB (1) GB2347557B (zh)
TW (1) TW452891B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
JP5479304B2 (ja) 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
CN102915912A (zh) * 2012-09-24 2013-02-06 中国电子科技集团公司第五十五研究所 一种在碳化硅表面形成牺牲氧化层的方法
JP5882502B2 (ja) * 2012-12-20 2016-03-09 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
EP2933825B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1484138A (en) * 1974-03-14 1977-08-24 Bellon Labor Sa Roger Pyrido pyrimidine derivatives
JPS57207366A (en) 1981-06-15 1982-12-20 Fujitsu Ltd Manufacture of semiconductor device
US4584205A (en) * 1984-07-02 1986-04-22 Signetics Corporation Method for growing an oxide layer on a silicon surface
JP2805830B2 (ja) 1989-05-18 1998-09-30 セイコーエプソン株式会社 半導体装置の製造方法
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5855870A (en) * 1990-03-22 1999-01-05 Ultradent Products, Inc. Method for treating sensitive teeth
JP2655449B2 (ja) 1990-11-21 1997-09-17 日本電気株式会社 半導体集積回路の製造方法
JPH05129596A (ja) 1991-11-07 1993-05-25 Mitsubishi Materials Corp ゲート酸化膜の形成方法
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
JPH0766193A (ja) 1993-08-24 1995-03-10 Fujitsu Ltd 半導体装置における酸化膜の形成方法
JP2858411B2 (ja) 1994-03-30 1999-02-17 株式会社デンソー 半導体装置の製造方法
US5498577A (en) 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
US5960302A (en) * 1996-12-31 1999-09-28 Lucent Technologies, Inc. Method of making a dielectric for an integrated circuit
US5821172A (en) * 1997-01-06 1998-10-13 Advanced Micro Devices, Inc. Oxynitride GTE dielectrics using NH3 gas
US5840610A (en) * 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
JP3439657B2 (ja) 1998-05-26 2003-08-25 シャープ株式会社 半導体装置の製造方法
US6165849A (en) * 1998-12-04 2000-12-26 Advanced Micro Devices, Inc. Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip

Also Published As

Publication number Publication date
GB0003078D0 (en) 2000-03-29
JP2000232222A (ja) 2000-08-22
GB2347557B (en) 2001-06-27
KR100389570B1 (ko) 2003-06-27
CN1147922C (zh) 2004-04-28
CN1263355A (zh) 2000-08-16
US6291365B1 (en) 2001-09-18
GB2347557A (en) 2000-09-06
KR20000057975A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
TWI232588B (en) A method for making a semiconductor device having an ultra-thin high-k gate dielectric
TWI278932B (en) Manufacturing method of semiconductor integrated circuit device
TWI250578B (en) Semiconductor device and manufacturing method therefor
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
KR910002433B1 (ko) 반도체 소자 제조방법
JP2007053227A (ja) 半導体素子およびその製造方法
TW452891B (en) Method for manufacturing thin gate silicon oxide layer
JP3143670B2 (ja) 酸化薄膜形成方法
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
JP2004153256A (ja) シリコン基板の複合面に酸化膜を形成する方法
JPH1022455A (ja) 半導体装置およびその製造方法
JPH10223628A (ja) 半導体装置の製造方法
JP2004039946A (ja) 半導体装置の製造方法
US7358198B2 (en) Semiconductor device and method for fabricating same
JP2004072066A (ja) アニールウェーハの製造方法
JPS61193459A (ja) シリコンウエハの処理方法
JPS6027129A (ja) 金属性膜配線のアニ−ル方法
JPS6344731A (ja) 半導体装置の製造方法
JP2002026317A (ja) 半導体装置及びその製造方法
JPH03280471A (ja) 半導体装置の製造方法
TWI231532B (en) Method for enhancing the speed of semiconductor device
JP2949777B2 (ja) 酸素濃度を傾斜させた酸化物形成方法
KR970003836B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JPH08306688A (ja) 半導体装置の製造方法
JPH0336768A (ja) 絶縁ゲート型電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees