CN1087446A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1087446A
CN1087446A CN93118158.5A CN93118158A CN1087446A CN 1087446 A CN1087446 A CN 1087446A CN 93118158 A CN93118158 A CN 93118158A CN 1087446 A CN1087446 A CN 1087446A
Authority
CN
China
Prior art keywords
silicide
layer
temperature
oxidation
many
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN93118158.5A
Other languages
English (en)
Inventor
金守官
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1087446A publication Critical patent/CN1087446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种包括硅化物氧化过程的半导体器件的制造 方法，包括下列各步骤：通过依次在半导体衬底上形 成栅绝缘层、第1含硅导电层，和硅化物层而形成多 硅化物结构；在氧和氯化氢气体的气氛中进行干法氧 化，在整个所得结构的表面上形成氧化硅层。可获得 没有结构缺陷的多硅化物结构的栅极连线或互连层， 从而改进了半导体器件的可靠性和成品率。

Description

本发明涉及一种半导体器件的制造方法，更具体地说，涉及一种氧化硅化物的方法，该硅化物是用以减小半导体器件内的互连电阻率的。
随着半导体器件集成工艺技术的发展而实现了VLSI的特点，尤其是，随设计规则继续按比例缩小（至1μm或更小），降低伴随互连线而来的电阻和电容的需要就变得愈加迫切。这点对MOS器件尤为突出，其中因互连线产生的RC延迟会超过电路工作时门开关的延迟时间。互连R×C（电阻×电容）的乘积越高，这种延迟对电路的工作速度就会有更严重地限制。所以，为了制造高密度高性能的器件，低电阻率互连线是个关键。
近来，有许多种把互连线电阻率至小于多晶硅所显示的15-30Ω/的方法。其中的一个方法是用低电阻率的铝替换互连材料。然而，由于铝的熔点和共熔点温度低，所有的后继工艺过程的温度都必须保持低于500℃。由于几种工艺过程（例如，源漏区注入退火、氧化以及玻璃塑流/回流）都要在高于500℃的温度下进行，所以，铝不宜用作互连材料。
降低互连线电阻率的另一种方法是用难熔金属（如，W、Ta、Ti或MO）或由硅和一种难熔金属组成的难熔金属硅化物（如，WSi2、TiSi2、MoSi2或TaSi2）取代多晶硅，并直接用作互连材料。
还有将多硅化物（polycide）结构用于互连以便减小电阻率，这种结构是掺杂多晶硅层的顶面上的一种低阻材料（如难熔金属硅化物）的一种多层结构。
通常，难熔金属都具有高熔化温度，其氧化物往往性质不良，而且在有些情况下是挥发性的（例如，Mo和W的氧化物）。此外，在采用难熔金属作栅电极的MOS晶体管中，由于这些源中的杂质，很难获得一致的阈值电压。单独使用难熔金属的硅化物作栅/互连层，则碰到与单独使用难熔金属时产生的类似问题。所以，多硅化物结构已成为取代多晶硅的主要互连膜层，因为这种结构不会产生这样的问题。
在硅上形成硅化物有许多方法，各种方法都包括淀积并继之以热处理步骤：1）硅上淀积纯金属;2）从两个源同时蒸发硅和难熔金属;以及3）从一个混合物靶或用共溅射法，溅射淀积硅化物。
与此同时，在VLSI加工过程中，常常要在多硅化物结构的顶上形成绝缘层，使之与随后淀积的多晶硅或金属层隔开。汽相淀积的氧化硅（SiO2）和氮化硅（Si3N4）可用于这种用途，但是，热生长的氧化硅一般具有较好的材料性能，因此，主要把热生长氧化硅用作隔离绝缘层。
通过在氧化气氛中加热多晶硅或单晶硅上的所有金属硅化物薄膜，就会在硅化物的表面上形成氧化硅。因而，可以获得电与物理的性能都好的绝缘层。
图1表示一种多硅化物结构的硅化物的常规热氧化过程。
更具体地说，首先，在氮气（N2）气氛下将表面含有多硅化物结构的晶片装入低温（例如，650±10℃）的反应管中。接着，慢慢地直线升高反应器的温度。
反应管的温度到达一定程度（例如900±20℃）后，即能使硅化物氧化的温度之后，在同样的温度下，将该晶片退火约30分钟。
接着，在同样的温度下，使硅化物在氮与氧气（N2与O2）气氛中干法氧化30分钟左右（即，Si+O2＝SiO2）。
随后，在同样的温度下，关断氮气，在氧与氢气（O2与H2）气氛中湿法氧化该硅化物约5分钟（即，Si+2H2O＝SiO2+2H2）。
继之，在同样的温度下，关断氧和氢气，将该晶片在氮气气氛中退火一段时间，直线性降低温度，再把晶片从反应器中取出。
以上所描述的多硅化物结构（参见Silicon    processing    for    the    VLSI    Era    by    S.Wolf    and    R.N.Tauber，Vol.1，1986，pp395-396），设想硅化物的氧化过程由以下四个不同步骤组成：
1）氧化类物质扩散穿过SiO2;
2）在硅化物/氧化物界面处进行反应;
3）与硅化物中的金属原子成比例地输送硅原子;以及
4）在多晶硅/硅化物的界面处进行从多晶硅衬底释放硅原子的反应。
如上所述，该硅化物是通过反应器中的氧化物质与硅化物中的硅原子的反应而被氧化的，所以，氧化硅形成在硅化物的表面。在这里，氧化时在硅化物中消耗的硅原子由多晶硅释放出的硅原子来替换。随着氧化反应继续下去，硅化物上形成的氧化硅继续变厚。
其间，始终因氧化类物质扩散穿过氧化硅而在硅化物/氧化硅界面处产生氧化反应。
图2是表示包括由常规工艺制造的多硅化物结构的半导体器件剖面图。
参看图2，栅氧化物12上形成了由多晶硅13和硅化物层14构成的多硅化物结构，而栅氧化层12形成在半导体衬底11上。然后，按图1所示的常规工艺，通过硅化物的氧化过程，在整个多硅化物和半导体衬底11的表面形成氧化硅层15。
可是，与干法氧化及湿法氧化相关连的常规过程，在湿法氧化期间，氧气不断地加速硅化物的氧化。结果如图2所示，多晶硅层13的硅局部受到过份消耗，以致在多晶硅和硅化物中出现结构性的缺陷。由于这些缺陷，就不能保持MOS晶体管的阈值电压值不变。因此，这种结构缺陷使半导体器件的可靠性和成品率降低。
本发明的第一个目的在于解决常规工艺之不足处，提供一种制造半导体器件的方法，这种半导体器件是通过无结构缺陷地氧化硅化物而形成的。
本发明的另一个目的是提供一种氧化多硅化物结构中的硅化物的方法。
为完成上述第一目的，提供了一种制造半导体器件的方法，其特征是包括下列步骤：在半导体衬底上通过依次形成栅绝缘层、第1含硅的导电层，以及硅化物层而形成多硅化物结构;再在氧和氯化氢气体的气氛中经干法氧化，在所得结构的整个表面上形成氧化硅层。
为完成其余目的，还提供一种多硅化物结构的硅化物氧化方法，其特征在于包括下列步骤：将具有通过依次形成栅绝缘层、第1含硅导电层，以及硅化物层而形成的多硅化物结构的晶片装在处于第1温度状态的反应管中;在反应管温度直线上升至第2温度状态后，在氮气气氛中进行第1次退火;在氧和氯化氢气体气氛中，干法氧化该硅化物层，并在关断氧和氯化氢气体之后，在氮气气氛中进行第2次退火;当反应管温度直线下降至第3温度状态后，将所得的结构从反应管取出。
根据本发明，在硅化物氧化过程中，由于氧和氯化氢气体能稳定地氧化硅化物，因而保持一种均匀的耗硅量。所以，防止了往往引起的在第1导电层表面上形成的结构缺陷。
通过最佳实施例及参照附图所作的详细描述，本发明的上述目的及其它优点会变得更加清楚，其中，
图1是表示按常规工艺的一种硅化物氧化过程的简图;
图2是常规工艺制造的半导体器件剖面图;
图3是表示按照本发明的一种硅化物氧化过程的简图;以及
图4是按本发明制造的半导体器件剖面图。
参看表示按本发明制造的半导体器件的图4，一多硅化物结构用作栅电极或互连层而形成在半导体衬底21上。该多硅化物结构通过依次形成栅氧化层22、第1含硅导电层23，以及硅化物层24而构成。然后，在所得结构的整个表面上形成氧化硅层25。多晶硅或单晶硅均用作第1导电层23。
图3是表示按本发明的硅化物氧化过程的示意图。
下面将参看图3和图4，对本发明的制造半导体器件和硅化物氧化的方法作如下的描述：
如图4所示，首先，依次在半导体衬底21上叠加栅氧化层22与含多晶硅或单晶硅的第1导电层23。接着，按常规方法在第1导电层23上形成硅化物层24，该常规方法包括诸如直接的治金反应、共蒸发、溅射淀积法（共溅射与从混合物靶溅射、化学汽相淀积硅化物）之类。而后，形成图案，从而形成作为多硅化物结构的栅电极或互连层。
随后，将其上形成了多硅化物结构的晶片装入反应管。
参看图3，该反应管内为氮气气氛，处在一定温度范围，例如650±10℃之间。首先，在氮气气氛中将该反应管的温度慢慢地线性升高某一较高温度（例如，900±20℃），经约20分钟。接着，在同一温度和气氛条件下先将该晶片退火一定时间（例如，30分钟）。
然后，在干氧和氯化氢气体的气氛和同样温度下对该晶片氧化一定时间（例如，62分钟），因而在硅化物层24上形成了氧化硅层25。这时，要关掉氮气。此时，氧和氯化氢气体作为氧化类物质稳定地使硅化物氧化，从而使硅的消耗数量保持均衡。当然，在氧化过程中，在多硅化物的侧壁和半导体衬底21被露出的表面上也都形成氧化硅层25。
随后，关断氧和氯化氢气体，在同样温度及氮气中再次将晶片退火一段时间（如15分钟）。接着，在慢慢线性降低反应器温度（例如，在90分钟内降至650±10℃）之后，从反应器取出晶片。
按照上述实施例所示的本发明，在硅化物的氧化过程中，氧和氯化氢气体（作为氧化类物质）使硅化物稳定地氧化，从而保持一个均匀的耗硅量。所以，能防止往往会在第1导电层表面形成的结构缺陷，即，使用常规工艺时发生的缺陷。
这样，能够使MOS晶体管的阈值电压和互连的电阻率维持不变。因而，能够改进半导体器件的可靠性和成品率。
虽然参照具体实施例详细地展示和描述了本发明，但本领域的技术人员都应知道，可以作出许多形式上和具体的改变而不会脱离由所附权利要求书限定的本发明的精神与范围。

Claims (5)

1、一种半导体器件的制造方法，包括下列各步骤：
通过依次在半导体衬底上形成栅绝缘层、第1含硅导电层，和硅化物层而形成多硅化物结构；以及
通过在氧和氯化氢气体的气氛中干法氧化，在所得结构的整个表面上形成氧化硅层。
2、如权利要求1所限定的半导体器件的制造方法，其中，所述第1导电层包括多晶硅。
3、一种氧化多硅化物结构的硅化物层的方法，包括下列各步骤：
将通过依次形成栅绝缘层、第1含硅导电层和硅化层而形成了多硅化物的晶片装入处于第1温度状态的反应管中;
在反应管温度线性上升至第2温度状态之后，在氮气气氛中进行第1次退火。
在氧和氯化氢气体气氛中干法氧化该硅化物层;
在关断氧和氯化氢气体后，在氮气气氛中进行第二次退火;
在反应管温度线性下降至第3温度状态之后，将所得的结构从反应管取出。
4、如权利要求3所限定的氧化多硅化物结构的硅化物的方法，其中，所述的第1温度状态的范围是650±10℃。
5、如权利要求3所限定的氧化多硅化物结构的硅化物的方法，其中，所述第2温度状态的范围是900±20℃。
CN93118158.5A 1992-09-26 1993-09-25 半导体器件的制造方法 Pending CN1087446A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR920017608 1992-09-26
KR17608/92 1992-09-26

Publications (1)

Publication Number Publication Date
CN1087446A true CN1087446A (zh) 1994-06-01

Family

ID=19340175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93118158.5A Pending CN1087446A (zh) 1992-09-26 1993-09-25 半导体器件的制造方法

Country Status (5)

Country Link
JP (1) JPH06209049A (zh)
CN (1) CN1087446A (zh)
DE (1) DE4332605A1 (zh)
GB (1) GB2271467A (zh)
IT (1) IT1272674B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492606C (zh) * 2005-12-23 2009-05-27 海力士半导体有限公司 制作快闪存储器件的方法
CN102157427B (zh) * 2007-01-17 2014-05-07 东京毅力科创株式会社 载置台构造和处理装置
CN104810263A (zh) * 2014-01-24 2015-07-29 北大方正集团有限公司 栅氧化层的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172259A (ja) 2002-11-19 2004-06-17 Oki Electric Ind Co Ltd 半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492606C (zh) * 2005-12-23 2009-05-27 海力士半导体有限公司 制作快闪存储器件的方法
US7632743B2 (en) 2005-12-23 2009-12-15 Hynix Semiconductor Inc. Method of manufacturing flash memory device
CN102157427B (zh) * 2007-01-17 2014-05-07 东京毅力科创株式会社 载置台构造和处理装置
CN104810263A (zh) * 2014-01-24 2015-07-29 北大方正集团有限公司 栅氧化层的制造方法
CN104810263B (zh) * 2014-01-24 2018-11-20 北大方正集团有限公司 栅氧化层的制造方法

Also Published As

Publication number Publication date
ITMI932044A0 (it) 1993-09-24
ITMI932044A1 (it) 1995-03-24
GB2271467A (en) 1994-04-13
IT1272674B (it) 1997-06-26
GB9319730D0 (en) 1993-11-10
DE4332605A1 (de) 1994-03-31
JPH06209049A (ja) 1994-07-26

Similar Documents

Publication Publication Date Title
EP0159935B1 (en) Method for inhibiting dopant out-diffusion
US5962904A (en) Gate electrode stack with diffusion barrier
US5089432A (en) Polycide gate MOSFET process for integrated circuits
US4829363A (en) Structure for inhibiting dopant out-diffusion
EP0071029B1 (en) Method for fabricating self-passivated composite silicon-silicide conductive electrodes
NL8203350A (nl) Kobaltsilicidemetallisatie voor halfgeleidertransistoren.
JP2008252118A (ja) ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JP2002134433A (ja) 電極構造体及びその形成方法
JPH05347271A (ja) 酸化物によりキャップされたケイ化チタン形成方法
JPS6364063B2 (zh)
CN1087446A (zh) 半导体器件的制造方法
JP3476184B2 (ja) トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法
KR100631937B1 (ko) 텅스텐 게이트 형성방법
CN1121642A (zh) 具双层硅化物结构的半导体器件制造方法
Runovc et al. Titanium disilicide in MOS technology
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
JP3416205B2 (ja) 半導体装置およびその製造方法
JP3067433B2 (ja) 半導体装置の製造方法
Wong et al. Direct tungsten on silicon dioxide formed by RF plasma-enhanced chemical vapor deposition
JPH05291567A (ja) 半導体装置及びその製造方法
JP2669611B2 (ja) 半導体装置の製造方法
JPH0590264A (ja) 半導体装置およびその製造方法
JPH0232545A (ja) 半導体装置の製造方法
KR100304688B1 (ko) 반도체장치의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication