JP3476184B2 - トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法 - Google Patents
トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法Info
- Publication number
- JP3476184B2 JP3476184B2 JP35805299A JP35805299A JP3476184B2 JP 3476184 B2 JP3476184 B2 JP 3476184B2 JP 35805299 A JP35805299 A JP 35805299A JP 35805299 A JP35805299 A JP 35805299A JP 3476184 B2 JP3476184 B2 JP 3476184B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- capacitor
- electrode
- substrate
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 40
- 239000013078 crystal Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 15
- 150000002830 nitrogen compounds Chemical class 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 4
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 230000036961 partial effect Effects 0.000 claims description 3
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 113
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000001953 recrystallisation Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 7
- 230000003993 interaction Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- -1 silicon nitride compound Chemical class 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、単結晶半導体基板
中の深いトレンチ・コンデンサ、及び単結晶半導体基板
中に深いトレンチ・コンデンサを形成する方法に関す
る。
中の深いトレンチ・コンデンサ、及び単結晶半導体基板
中に深いトレンチ・コンデンサを形成する方法に関す
る。
【０００２】
【従来の技術】マイクロエレクトロニクス・デバイスの
構築では、デバイス・サイズを縮小する、または所与の
スケールでデバイス性能を向上させる、あるいはその両
方を行うことが常に求められていることは周知である。
構築では、デバイス・サイズを縮小する、または所与の
スケールでデバイス性能を向上させる、あるいはその両
方を行うことが常に求められていることは周知である。
【０００３】縮小したデバイスを実際に構築する際に
は、デバイス構成要素を形成するための材料を構成する
精度をより高くすることに注意を払わなければならな
い。また、デバイスの構築に使用した様々な材料の、デ
バイスの製造プロセス中、デバイスの試験中、及びデバ
イスの動作中の相互作用にも注意を払わなければならな
い。これに関しては、デバイス構成要素のサイズが微細
な方が、その構成要素を形成する材料の量が少ないの
で、材料の好ましくない相互作用に対してより敏感であ
る。例えば、大きな構成要素にはその境界領域にしか影
響を及ぼさない相互作用でも、より小さな構成要素には
その全体に影響を及ぼすことになる（例えば、この小さ
な構成要素の大きさが大きな構成要素の境界領域と同じ
サイズである場合）。したがって、構成要素の大きさを
縮小すると、大きな構成要素では重要でないと思われる
材料の相互作用の問題を考慮しなければならなくなる。
は、デバイス構成要素を形成するための材料を構成する
精度をより高くすることに注意を払わなければならな
い。また、デバイスの構築に使用した様々な材料の、デ
バイスの製造プロセス中、デバイスの試験中、及びデバ
イスの動作中の相互作用にも注意を払わなければならな
い。これに関しては、デバイス構成要素のサイズが微細
な方が、その構成要素を形成する材料の量が少ないの
で、材料の好ましくない相互作用に対してより敏感であ
る。例えば、大きな構成要素にはその境界領域にしか影
響を及ぼさない相互作用でも、より小さな構成要素には
その全体に影響を及ぼすことになる（例えば、この小さ
な構成要素の大きさが大きな構成要素の境界領域と同じ
サイズである場合）。したがって、構成要素の大きさを
縮小すると、大きな構成要素では重要でないと思われる
材料の相互作用の問題を考慮しなければならなくなる。
【０００４】半導体基板に形成された深いトレンチ・コ
ンデンサなどのデバイスでは、コンデンサの極板（電
極）、電極間の誘電体バリヤ、寄生効果を防止するまた
は最小限に抑えるための酸化物カラー構造、コンデンサ
とデバイスのその他の回路との間の接触をもたらす表面
または埋込みストラップなどのコンデンサの構成要素を
形成するために様々な材料が使用される。例えば、トレ
ンチの電極は典型的には多量にドーピングした多結晶シ
リコン（ポリシリコン）材料であり、埋込みまたは表面
ストラップは典型的にはアモルファス・シリコンであ
り、半導体基板は単結晶シリコンである。コンデンサが
うまく機能するかどうかは、これらの様々な材料の、デ
バイスの製造／耐用寿命の間にその当初の特質または望
ましく修正した特質を維持できるかどうかに一部依存し
ている。
ンデンサなどのデバイスでは、コンデンサの極板（電
極）、電極間の誘電体バリヤ、寄生効果を防止するまた
は最小限に抑えるための酸化物カラー構造、コンデンサ
とデバイスのその他の回路との間の接触をもたらす表面
または埋込みストラップなどのコンデンサの構成要素を
形成するために様々な材料が使用される。例えば、トレ
ンチの電極は典型的には多量にドーピングした多結晶シ
リコン（ポリシリコン）材料であり、埋込みまたは表面
ストラップは典型的にはアモルファス・シリコンであ
り、半導体基板は単結晶シリコンである。コンデンサが
うまく機能するかどうかは、これらの様々な材料の、デ
バイスの製造／耐用寿命の間にその当初の特質または望
ましく修正した特質を維持できるかどうかに一部依存し
ている。
【０００５】
【発明が解決しようとする課題】残念ながら、これらの
材料の性質は、特に防止しない限り望ましくない相互作
用が発生し得る。
材料の性質は、特に防止しない限り望ましくない相互作
用が発生し得る。
【０００６】例えば、単結晶シリコン基板とアモルファ
スまたは多結晶シリコンのトレンチ電極材料との間の結
晶化度（または結晶粒度）の差によって、特に介在する
アモルファス・シリコン材料がある場合には、問題が生
じることがある。このような構成では、アモルファスま
たはポリシリコンの層は、単結晶表面上でテンプレート
となり、再結晶しうる。再結晶の間にしばしば単結晶シ
リコンとの界面で欠陥が生じ、それが単結晶シリコン中
に伝搬することがある。このような欠陥の発生は、メモ
リ・セルの性能（メモリ・セルはコンデンサを含む）に
悪影響を及ぼすものと考えられる。具体的に言うと、こ
うした欠陥により、コンデンサの電荷保持時間を予測す
ることができなくなるものと考えられる（いわゆる可変
保持時間）。このように予測できなくなることにより、
結果として得られるデバイスの有用性、または設計性能
を最大限に高める能力、あるいはその両方が制限されえ
る。
スまたは多結晶シリコンのトレンチ電極材料との間の結
晶化度（または結晶粒度）の差によって、特に介在する
アモルファス・シリコン材料がある場合には、問題が生
じることがある。このような構成では、アモルファスま
たはポリシリコンの層は、単結晶表面上でテンプレート
となり、再結晶しうる。再結晶の間にしばしば単結晶シ
リコンとの界面で欠陥が生じ、それが単結晶シリコン中
に伝搬することがある。このような欠陥の発生は、メモ
リ・セルの性能（メモリ・セルはコンデンサを含む）に
悪影響を及ぼすものと考えられる。具体的に言うと、こ
うした欠陥により、コンデンサの電荷保持時間を予測す
ることができなくなるものと考えられる（いわゆる可変
保持時間）。このように予測できなくなることにより、
結果として得られるデバイスの有用性、または設計性能
を最大限に高める能力、あるいはその両方が制限されえ
る。
【０００７】したがって、材料の相互作用をより良好に
抑制し、大きさを縮小した信頼できるデバイスを構築す
ることができるようにする、改良されたコンデンサ構造
が望まれている。また、他のデバイスまたは構成要素の
特性を損なわない、あるいは損なってもそれを最小限に
抑える経済的な方法で、これらの必要に応じることも望
まれている。
抑制し、大きさを縮小した信頼できるデバイスを構築す
ることができるようにする、改良されたコンデンサ構造
が望まれている。また、他のデバイスまたは構成要素の
特性を損なわない、あるいは損なってもそれを最小限に
抑える経済的な方法で、これらの必要に応じることも望
まれている。
【０００８】
【課題を解決するための手段】本発明は、信頼性を改善
した、縮小したコンデンサ構造を可能にする技術を提供
する。さらに詳細には、本発明は、結晶化度の程度が異
なる（結晶粒度が異なる）領域間で量子導電バリヤ層を
作成して使用することによって、これらの利点を提供す
る。
した、縮小したコンデンサ構造を可能にする技術を提供
する。さらに詳細には、本発明は、結晶化度の程度が異
なる（結晶粒度が異なる）領域間で量子導電バリヤ層を
作成して使用することによって、これらの利点を提供す
る。
【０００９】一態様では、本発明は、単結晶半導体基板
に深いトレンチ・コンデンサを含み、このコンデンサ
は、（ｉ）基板中のトレンチの外部部分の周りの基板に
形成された埋込みプレートと、（ｉｉ）トレンチの少な
くとも下側内部部分の周りに形成されたノード誘電体
と、（ｉｉｉ）トレンチ中の電極と、（ｉｖ）その少な
くとも一部分がトレンチ電極及び単結晶基板に電気的に
接続された、トレンチ電極から遠ざかるように延びる導
電性ストラップとを含み、さらに、（ｖ）単結晶基板と
トレンチ電極の間に量子導電バリヤ層を含む。
に深いトレンチ・コンデンサを含み、このコンデンサ
は、（ｉ）基板中のトレンチの外部部分の周りの基板に
形成された埋込みプレートと、（ｉｉ）トレンチの少な
くとも下側内部部分の周りに形成されたノード誘電体
と、（ｉｉｉ）トレンチ中の電極と、（ｉｖ）その少な
くとも一部分がトレンチ電極及び単結晶基板に電気的に
接続された、トレンチ電極から遠ざかるように延びる導
電性ストラップとを含み、さらに、（ｖ）単結晶基板と
トレンチ電極の間に量子導電バリヤ層を含む。
【００１０】別の態様では、本発明は、量子導電誘電バ
リヤ層によって分離された、組成が類似する（例えば、
ドーパントの量またはドーパントの組成のみが異なる、
あるいは基本的に組成に違いがない）が、結晶化度の程
度が異なる（平均結晶粒度が異なる）領域を有する構造
を含む。層の片側の領域はアモルファスまたは単結晶で
あり、層の反対側の領域は多結晶であることが好まし
い。
リヤ層によって分離された、組成が類似する（例えば、
ドーパントの量またはドーパントの組成のみが異なる、
あるいは基本的に組成に違いがない）が、結晶化度の程
度が異なる（平均結晶粒度が異なる）領域を有する構造
を含む。層の片側の領域はアモルファスまたは単結晶で
あり、層の反対側の領域は多結晶であることが好まし
い。
【００１１】別の態様では、本発明は、シリコン表面を
窒素化合物と反応させて薄い窒化ケイ素化合物層を形成
するステップを含む、量子導電層を含むトレンチ・コン
デンサを作成する方法を含む。
窒素化合物と反応させて薄い窒化ケイ素化合物層を形成
するステップを含む、量子導電層を含むトレンチ・コン
デンサを作成する方法を含む。
【００１２】別の態様では、本発明は、量子導電性とな
るのに十分に薄い、バルク形状では誘電体となる材料層
を、化学的気相付着法、物理蒸着法、またはスパッタリ
ングによって付着させるステップを含む、量子導電層を
含むトレンチ・コンデンサを作成する方法を含む。
るのに十分に薄い、バルク形状では誘電体となる材料層
を、化学的気相付着法、物理蒸着法、またはスパッタリ
ングによって付着させるステップを含む、量子導電層を
含むトレンチ・コンデンサを作成する方法を含む。
【００１３】好ましい量子導電層は、窒化ケイ素や酸窒
化ケイ素などの窒化ケイ素化合物である。
化ケイ素などの窒化ケイ素化合物である。
【００１４】本発明の上記その他の態様について、以下
にさらに詳細に記述する。
にさらに詳細に記述する。
【００１５】
【発明の実施の形態】本発明は、応力（例えば相、格
子、または熱膨張の不一致、再結晶、あるいは相転移に
ともなう）またはその他の駆動力の抑制に有用な量子導
電バリヤ層を提供する。本発明は、連続体（例えば半導
体デバイスの一部分）の一部または全体となる２つの領
域の間の界面にこのような量子導電層が形成される構造
を含む。このバリヤ層は、界面のすぐ隣にある領域の１
つで、または界面には位置していない連続領域で、ある
いはその両方で利益を提供することができる。
子、または熱膨張の不一致、再結晶、あるいは相転移に
ともなう）またはその他の駆動力の抑制に有用な量子導
電バリヤ層を提供する。本発明は、連続体（例えば半導
体デバイスの一部分）の一部または全体となる２つの領
域の間の界面にこのような量子導電層が形成される構造
を含む。このバリヤ層は、界面のすぐ隣にある領域の１
つで、または界面には位置していない連続領域で、ある
いはその両方で利益を提供することができる。
【００１６】本発明は、その構造内の（ｉ）ストラップ
と単結晶基板の間、または（ｉｉ）ストラップとトレン
チ電極との間、あるいはその両方の位置に、１つまたは
複数の量子導電バリヤを含む、トレンチ・コンデンサ構
造を提供する。
と単結晶基板の間、または（ｉｉ）ストラップとトレン
チ電極との間、あるいはその両方の位置に、１つまたは
複数の量子導電バリヤを含む、トレンチ・コンデンサ構
造を提供する。
【００１７】本発明の量子導電層は、バルク状態での特
性が誘電体と見なされる材料（すなわち絶縁体）の、非
常に薄い膜である。しかし、非常に薄い層では、これら
の材料は導電性になる。これらの薄層は、再結晶にとも
なう層の片側から反対側への力の伝達を防止する、また
は減少させることができるので有利である。本発明の量
子導電層を構成するために使用する材料のバルク抵抗率
（２５℃で厚い部分で測定する）は、好ましくは少なく
とも約１０6オーム−ｍ、より好ましくは少なくとも約
１０8オーム−ｍ、最も好ましくは少なくとも約１０11
オーム−ｍとなる。
性が誘電体と見なされる材料（すなわち絶縁体）の、非
常に薄い膜である。しかし、非常に薄い層では、これら
の材料は導電性になる。これらの薄層は、再結晶にとも
なう層の片側から反対側への力の伝達を防止する、また
は減少させることができるので有利である。本発明の量
子導電層を構成するために使用する材料のバルク抵抗率
（２５℃で厚い部分で測定する）は、好ましくは少なく
とも約１０6オーム−ｍ、より好ましくは少なくとも約
１０8オーム−ｍ、最も好ましくは少なくとも約１０11
オーム−ｍとなる。
【００１８】量子導電層は、好ましくは厚さ約５０Åあ
るいはそれ以下、より好ましくは約５〜３０Å、最も好
ましくは約５〜１５Åである。その結果生じる膜は、好
ましくは約１キロオーム−μｍ2未満、より好ましくは
約１００オーム−μｍ2未満の膜抵抗を有する。量子導
電層によって導入される直列抵抗は、膜抵抗（オーム−
μｍ2）を電流の方向に対して垂直な量子導電層の断面
積（μｍ2）で割ったものに等しい。
るいはそれ以下、より好ましくは約５〜３０Å、最も好
ましくは約５〜１５Åである。その結果生じる膜は、好
ましくは約１キロオーム−μｍ2未満、より好ましくは
約１００オーム−μｍ2未満の膜抵抗を有する。量子導
電層によって導入される直列抵抗は、膜抵抗（オーム−
μｍ2）を電流の方向に対して垂直な量子導電層の断面
積（μｍ2）で割ったものに等しい。
【００１９】本発明の量子導電層はほぼ均一であること
が好ましいが、多少の厚さの変動は許容することができ
る。層の厚さは、所望のバリヤ機能を果たしながら量子
導電効果がその層上の全ての点で起こることができる範
囲に保たれることが好ましい。
が好ましいが、多少の厚さの変動は許容することができ
る。層の厚さは、所望のバリヤ機能を果たしながら量子
導電効果がその層上の全ての点で起こることができる範
囲に保たれることが好ましい。
【００２０】好ましい量子導電材料は無機酸化物または
無機窒化物であり、より好ましくは、窒化ケイ素または
酸窒化ケイ素からなるグループから選択した窒化ケイ素
化合物である。これらの化合物は、定比化合物でも不定
比化合物でもよい。あるいは、例えばアルミナや酸化ゲ
ルマニウム、イットリアで安定化したジルコニア、その
他の形態のジルコニアなど、他のセラミック材料を使用
することもできる。層の組成は、二次イオン質量分析
（ＳＩＭＳ）またはその他の適当な技術によって決定す
ることができる。
無機窒化物であり、より好ましくは、窒化ケイ素または
酸窒化ケイ素からなるグループから選択した窒化ケイ素
化合物である。これらの化合物は、定比化合物でも不定
比化合物でもよい。あるいは、例えばアルミナや酸化ゲ
ルマニウム、イットリアで安定化したジルコニア、その
他の形態のジルコニアなど、他のセラミック材料を使用
することもできる。層の組成は、二次イオン質量分析
（ＳＩＭＳ）またはその他の適当な技術によって決定す
ることができる。
【００２１】最も広い意味で、本発明は、結晶化度の程
度が異なる、または平均結晶粒度が異なる２つの領域の
間に量子導電層が介在する構造を含む。図１を参照する
と、量子導電層１０は、少なくとも１つの境界領域１２
と同じ長さであることが好ましい。図１では、層１０は
それぞれの側の１つの領域と同じ長さであるものとして
示してあるが、本発明は、この層が層の片側の複数の領
域と同じ長さであるその他の構造も含むことを理解され
たい。また、層１０は、図１に示すように両側の領域と
同じ長さにすることも、片側の１つまたは複数の領域と
のみ同じ長さにすることもできる。量子導電層１０は連
続していることが好ましい。
度が異なる、または平均結晶粒度が異なる２つの領域の
間に量子導電層が介在する構造を含む。図１を参照する
と、量子導電層１０は、少なくとも１つの境界領域１２
と同じ長さであることが好ましい。図１では、層１０は
それぞれの側の１つの領域と同じ長さであるものとして
示してあるが、本発明は、この層が層の片側の複数の領
域と同じ長さであるその他の構造も含むことを理解され
たい。また、層１０は、図１に示すように両側の領域と
同じ長さにすることも、片側の１つまたは複数の領域と
のみ同じ長さにすることもできる。量子導電層１０は連
続していることが好ましい。
【００２２】図１では、図を分かりやすくするために、
量子導電層１０の相対的な厚さを誇張してある。構造１
は、量子導電層１０の第１の側２０に領域１２及び１６
を含み、層１０の第２の側３０に領域１４及び１８を含
む。この構造は、（ａ）平均結晶粒度または（ｂ）結晶
化度について、第１の側２０の少なくとも１つが第２の
側３０の少なくとも１つの領域と異なるようになってい
ることが好ましい。本発明の量子導電層は、この構造が
経験する熱履歴にわたって、層の片側の領域と反対側の
領域の間のこのような差の影響を抑制する働きをするこ
とが好ましい。トレンチ電極５０及び酸化物カラー４８
の構造は、次のようにして形成することができる。すな
わち、先ず、基板６０に形成したトレンチ４０の内壁面
にノード誘電体４６を形成し、トレンチ４０内に電極材
料５０を付着させ、電極材料５０の上部を、酸化物カラ
ー４８を形成するのに適した所定の深さまでエッチング
し、トレンチ上部の内壁面を露出させる。露出した内壁
面を酸化して酸化物カラー４８を形成し、酸化物カラー
４８の中にトレンチ電極材料５０を付着してトレンチを
埋める。その後、酸化物カラー４８とトレンチ電極５０
を所定の深さまで除去して、導電性ストラップを形成す
るための空間を形成する。
量子導電層１０の相対的な厚さを誇張してある。構造１
は、量子導電層１０の第１の側２０に領域１２及び１６
を含み、層１０の第２の側３０に領域１４及び１８を含
む。この構造は、（ａ）平均結晶粒度または（ｂ）結晶
化度について、第１の側２０の少なくとも１つが第２の
側３０の少なくとも１つの領域と異なるようになってい
ることが好ましい。本発明の量子導電層は、この構造が
経験する熱履歴にわたって、層の片側の領域と反対側の
領域の間のこのような差の影響を抑制する働きをするこ
とが好ましい。トレンチ電極５０及び酸化物カラー４８
の構造は、次のようにして形成することができる。すな
わち、先ず、基板６０に形成したトレンチ４０の内壁面
にノード誘電体４６を形成し、トレンチ４０内に電極材
料５０を付着させ、電極材料５０の上部を、酸化物カラ
ー４８を形成するのに適した所定の深さまでエッチング
し、トレンチ上部の内壁面を露出させる。露出した内壁
面を酸化して酸化物カラー４８を形成し、酸化物カラー
４８の中にトレンチ電極材料５０を付着してトレンチを
埋める。その後、酸化物カラー４８とトレンチ電極５０
を所定の深さまで除去して、導電性ストラップを形成す
るための空間を形成する。
【００２３】したがって、本発明の量子導電層を使用し
て、ある領域（例えば領域１２）の再結晶にともなう力
が、層１０の反対側の領域１４または１８の結晶化度ま
たは結晶構造の変化を誘導するのを防止する、または妨
げることができる。例えば、領域１２が多結晶シリコン
であり、領域１８が単結晶シリコンである場合には、領
域１２の再結晶（例えば構造１全体の熱処理中に起こる
ことがある）にともなう応力が単結晶構造中での望まし
くない欠陥の伝搬を引き起こす可能性がある場合に、量
子導電層１０を使用して、これらの応力が単結晶領域１
８に伝達されるのを防止または抑止することができる。
て、ある領域（例えば領域１２）の再結晶にともなう力
が、層１０の反対側の領域１４または１８の結晶化度ま
たは結晶構造の変化を誘導するのを防止する、または妨
げることができる。例えば、領域１２が多結晶シリコン
であり、領域１８が単結晶シリコンである場合には、領
域１２の再結晶（例えば構造１全体の熱処理中に起こる
ことがある）にともなう応力が単結晶構造中での望まし
くない欠陥の伝搬を引き起こす可能性がある場合に、量
子導電層１０を使用して、これらの応力が単結晶領域１
８に伝達されるのを防止または抑止することができる。
【００２４】本発明は、量子導電層と接する、または量
子導電層から連続するこの構造の領域について、いかな
る特定の組成にも限定されるものではないが、量子導電
層と直接接触する領域の少なくとも１つは、単結晶シリ
コン、アモルファス・シリコン、または多結晶シリコン
からなるグループから選択したシリコン材料であること
が好ましい。シリコン材料は、ドーピングしてもドーピ
ングしなくてもよい。構造の代表例は、層の片側に多結
晶シリコンを有し、反対側にアモルファスまたは単結晶
シリコン領域を有する。
子導電層から連続するこの構造の領域について、いかな
る特定の組成にも限定されるものではないが、量子導電
層と直接接触する領域の少なくとも１つは、単結晶シリ
コン、アモルファス・シリコン、または多結晶シリコン
からなるグループから選択したシリコン材料であること
が好ましい。シリコン材料は、ドーピングしてもドーピ
ングしなくてもよい。構造の代表例は、層の片側に多結
晶シリコンを有し、反対側にアモルファスまたは単結晶
シリコン領域を有する。
【００２５】本発明の量子導電層は、トレンチ・コンデ
ンサ構造で特に有用である。代表的なトレンチ・コンデ
ンサ構造の例は、米国特許第５２８３４５３号、第５３
９５７８６号、第５４３４１０９号、第５４８９５４４
号、第５５１２７６７号、第５５７６５６６号、第５６
５６５３５号、及び第５６７７２１９号に示してある。
本発明のトレンチ・コンデンサ構造は、いかなる特定の
構成にも限定されるものではない。
ンサ構造で特に有用である。代表的なトレンチ・コンデ
ンサ構造の例は、米国特許第５２８３４５３号、第５３
９５７８６号、第５４３４１０９号、第５４８９５４４
号、第５５１２７６７号、第５５７６５６６号、第５６
５６５３５号、及び第５６７７２１９号に示してある。
本発明のトレンチ・コンデンサ構造は、いかなる特定の
構成にも限定されるものではない。
【００２６】図２は、基板６０のトレンチの最上部から
見た典型的なトレンチ・コンデンサ構造４０の概略平面
図である。埋込みストラップ５６が露出して基板６０と
ストラップ５６の間の界面５８が現れている。浅いトレ
ンチ分離（ＳＴＩ）６６は、コンデンサ４０の上部領域
の３つの側面を取り囲む。
見た典型的なトレンチ・コンデンサ構造４０の概略平面
図である。埋込みストラップ５６が露出して基板６０と
ストラップ５６の間の界面５８が現れている。浅いトレ
ンチ分離（ＳＴＩ）６６は、コンデンサ４０の上部領域
の３つの側面を取り囲む。
【００２７】図３は、図２のトレンチ・コンデンサのＡ
−Ａ'における概略側面図である。埋込みプレート電極
４２は、トレンチ４４の下側部分の外部の周りに位置す
る。ノード誘電体４６は、トレンチ４４の内部の下側部
分の周りにある。トレンチ４４の上側内部の周りには酸
化物カラー４８がある。トレンチ４４は、導電性トレン
チ電極材料５０で満たされる。導電性ストラップ５６は
トレンチ電極５０の上にあり、これに電気的に接続され
る。したがって、ストラップ５６は、コンデンサ４０へ
の電気的アクセスを提供する。図２〜図４には埋込みス
トラップを示すが、本発明はいかなる特定のストラップ
の構成にも限定されるものではない。例えば、本発明
は、表面ストラップ、リップ・ストラップ（例えば１９
９８年６月２６日に出願された、米国特許出願第０９／
１０５７３９号に開示）、またはその他のストラップの
構成にも等しく適用することができる。尚、図４は、図
２のトレンチ・コンデンサのＢ−Ｂ'における断面図で
あり、各構成は、すでに記述した通りである。
−Ａ'における概略側面図である。埋込みプレート電極
４２は、トレンチ４４の下側部分の外部の周りに位置す
る。ノード誘電体４６は、トレンチ４４の内部の下側部
分の周りにある。トレンチ４４の上側内部の周りには酸
化物カラー４８がある。トレンチ４４は、導電性トレン
チ電極材料５０で満たされる。導電性ストラップ５６は
トレンチ電極５０の上にあり、これに電気的に接続され
る。したがって、ストラップ５６は、コンデンサ４０へ
の電気的アクセスを提供する。図２〜図４には埋込みス
トラップを示すが、本発明はいかなる特定のストラップ
の構成にも限定されるものではない。例えば、本発明
は、表面ストラップ、リップ・ストラップ（例えば１９
９８年６月２６日に出願された、米国特許出願第０９／
１０５７３９号に開示）、またはその他のストラップの
構成にも等しく適用することができる。尚、図４は、図
２のトレンチ・コンデンサのＢ−Ｂ'における断面図で
あり、各構成は、すでに記述した通りである。
【００２８】本発明の量子導電層は、トレンチ・コンデ
ンサ構造内の、望ましくない相互作用を防止するのに望
ましい１つまたは複数の位置に配置することができる。
例えば、量子導電層は、導電ストラップ５６と基板６０
の間の界面５８に配置することができる。このような量
子導電層は、ストラップ５６またはトレンチ電極５０あ
るいはその両方から基板６０への再結晶の力の望ましく
ない伝達を防止または抑止するのに有用となるであろ
う。量子導電層は、トレンチ電極５０とストラップ５６
の間の界面６２に配置することもできる。このような量
子導電層は、トレンチ電極５０からストラップ５６及び
基板６０への再結晶の力の望ましくない伝達を防止また
は抑止するのに有用となるであろう。本発明の量子導電
層を使用することの副作用として、バリヤ層の片側から
反対側へのドーパントの拡散が抑止されうる。
ンサ構造内の、望ましくない相互作用を防止するのに望
ましい１つまたは複数の位置に配置することができる。
例えば、量子導電層は、導電ストラップ５６と基板６０
の間の界面５８に配置することができる。このような量
子導電層は、ストラップ５６またはトレンチ電極５０あ
るいはその両方から基板６０への再結晶の力の望ましく
ない伝達を防止または抑止するのに有用となるであろ
う。量子導電層は、トレンチ電極５０とストラップ５６
の間の界面６２に配置することもできる。このような量
子導電層は、トレンチ電極５０からストラップ５６及び
基板６０への再結晶の力の望ましくない伝達を防止また
は抑止するのに有用となるであろう。本発明の量子導電
層を使用することの副作用として、バリヤ層の片側から
反対側へのドーパントの拡散が抑止されうる。
【００２９】本発明は、量子導電層が、上述の界面の１
つもしくは複数、またはコンデンサ構造内のその他の望
ましい位置、あるいはその両方に位置するトレンチ・コ
ンデンサ構造を含む。量子導電層は、化学的気相付着
法、物理蒸着法、またはスパッタリングで形成される場
合には、任意選択で酸化物カラー４８とストラップ５６
の間の界面６４に存在することもできる。
つもしくは複数、またはコンデンサ構造内のその他の望
ましい位置、あるいはその両方に位置するトレンチ・コ
ンデンサ構造を含む。量子導電層は、化学的気相付着
法、物理蒸着法、またはスパッタリングで形成される場
合には、任意選択で酸化物カラー４８とストラップ５６
の間の界面６４に存在することもできる。
【００３０】本発明のトレンチ・コンデンサで使用する
量子導電バリヤの組成及び物理的特徴は、量子導電バリ
ヤを組み込む一般的な構造に関して上述した組成及び物
理的特徴であることが好ましい。量子導電層は、トレン
チ・コンデンサの電気的性能に悪影響を及ぼすことなく
所望のバリヤ機能を果たすことができるので有利であ
る。
量子導電バリヤの組成及び物理的特徴は、量子導電バリ
ヤを組み込む一般的な構造に関して上述した組成及び物
理的特徴であることが好ましい。量子導電層は、トレン
チ・コンデンサの電気的性能に悪影響を及ぼすことなく
所望のバリヤ機能を果たすことができるので有利であ
る。
【００３１】本発明は、トレンチ・コンデンサの様々な
構成要素について、いかなる特定の材料の組成にも限定
されない。望むなら、当技術分野で既知の材料を使用す
ることができる。したがって、トレンチ電極５０は、通
常はドーピングされた多結晶シリコン、またはその他の
適当な導電性材料から作成されることになる。ストラッ
プ５６は、通常はアモルファス・シリコンから作成され
ることになる。基板６０は、通常は単結晶半導体材料
（最も典型的にはシリコン、少量ドーピングしたシリコ
ン、または少量ドーピングしたバンドを有するシリコ
ン）になる。埋込みプレート４２は、通常は基板内の高
ドーパント（例えばヒ素）領域である。カラー４８及び
浅いトレンチ分離６６は、通常は二酸化ケイ素である。
構成要素について、いかなる特定の材料の組成にも限定
されない。望むなら、当技術分野で既知の材料を使用す
ることができる。したがって、トレンチ電極５０は、通
常はドーピングされた多結晶シリコン、またはその他の
適当な導電性材料から作成されることになる。ストラッ
プ５６は、通常はアモルファス・シリコンから作成され
ることになる。基板６０は、通常は単結晶半導体材料
（最も典型的にはシリコン、少量ドーピングしたシリコ
ン、または少量ドーピングしたバンドを有するシリコ
ン）になる。埋込みプレート４２は、通常は基板内の高
ドーパント（例えばヒ素）領域である。カラー４８及び
浅いトレンチ分離６６は、通常は二酸化ケイ素である。
【００３２】本発明の量子導電バリヤが存在することに
より、代替の、または修正した材料を使用することが可
能となる。例えば、非常に高いドーパント・レベル（例
えば１ｃｍ3あたりのドーパント原子数が５×１０18〜
１０21個、より好ましくは５×１０19〜１０20個）を有
するトレンチ電極材料を使用することができる。従来の
ドーピングしたポリシリコンの代わりに、代替トレンチ
電極材料（例えばシリサイド、導電性金属窒化物など）
を使用することもできる。適当な量子導電バリヤ層が存
在する場合には、ストラップの組成を改変することもで
きる。
より、代替の、または修正した材料を使用することが可
能となる。例えば、非常に高いドーパント・レベル（例
えば１ｃｍ3あたりのドーパント原子数が５×１０18〜
１０21個、より好ましくは５×１０19〜１０20個）を有
するトレンチ電極材料を使用することができる。従来の
ドーピングしたポリシリコンの代わりに、代替トレンチ
電極材料（例えばシリサイド、導電性金属窒化物など）
を使用することもできる。適当な量子導電バリヤ層が存
在する場合には、ストラップの組成を改変することもで
きる。
【００３３】本発明の量子導電層はトレンチ・コンデン
サ構造で特に有用であるが、これらの層は、非常に薄い
導電バリヤ層が再結晶の力の伝達を防止することが望ま
しい、その他の集積回路構成要素中でも使用することが
できることを理解されたい。
サ構造で特に有用であるが、これらの層は、非常に薄い
導電バリヤ層が再結晶の力の伝達を防止することが望ま
しい、その他の集積回路構成要素中でも使用することが
できることを理解されたい。
【００３４】本発明の量子導電層は、様々な方法で作成
することができる。方法の選択は、量子導電層をその上
に形成する表面の組成、または望ましい量子導電層の組
成、あるいはその両方によって決まる。
することができる。方法の選択は、量子導電層をその上
に形成する表面の組成、または望ましい量子導電層の組
成、あるいはその両方によって決まる。
【００３５】この量子導電層がその上に形成される表面
のシリコン含有量が高い場合（例えば従来の（ドーピン
グした、またはドーピングしていない）多結晶シリコ
ン、アモルファス・シリコン、あるいは単結晶シリコ
ン）には、量子導電層は、この隣接する表面のシリコン
の一部分を、その表面と接触する雰囲気中の窒素を含む
化合物と反応させることによって形成されることが好ま
しい。好ましい窒素を含む化合物は、気体状態で取扱い
が容易な化合物である。好ましい窒素化合物の例は、ア
ンモニア、ＮＯ、Ｎ2Ｏ、または（プラズマ状態の）単
原子窒素からなるグループから選択される。アンモニア
は最も好ましい窒素化合物である。雰囲気は、Ｎ2やヘ
リウム、アルゴンなど、一種類または複数種類の希釈気
体を含むこともできる。窒素化合物の分圧は、好ましく
は約１〜７６０トル、より好ましくは約５〜１０トルで
ある。反応は、通常は約３００〜９５０℃、より好まし
くは約３５０〜７５０℃の温度まで加熱することによっ
て促進される。反応は、所望の厚さの層が形成されるま
で行うことができる。反応は、好ましくは約１〜３０分
間、より好ましくは約１０〜２０分間行われる。反応
は、これらの条件下では通常は自己制限式となる。
のシリコン含有量が高い場合（例えば従来の（ドーピン
グした、またはドーピングしていない）多結晶シリコ
ン、アモルファス・シリコン、あるいは単結晶シリコ
ン）には、量子導電層は、この隣接する表面のシリコン
の一部分を、その表面と接触する雰囲気中の窒素を含む
化合物と反応させることによって形成されることが好ま
しい。好ましい窒素を含む化合物は、気体状態で取扱い
が容易な化合物である。好ましい窒素化合物の例は、ア
ンモニア、ＮＯ、Ｎ2Ｏ、または（プラズマ状態の）単
原子窒素からなるグループから選択される。アンモニア
は最も好ましい窒素化合物である。雰囲気は、Ｎ2やヘ
リウム、アルゴンなど、一種類または複数種類の希釈気
体を含むこともできる。窒素化合物の分圧は、好ましく
は約１〜７６０トル、より好ましくは約５〜１０トルで
ある。反応は、通常は約３００〜９５０℃、より好まし
くは約３５０〜７５０℃の温度まで加熱することによっ
て促進される。反応は、所望の厚さの層が形成されるま
で行うことができる。反応は、好ましくは約１〜３０分
間、より好ましくは約１０〜２０分間行われる。反応
は、これらの条件下では通常は自己制限式となる。
【００３６】望むなら、化学エッチング（例えばＨＦ溶
液）、または水素雰囲気（もしくはその他適当な還元雰
囲気）中での高温ベーキング（例えば約９００°〜１０
００℃）、あるいはその両方によって基板を事前洗浄
し、既に存在する酸化物表面層を一部または全て除去す
ることもできる。米国特許第５１９４３９７号に記載の
技術を使用して、酸化物膜の存在を制御することもでき
る。適当であれば、残りの膜を除去するその他の既知の
方法を使用することもできる。
液）、または水素雰囲気（もしくはその他適当な還元雰
囲気）中での高温ベーキング（例えば約９００°〜１０
００℃）、あるいはその両方によって基板を事前洗浄
し、既に存在する酸化物表面層を一部または全て除去す
ることもできる。米国特許第５１９４３９７号に記載の
技術を使用して、酸化物膜の存在を制御することもでき
る。適当であれば、残りの膜を除去するその他の既知の
方法を使用することもできる。
【００３７】酸窒化物量子導電層が望ましい場合には、
上記窒素反応プロセスは、非常に薄い酸化物層が既に存
在する基板で行うことができる。このような場合には、
量子導電層中の酸素及び窒素の相対的な含有量は、窒素
化合物反応の温度及び時間によって制御することがで
き、温度が高く、反応時間が長いほど窒素を多く含む層
が生じる。別法として、望むなら、窒素化合物を含む雰
囲気中に非常に少量の酸素を導入することによって、酸
窒化物層を形成することができる。概して、この方法
は、酸素含有量または層の厚さ、あるいはその両方の制
御が困難になる可能性があるので、一般に好ましくな
い。
上記窒素反応プロセスは、非常に薄い酸化物層が既に存
在する基板で行うことができる。このような場合には、
量子導電層中の酸素及び窒素の相対的な含有量は、窒素
化合物反応の温度及び時間によって制御することがで
き、温度が高く、反応時間が長いほど窒素を多く含む層
が生じる。別法として、望むなら、窒素化合物を含む雰
囲気中に非常に少量の酸素を導入することによって、酸
窒化物層を形成することができる。概して、この方法
は、酸素含有量または層の厚さ、あるいはその両方の制
御が困難になる可能性があるので、一般に好ましくな
い。
【００３８】下にある表面の反応が望ましくない、また
は実際的ではない場合には、量子導電層は、化学的気相
付着法、物理蒸着法、またはスパッタリングによって形
成することができる。このような場合には、量子導電層
を形成するための反応物質は、対応する誘電材料の薄膜
層を形成するために通常使用される反応物質とすること
ができるが、反応条件（時間、温度、圧力）または反応
物質の比率、あるいはその両方を適当に低下させ、過度
に厚い膜の蒸着を回避しなければならない。例として、
米国特許第５６４８８６１号及び第５０５１７８６号に
記載の酸化ゲルマニウム薄膜を形成するプロセスを参照
されたい。所望の薄膜を形成する代替方法は、「Handbo
ok of Thin Film Technology」、Maissel及びGlang著、
McGraw-Hill Book Co.（1970）、ならびに類似の論文に
見ることができる。
は実際的ではない場合には、量子導電層は、化学的気相
付着法、物理蒸着法、またはスパッタリングによって形
成することができる。このような場合には、量子導電層
を形成するための反応物質は、対応する誘電材料の薄膜
層を形成するために通常使用される反応物質とすること
ができるが、反応条件（時間、温度、圧力）または反応
物質の比率、あるいはその両方を適当に低下させ、過度
に厚い膜の蒸着を回避しなければならない。例として、
米国特許第５６４８８６１号及び第５０５１７８６号に
記載の酸化ゲルマニウム薄膜を形成するプロセスを参照
されたい。所望の薄膜を形成する代替方法は、「Handbo
ok of Thin Film Technology」、Maissel及びGlang著、
McGraw-Hill Book Co.（1970）、ならびに類似の論文に
見ることができる。
【００３９】本発明の量子導電層を含むトレンチ・コン
デンサ構造は、コンデンサ製造プロセスのプロセス全体
の適当な点に上記層形成技術の１つを挿入することによ
って形成することができる。使用するトレンチ・コンデ
ンサ製造プロセス全体は、上述の特許に記載のものなど
当技術分野で既知のプロセスのいずれかである。別法と
して、トレンチ・コンデンサ製造プロセスのその他の変
形を使用することもできる（例えば、ＬＯＣＯＳ技術に
よる酸化物カラーの形成をともなうプロセス）。
デンサ構造は、コンデンサ製造プロセスのプロセス全体
の適当な点に上記層形成技術の１つを挿入することによ
って形成することができる。使用するトレンチ・コンデ
ンサ製造プロセス全体は、上述の特許に記載のものなど
当技術分野で既知のプロセスのいずれかである。別法と
して、トレンチ・コンデンサ製造プロセスのその他の変
形を使用することもできる（例えば、ＬＯＣＯＳ技術に
よる酸化物カラーの形成をともなうプロセス）。
【００４０】ストラップと基板の界面ならびにストラッ
プとトレンチ電極の界面の両方に量子導電層を有する深
いトレンチ・コンデンサを、単結晶半導体基板に形成す
る１つの方法は、（ａ）（ｉ）基板中のトレンチの外部
部分の周りに形成された埋込みプレート、（ｉｉ）トレ
ンチの少なくとも下側内部部分の周りに形成されたノー
ド誘電体、及び（ｉｉｉ）トレンチ中の電極を有する単
結晶半導体基板を提供するステップと、（ｂ）電極の上
側部分を除去して導電性ストラップのための空間を形成
し、それにより電極及び基板表面を露出させるステップ
と、（ｃ）この空間の周りの電極及び基板の露出表面を
窒素化合物と反応させ、電極及び基板の表面上に量子導
電層を形成するステップと、（ｄ）量子導電層の上の空
間に導電性ストラップ材料を充填するステップとを含
む。酸化物カラーは、ステップ（ａ）で、トレンチの上
側内部部分の周りに形成することが好ましい。浅いトレ
ンチ分離は、通常は、充填ステップ（ｄ）の後で、エッ
チングして分離のための空間を画定し、その空間に所望
の浅いトレンチ分離の材料を充填することによって形成
されることになる。その下にある表面との反応によって
量子導電層を形成することが望ましくない場合には、量
子導電層は、化学的気相付着法、物理蒸着法、スパッタ
リング、またはその他適当な蒸着技術を反応ステップ
（ｃ）の代わりに使用するプロセスによって形成するこ
とができる。
プとトレンチ電極の界面の両方に量子導電層を有する深
いトレンチ・コンデンサを、単結晶半導体基板に形成す
る１つの方法は、（ａ）（ｉ）基板中のトレンチの外部
部分の周りに形成された埋込みプレート、（ｉｉ）トレ
ンチの少なくとも下側内部部分の周りに形成されたノー
ド誘電体、及び（ｉｉｉ）トレンチ中の電極を有する単
結晶半導体基板を提供するステップと、（ｂ）電極の上
側部分を除去して導電性ストラップのための空間を形成
し、それにより電極及び基板表面を露出させるステップ
と、（ｃ）この空間の周りの電極及び基板の露出表面を
窒素化合物と反応させ、電極及び基板の表面上に量子導
電層を形成するステップと、（ｄ）量子導電層の上の空
間に導電性ストラップ材料を充填するステップとを含
む。酸化物カラーは、ステップ（ａ）で、トレンチの上
側内部部分の周りに形成することが好ましい。浅いトレ
ンチ分離は、通常は、充填ステップ（ｄ）の後で、エッ
チングして分離のための空間を画定し、その空間に所望
の浅いトレンチ分離の材料を充填することによって形成
されることになる。その下にある表面との反応によって
量子導電層を形成することが望ましくない場合には、量
子導電層は、化学的気相付着法、物理蒸着法、スパッタ
リング、またはその他適当な蒸着技術を反応ステップ
（ｃ）の代わりに使用するプロセスによって形成するこ
とができる。
【００４１】ストラップとトレンチ電極の界面でのみ量
子導電層が望ましい場合には、ステップ（ｃ）で形成し
た層の上にマスク層を（例えばＨＤＰ蒸着によって）方
向性付着させることができ、それによりマスクは、トレ
ンチ電極表面上の量子導電層の上でより厚くなる。この
マスクは、等方性エッチングによって基板表面上の量子
導電層から除去することができる（トレンチ電極表面上
の量子導電層の上のマスクの厚さも部分的に減少す
る）。次いで、選択的等方性エッチングによって基板表
面上の量子導電層を除去し、ステップ（ｂ）で最初に露
出させた基板表面を再度露出させることが好ましい。次
いで、さらに選択的エッチング処理することにより、ト
レンチ電極表面上の量子導電層の上に残っているマスク
を除去することができる。このプロセスから、次に充填
ステップ（ｄ）に進むことができる。
子導電層が望ましい場合には、ステップ（ｃ）で形成し
た層の上にマスク層を（例えばＨＤＰ蒸着によって）方
向性付着させることができ、それによりマスクは、トレ
ンチ電極表面上の量子導電層の上でより厚くなる。この
マスクは、等方性エッチングによって基板表面上の量子
導電層から除去することができる（トレンチ電極表面上
の量子導電層の上のマスクの厚さも部分的に減少す
る）。次いで、選択的等方性エッチングによって基板表
面上の量子導電層を除去し、ステップ（ｂ）で最初に露
出させた基板表面を再度露出させることが好ましい。次
いで、さらに選択的エッチング処理することにより、ト
レンチ電極表面上の量子導電層の上に残っているマスク
を除去することができる。このプロセスから、次に充填
ステップ（ｄ）に進むことができる。
【００４２】別法として、ストラップとトレンチ電極の
界面に量子導電層を有する、本発明による深いトレンチ
・コンデンサは、（ａ）（ｉ）基板中のトレンチの外部
部分に形成された埋込みプレート、（ｉｉ）トレンチの
少なくとも下側内部部分の周りに形成されたノード誘電
体、及び（ｉｉｉ）トレンチ中の電極を有する単結晶半
導体基板を提供し、（ｂ）電極の上側部分を除去して導
電性ストラップのための空間を形成し、それにより電極
及び基板表面を露出させ、（ｃ）電極表面上に薄い誘電
体材料層を方向性付着させ、（ｄ）薄い誘電体材料層を
等方性エッチングして露出した基板表面上に蒸着した誘
電体材料を除去し、それにより電極表面上のみに量子導
電層を残し、（ｅ）ステップ（ｂ）で形成した空間に導
電性ストラップ材料を充填することによって形成するこ
ともできる。酸化物カラーは、ステップ（ａ）で、トレ
ンチの上側内部部分の周りに形成することが好ましい。
浅いトレンチ分離は、通常は、充填ステップ（ｅ）の後
で、エッチングして分離のための空間を画定し、その空
間に所望の浅いトレンチ分離の材料を充填することによ
って形成されることになる。
界面に量子導電層を有する、本発明による深いトレンチ
・コンデンサは、（ａ）（ｉ）基板中のトレンチの外部
部分に形成された埋込みプレート、（ｉｉ）トレンチの
少なくとも下側内部部分の周りに形成されたノード誘電
体、及び（ｉｉｉ）トレンチ中の電極を有する単結晶半
導体基板を提供し、（ｂ）電極の上側部分を除去して導
電性ストラップのための空間を形成し、それにより電極
及び基板表面を露出させ、（ｃ）電極表面上に薄い誘電
体材料層を方向性付着させ、（ｄ）薄い誘電体材料層を
等方性エッチングして露出した基板表面上に蒸着した誘
電体材料を除去し、それにより電極表面上のみに量子導
電層を残し、（ｅ）ステップ（ｂ）で形成した空間に導
電性ストラップ材料を充填することによって形成するこ
ともできる。酸化物カラーは、ステップ（ａ）で、トレ
ンチの上側内部部分の周りに形成することが好ましい。
浅いトレンチ分離は、通常は、充填ステップ（ｅ）の後
で、エッチングして分離のための空間を画定し、その空
間に所望の浅いトレンチ分離の材料を充填することによ
って形成されることになる。
【００４３】表面ストラップを使用する場合には、埋込
みストラップのための空間を形成するステップをなくす
ことにより、上記プロセスを修正することになる。トレ
ンチ・コンデンサ形成プロセスがもともと量子バリヤが
望まれる表面を提供しない場合には、適当なエッチ・バ
ック・ステップ、層形成ステップ、及び充填ステップを
追加することによってこのようなプロセスを修正するこ
とができ、これらのエッチ・ステップ及び充填ステップ
は、必要とされる特定の材料についての当技術分野で既
知のステップから選択される。
みストラップのための空間を形成するステップをなくす
ことにより、上記プロセスを修正することになる。トレ
ンチ・コンデンサ形成プロセスがもともと量子バリヤが
望まれる表面を提供しない場合には、適当なエッチ・バ
ック・ステップ、層形成ステップ、及び充填ステップを
追加することによってこのようなプロセスを修正するこ
とができ、これらのエッチ・ステップ及び充填ステップ
は、必要とされる特定の材料についての当技術分野で既
知のステップから選択される。
【００４４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４５】（１）単結晶半導体基板に形成された深い
トレンチ・コンデンサであって、（ｉ）前記基板中のト
レンチの外部部分の周りの前記基板中の埋込みプレート
と、（ｉｉ）前記トレンチの少なくとも下側内部部分の
周りに形成されたノード誘電体と、（ｉｉｉ）前記トレ
ンチ中の電極と、（ｉｖ）前記トレンチ電極及び前記単
結晶基板に電気的に接続され、前記トレンチ電極から遠
ざかるように延びる導電性ストラップとを含み、さら
に、（ｖ）前記単結晶基板と前記トレンチ電極の間に量
子導電バリヤ層を含むコンデンサ。 （２）前記トレンチの上側内部領域の周りに酸化物カラ
ーをさらに含む、上記（１）に記載のコンデンサ。 （３）前記量子導電バリヤ層が、前記トレンチ電極と前
記導電性ストラップの間の界面に位置する、上記（１）
に記載のコンデンサ。 （４）前記量子導電バリヤ層が、前記導電性ストラップ
と前記単結晶基板の間の界面に位置する、上記（１）に
記載のコンデンサ。 （５）前記量子導電性バリヤ層が、窒化ケイ素、酸窒化
ケイ素、アルミナ、酸化ゲルマニウム、及びイットリア
で安定化したジルコニアからなるグループから選択され
る、上記（１）に記載のコンデンサ。 （６）前記量子導電バリヤ層が約５０Å未満の厚さを有
する、上記（１）に記載のコンデンサ。 （７）前記量子導電バリヤ層が前記界面とほぼ同じ長さ
である、上記（３）に記載のコンデンサ。 （８）前記量子導電バリヤ層が前記界面とほぼ同じ長さ
である、上記（４）に記載のコンデンサ。 （９）前記導電性ストラップが埋込みストラップであ
る、上記（１）に記載のコンデンサ。 （１０）前記導電性ストラップがアモルファス・シリコ
ンを含む、上記（１）に記載のコンデンサ。 （１１）前記トレンチ電極が、ドーピングされた多結晶
シリコンを含む、上記（１）に記載のコンデンサ。 （１２）前記単結晶半導体が、ドーピングされていない
シリコン、または少量ドーピングされたシリコンを含
む、上記（１）に記載のコンデンサ。 （１３）前記導電性ストラップと前記単結晶基板の間の
界面に位置する追加の量子導電バリヤ層をさらに含む、
上記（３）に記載のコンデンサ。 （１４）単結晶半導体基板中に深いトレンチ・コンデン
サを形成する方法であって、（ａ）（ｉ）前記基板中の
トレンチの外部部分の周りの埋込みプレート、（ｉｉ）
前記トレンチの少なくとも下側内部部分の周りに形成さ
れたノード誘電体、及び（ｉｉｉ）前記トレンチに電極
を有する単結晶半導体基板を提供するステップと、
（ｂ）前記トレンチ電極の上側部分を除去して導電性ス
トラップのための空間を形成し、それにより電極及び基
板表面を露出させるステップと、（ｃ）前記空間の周り
の電極及び基板の前記露出表面を窒素化合物と反応させ
て、前記電極及び基板の表面上に量子導電層を形成する
ステップと、（ｄ）前記量子導電層の上の前記空間に導
電性ストラップ材料を充填するステップとを含む方法。 （１５）ステップ（ｄ）の前に、前記量子導電層を前記
トレンチ電極表面から除去するステップをさらに含む、
上記（１４）に記載の方法。 （１６）ステップ（ｄ）の前に、前記量子導電層を前記
基板表面から除去するステップをさらに含む、上記（１
４）に記載の方法。 （１７）前記窒素化合物が、アンモニア、ＮＯ、Ｎ
2Ｏ、及び単原子窒素からなるグループから選択され
る、上記（１４）に記載の方法。 （１８）ステップ（ｄ）が約３００〜９５０℃で実行さ
れる、上記（１４）に記載の方法。 （１９）前記除去ステップが、前記量子導電材料を前記
トレンチ電極表面から異方性エッチングするステップを
含む、上記（１５）に記載の方法。 （２０）前記除去ステップが、前記トレンチ電極表面上
の前記量子導電層の上にマスクを形成するステップと、
前記量子導電材料を前記基板表面からエッチングするス
テップと、前記トレンチ電極表面上の前記量子導電層の
上の前記マスクを除去するステップとを含む、上記（１
６）に記載の方法。 （２１）ステップ（ａ）が、前記トレンチの上側内部領
域の周りに酸化物カラーを形成するステップをさらに含
み、ステップ（ｂ）が、前記酸化物カラーの一部分を除
去するステップをさらに含む、上記（１４）に記載の方
法。 （２２）前記反応ステップが、前記表面を、前記窒素化
合物を含む雰囲気と接触させるステップを含む、上記
（１４）に記載の方法。 （２３）前記雰囲気が少量の酸素を含む、上記（２２）
に記載の方法。 （２４）前記雰囲気が、Ｎ2、アルゴン、ヘリウム、及
びそれらの混合物からなるグループから選択した気体を
含む、上記（２２）に記載の方法。 （２５）前記窒化物層が約５０Å未満の厚さを有する、
上記（１４）に記載の方法。 （２６）前記窒素化合物が約１〜７６０トルの分圧を有
する、上記（２２）に記載の方法。 （２７）反応ステップ（ｃ）の前に前記表面をエッチン
グするステップをさらに含む、上記（１４）に記載の方
法。 （２８）前記表面がシリコン表面であり、前記量子導電
層が窒化ケイ素を含む、上記（１４）に記載の方法。 （２９）単結晶半導体基板中に深いトレンチ・コンデン
サを形成する方法であって、（ａ）（ｉ）前記基板中の
トレンチの外部部分の周りの埋込みプレート、（ｉｉ）
前記トレンチの少なくとも下側内部部分の周りのノード
誘電体、及び（ｉｉｉ）前記トレンチ中の電極を有する
単結晶半導体基板を提供するステップと、（ｂ）前記ト
レンチ電極の上側部分を除去して導電性ストラップのた
めの空間を形成し、それにより電極及び基板表面を露出
させるステップと、（ｃ）化学的気相付着法、物理蒸着
法、またはスパッタリングによって、前記空間の前記露
出表面及び前記空間の周りの前記基板上に量子導電セラ
ミック層を形成するステップと、（ｄ）前記量子導電層
の上の前記空間に導電性ストラップ材料を充填するステ
ップとを含む方法。
トレンチ・コンデンサであって、（ｉ）前記基板中のト
レンチの外部部分の周りの前記基板中の埋込みプレート
と、（ｉｉ）前記トレンチの少なくとも下側内部部分の
周りに形成されたノード誘電体と、（ｉｉｉ）前記トレ
ンチ中の電極と、（ｉｖ）前記トレンチ電極及び前記単
結晶基板に電気的に接続され、前記トレンチ電極から遠
ざかるように延びる導電性ストラップとを含み、さら
に、（ｖ）前記単結晶基板と前記トレンチ電極の間に量
子導電バリヤ層を含むコンデンサ。 （２）前記トレンチの上側内部領域の周りに酸化物カラ
ーをさらに含む、上記（１）に記載のコンデンサ。 （３）前記量子導電バリヤ層が、前記トレンチ電極と前
記導電性ストラップの間の界面に位置する、上記（１）
に記載のコンデンサ。 （４）前記量子導電バリヤ層が、前記導電性ストラップ
と前記単結晶基板の間の界面に位置する、上記（１）に
記載のコンデンサ。 （５）前記量子導電性バリヤ層が、窒化ケイ素、酸窒化
ケイ素、アルミナ、酸化ゲルマニウム、及びイットリア
で安定化したジルコニアからなるグループから選択され
る、上記（１）に記載のコンデンサ。 （６）前記量子導電バリヤ層が約５０Å未満の厚さを有
する、上記（１）に記載のコンデンサ。 （７）前記量子導電バリヤ層が前記界面とほぼ同じ長さ
である、上記（３）に記載のコンデンサ。 （８）前記量子導電バリヤ層が前記界面とほぼ同じ長さ
である、上記（４）に記載のコンデンサ。 （９）前記導電性ストラップが埋込みストラップであ
る、上記（１）に記載のコンデンサ。 （１０）前記導電性ストラップがアモルファス・シリコ
ンを含む、上記（１）に記載のコンデンサ。 （１１）前記トレンチ電極が、ドーピングされた多結晶
シリコンを含む、上記（１）に記載のコンデンサ。 （１２）前記単結晶半導体が、ドーピングされていない
シリコン、または少量ドーピングされたシリコンを含
む、上記（１）に記載のコンデンサ。 （１３）前記導電性ストラップと前記単結晶基板の間の
界面に位置する追加の量子導電バリヤ層をさらに含む、
上記（３）に記載のコンデンサ。 （１４）単結晶半導体基板中に深いトレンチ・コンデン
サを形成する方法であって、（ａ）（ｉ）前記基板中の
トレンチの外部部分の周りの埋込みプレート、（ｉｉ）
前記トレンチの少なくとも下側内部部分の周りに形成さ
れたノード誘電体、及び（ｉｉｉ）前記トレンチに電極
を有する単結晶半導体基板を提供するステップと、
（ｂ）前記トレンチ電極の上側部分を除去して導電性ス
トラップのための空間を形成し、それにより電極及び基
板表面を露出させるステップと、（ｃ）前記空間の周り
の電極及び基板の前記露出表面を窒素化合物と反応させ
て、前記電極及び基板の表面上に量子導電層を形成する
ステップと、（ｄ）前記量子導電層の上の前記空間に導
電性ストラップ材料を充填するステップとを含む方法。 （１５）ステップ（ｄ）の前に、前記量子導電層を前記
トレンチ電極表面から除去するステップをさらに含む、
上記（１４）に記載の方法。 （１６）ステップ（ｄ）の前に、前記量子導電層を前記
基板表面から除去するステップをさらに含む、上記（１
４）に記載の方法。 （１７）前記窒素化合物が、アンモニア、ＮＯ、Ｎ
2Ｏ、及び単原子窒素からなるグループから選択され
る、上記（１４）に記載の方法。 （１８）ステップ（ｄ）が約３００〜９５０℃で実行さ
れる、上記（１４）に記載の方法。 （１９）前記除去ステップが、前記量子導電材料を前記
トレンチ電極表面から異方性エッチングするステップを
含む、上記（１５）に記載の方法。 （２０）前記除去ステップが、前記トレンチ電極表面上
の前記量子導電層の上にマスクを形成するステップと、
前記量子導電材料を前記基板表面からエッチングするス
テップと、前記トレンチ電極表面上の前記量子導電層の
上の前記マスクを除去するステップとを含む、上記（１
６）に記載の方法。 （２１）ステップ（ａ）が、前記トレンチの上側内部領
域の周りに酸化物カラーを形成するステップをさらに含
み、ステップ（ｂ）が、前記酸化物カラーの一部分を除
去するステップをさらに含む、上記（１４）に記載の方
法。 （２２）前記反応ステップが、前記表面を、前記窒素化
合物を含む雰囲気と接触させるステップを含む、上記
（１４）に記載の方法。 （２３）前記雰囲気が少量の酸素を含む、上記（２２）
に記載の方法。 （２４）前記雰囲気が、Ｎ2、アルゴン、ヘリウム、及
びそれらの混合物からなるグループから選択した気体を
含む、上記（２２）に記載の方法。 （２５）前記窒化物層が約５０Å未満の厚さを有する、
上記（１４）に記載の方法。 （２６）前記窒素化合物が約１〜７６０トルの分圧を有
する、上記（２２）に記載の方法。 （２７）反応ステップ（ｃ）の前に前記表面をエッチン
グするステップをさらに含む、上記（１４）に記載の方
法。 （２８）前記表面がシリコン表面であり、前記量子導電
層が窒化ケイ素を含む、上記（１４）に記載の方法。 （２９）単結晶半導体基板中に深いトレンチ・コンデン
サを形成する方法であって、（ａ）（ｉ）前記基板中の
トレンチの外部部分の周りの埋込みプレート、（ｉｉ）
前記トレンチの少なくとも下側内部部分の周りのノード
誘電体、及び（ｉｉｉ）前記トレンチ中の電極を有する
単結晶半導体基板を提供するステップと、（ｂ）前記ト
レンチ電極の上側部分を除去して導電性ストラップのた
めの空間を形成し、それにより電極及び基板表面を露出
させるステップと、（ｃ）化学的気相付着法、物理蒸着
法、またはスパッタリングによって、前記空間の前記露
出表面及び前記空間の周りの前記基板上に量子導電セラ
ミック層を形成するステップと、（ｄ）前記量子導電層
の上の前記空間に導電性ストラップ材料を充填するステ
ップとを含む方法。
【図１】本発明による量子導電層を備えた連続領域を有
する構造を示す概略断面図である。
する構造を示す概略断面図である。
【図２】埋込みストラップが露出したトレンチの最上部
から見た、深いトレンチ・コンデンサの概略平面図であ
る。
から見た、深いトレンチ・コンデンサの概略平面図であ
る。
【図３】線Ａ−Ａ'で取った図２の深いトレンチ・コン
デンサ構造の概略断面図である。
デンサ構造の概略断面図である。
【図４】線Ｂ−Ｂ'で取った図２の深いトレンチ・コン
デンサ構造の概略断面図である。
デンサ構造の概略断面図である。
４０ トレンチ・コンデンサ
４２ 埋込みプレート電極
４４ トレンチ
４６ ノード誘電体
４８ 酸化物カラー
５０ トレンチ電極
５６ 埋込みストラップ
５８ 界面
６０ 基板
６２ 界面
６４ 界面
６６ 浅いトレンチ分離
フロントページの続き
(73)特許権者 591209109
シーメンス アクチェンゲゼルシャフト
ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥ
ＬＬＳＣＨＡＦＴ
ドイツ連邦共和国 Ｄ−80333 ミュン
ヘン ヴィッテルスバッハ−プラッツ
２
(72)発明者 スーザン・イー・シャルー
アメリカ合衆国12590 ニューヨーク州
ワッピンガーズ・フォールズ シャーウ
ッド・ハイツ55
(72)発明者 ツェ＝チアン・チェン
アメリカ合衆国10598 ニューヨーク州
ヨークタウン・ハイツ シーダー・ロー
ド3170
(72)発明者 ジョナサン・イー・ファルターマイヤー
アメリカ合衆国12540 ニューヨーク州
ラグランジェ ストラトフォード・ロー
ド７
(72)発明者 ウルリケ・グリューニング
アメリカ合衆国12590 ニューヨーク州
ワッピンガーズ・フォールズ タウン・
ヴュー・ドライブ38
(72)発明者 ラージャラーオ・ジャンミー
アメリカ合衆国12590 ニューヨーク州
ワッピンガーズ・フォールズ ペンブロ
ーク・サークル５シー
(72)発明者 ジャック・エイ・マンデルマン
アメリカ合衆国12582 ニューヨーク州
ストームヴィル ジャミー・レーン５
(72)発明者 クリストファー・シー・パークス
アメリカ合衆国12508 ニューヨーク州
ビーコン マッキン・アベニュー12
(72)発明者 ポール・シー・パリーズ
アメリカ合衆国12560 ニューヨーク州
ワッピンガーズ・フォールズ タングル
ウッド・ドライブ32
(72)発明者 ポール・エイ・ロンスハイム
アメリカ合衆国12533 ニューヨーク州
ホープウェル・ジャンクション ホリー
ベリー・ドライブ118
(72)発明者 ユン＝ユー・ワン
アメリカ合衆国12570 ニューヨーク州
ポークァグ サイファー・レーン145シ
ー
(56)参考文献 特開 平５−283640（ＪＰ，Ａ)
特開 平６−326269（ＪＰ，Ａ)
特開2000−164824（ＪＰ，Ａ)
特開 平11−284150（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/8242
H01L 27/108
Claims (27)
- 【請求項１】単結晶半導体基板に形成された深いトレン
チ・コンデンサであって、（ｉ）前記基板中のトレンチ
の外部部分の周りの前記基板中の埋込みプレートと、
（ｉｉ）前記トレンチの少なくとも下側内部部分の周り
に形成されたノード誘電体と、（ｉｉｉ）前記トレンチ
中の電極と、（ｉｖ）前記トレンチ電極及び前記単結晶
基板に電気的に接続され、前記トレンチ電極から遠ざか
るように前記トレンチの最上部まで延びる導電性ストラ
ップとを含み、さらに、（ｖ）前記単結晶基板と前記ト
レンチ電極の間に、５ｎｍ未満の厚さを有し、１キロオ
ーム／μｍ２未満の膜抵抗を有し、結晶化度が異なる領
域を分離する量子導電バリヤ層を含むコンデンサ。 - 【請求項２】前記トレンチの上側内部領域の周りに酸化
物カラーをさらに含む、請求項１に記載のコンデンサ。 - 【請求項３】前記量子導電バリヤ層が、前記トレンチ電
極と前記導電性ストラップの間の界面に位置する、請求
項１に記載のコンデンサ。 - 【請求項４】前記量子導電バリヤ層が、前記導電性スト
ラップと前記単結晶基板の間の界面に位置する、請求項
１に記載のコンデンサ。 - 【請求項５】前記量子導電バリヤ層が、窒化ケイ素、酸
窒化ケイ素、アルミナ、酸化ゲルマニウム、及びイット
リアで安定化したジルコニアからなるグループから選択
される、請求項１に記載のコンデンサ。 - 【請求項６】前記量子導電バリヤ層が前記界面と同じ長
さである、請求項３に記載のコンデンサ。 - 【請求項７】前記量子導電バリヤ層が前記界面と同じ長
さである、請求項４に記載のコンデンサ。 - 【請求項８】前記導電性ストラップが埋込みストラップ
である、請求項１に記載のコンデンサ。 - 【請求項９】前記導電性ストラップがアモルファス・シ
リコンを含む、請求項１に記載のコンデンサ。 - 【請求項１０】前記トレンチ電極が、ドーピングされた
多結晶シリコンを含む、請求項１に記載のコンデンサ。 - 【請求項１１】前記単結晶半導体が、ドーピングされて
いないシリコン、またはドーピングされたシリコンを含
む、請求項１に記載のコンデンサ。 - 【請求項１２】前記導電性ストラップと前記単結晶基板
の間の界面に位置する追加の量子導電バリヤ層をさらに
含む、請求項３に記載のコンデンサ。 - 【請求項１３】単結晶半導体基板中に深いトレンチ・コ
ンデンサを形成する方法であって、 （ａ）（ｉ）前記基板中のトレンチの外部部分の周りの
埋込みプレート、（ｉｉ）前記トレンチの少なくとも下
側内部部分の周りに形成されたノード誘電体、及び（ｉ
ｉｉ）前記トレンチに電極を有する単結晶半導体基板を
提供するステップと、 （ｂ）前記トレンチ電極の上側部分を除去して導電性ス
トラップのための空間を形成し、それにより電極及び基
板表面を露出させるステップと、 （ｃ）前記空間の周りの電極及び基板の前記露出表面を
窒素化合物と反応させて、前記電極及び基板の表面上
に、５ｎｍ未満の厚さを有し、１キロオーム／μｍ２未
満の膜抵抗を有し、結晶化度が異なる領域を分離する量
子導電バリヤ層を形成するステップと、 （ｄ）前記量子導電バリヤ層の上の前記空間に前記トレ
ンチの最上部まで導電性ストラップ材料を充填するステ
ップと を含む方法。 - 【請求項１４】ステップ（ｄ）の前に、前記量子導電バ
リヤ層を前記トレンチ電極表面から除去するステップを
さらに含む、請求項１３に記載の方法。 - 【請求項１５】ステップ（ｄ）の前に、前記量子導電バ
リヤ層を前記基板表面から除去するステップをさらに含
む、請求項１３に記載の方法。 - 【請求項１６】前記窒素化合物が、アンモニア、ＮＯ、
Ｎ２Ｏ、及び単原子窒素からなるグループから選択され
る、請求項１３に記載の方法。 - 【請求項１７】ステップ（ｄ）が３００〜９５０℃で実
行される、請求項１３に記載の方法。 - 【請求項１８】前記除去ステップが、前記量子導電材料
を前記トレンチ電極表面から異方性エッチングするステ
ップを含む、請求項１４に記載の方法。 - 【請求項１９】前記除去ステップが、前記トレンチ電極
表面上の前記量子導電バリヤ層の上にマスクを形成する
ステップと、前記量子導電材料を前記基板表面からエッ
チングするステップと、前記トレンチ電極表面上の前記
量子導電バリヤ層の上の前記マスクを除去するステップ
とを含む、請求項１５に記載の方法。 - 【請求項２０】ステップ（ａ）が、前記トレンチの上側
内部領域の周りに酸化物カラーを形成するステップをさ
らに含み、ステップ（ｂ）が、前記酸化物カラーの一部
分を除去するステップをさらに含む、請求項１３に記載
の方法。 - 【請求項２１】前記反応ステップが、前記表面を、前記
窒素化合物を含む雰囲気と接触させるステップを含む、
請求項１３に記載の方法。 - 【請求項２２】前記雰囲気が酸素を含む、請求項２１に
記載の方法。 - 【請求項２３】前記雰囲気が、Ｎ２、アルゴン、ヘリウ
ム、及びそれらの混合物からなるグループから選択した
気体を含む、請求項２１に記載の方法。 - 【請求項２４】前記窒素化合物が１３３〜１０１０００
Ｐａの分圧を有する、請求項２０に記載の方法。 - 【請求項２５】反応ステップ（ｃ）の前に前記表面をエ
ッチングするステップをさらに含む、請求項１３に記載
の方法。 - 【請求項２６】前記表面がシリコン表面であり、前記量
子導電バリヤ層が窒化ケイ素を含む、請求項１３に記載
の方法。 - 【請求項２７】単結晶半導体基板中に深いトレンチ・コ
ンデンサを形成する方法であって、 （ａ）（ｉ）前記基板中のトレンチの外部部分の周りの
埋込みプレート、（ｉｉ）前記トレンチの少なくとも下
側内部部分の周りのノード誘電体、及び（ｉｉｉ）前記
トレンチ中の電極を有する単結晶半導体基板を提供する
ステップと、 （ｂ）前記トレンチ電極の上側部分を除去して導電性ス
トラップのための空間を形成し、それにより電極及び基
板表面を露出させるステップと、 （ｃ）化学的気相付着法、物理蒸着法、またはスパッタ
リングによって、前記空間の前記露出表面及び前記空間
の周りの前記基板上に、セラミック材料を使用して、５
ｎｍ未満の厚さを有し、１キロオーム／μｍ２未満の膜
抵抗を有し、結晶化度が異なる領域を分離する量子導電
バリヤ層を形成するステップと、 （ｄ）前記量子導電バリヤ層の上の前記空間に前記トレ
ンチの最上部まで導電性ストラップ材料を充填するステ
ップと を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/213674 | 1998-12-17 | ||
| US09/213,674 US6194736B1 (en) | 1998-12-17 | 1998-12-17 | Quantum conductive recrystallization barrier layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183302A JP2000183302A (ja) | 2000-06-30 |
| JP3476184B2 true JP3476184B2 (ja) | 2003-12-10 |
Family
ID=22796053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35805299A Expired - Fee Related JP3476184B2 (ja) | 1998-12-17 | 1999-12-16 | トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6194736B1 (ja) |
| EP (1) | EP1011138A3 (ja) |
| JP (1) | JP3476184B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259129B1 (en) * | 1999-04-20 | 2001-07-10 | International Business Machines Corporation | Strap with intrinsically conductive barrier |
| US6344673B1 (en) * | 1999-07-01 | 2002-02-05 | International Business Machines Corporation | Multilayered quantum conducting barrier structures |
| US6380575B1 (en) * | 1999-08-31 | 2002-04-30 | International Business Machines Corporation | DRAM trench cell |
| DE10045694A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung |
| DE10111499C1 (de) * | 2001-03-09 | 2002-07-11 | Infineon Technologies Ag | Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung |
| US6544870B2 (en) * | 2001-04-18 | 2003-04-08 | Kwangju Institute Of Science And Technology | Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same |
| US20050017282A1 (en) * | 2003-07-25 | 2005-01-27 | International Business Machines Corporation | Dram buried strap process with silicon carbide |
| US9853055B2 (en) | 2016-03-30 | 2017-12-26 | Globalfoundries Inc. | Method to improve crystalline regrowth |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0673375B2 (ja) | 1984-03-19 | 1994-09-14 | 富士通株式会社 | 半導体装置の製造方法 |
| EP0236089B1 (en) * | 1986-03-03 | 1992-08-05 | Fujitsu Limited | Dynamic random access memory having trench capacitor |
| US5138425A (en) | 1989-05-23 | 1992-08-11 | Seiko Epson Corp. | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements |
| US5051786A (en) | 1989-10-24 | 1991-09-24 | Mcnc | Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof |
| JPH0449654A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 半導体メモリ |
| US5065225A (en) | 1990-07-31 | 1991-11-12 | Sgs-Thomson Microelectronics, Inc. | Tunneling diffusion barrier for local interconnect and polysilicon high impedance device |
| US5194397A (en) | 1991-06-05 | 1993-03-16 | International Business Machines Corporation | Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface |
| US5283453A (en) | 1992-10-02 | 1994-02-01 | International Business Machines Corporation | Trench sidewall structure |
| US5376593A (en) | 1992-12-31 | 1994-12-27 | Micron Semiconductor, Inc. | Method for fabricating stacked layer Si3 N4 for low leakage high capacitance films using rapid thermal nitridation |
| TW241392B (ja) * | 1993-04-22 | 1995-02-21 | Ibm | |
| US5434109A (en) | 1993-04-27 | 1995-07-18 | International Business Machines Corporation | Oxidation of silicon nitride in semiconductor devices |
| US5422294A (en) | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
| US5395786A (en) | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
| US5426324A (en) | 1994-08-11 | 1995-06-20 | International Business Machines Corporation | High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates |
| US5677219A (en) | 1994-12-29 | 1997-10-14 | Siemens Aktiengesellschaft | Process for fabricating a DRAM trench capacitor |
| JP2811629B2 (ja) | 1995-01-31 | 1998-10-15 | 日本ビクター株式会社 | 空間光変調素子 |
| US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
| US5576566A (en) | 1995-04-13 | 1996-11-19 | International Business Machines Corporation | Semiconductor trench capacitor cell having a buried strap |
| US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
| US5656535A (en) | 1996-03-04 | 1997-08-12 | Siemens Aktiengesellschaft | Storage node process for deep trench-based DRAM |
| JPH11214646A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| EP0971414A1 (de) * | 1998-06-15 | 2000-01-12 | Siemens Aktiengesellschaft | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren |
| GB2341483B (en) * | 1998-09-11 | 2003-10-01 | Siemens Plc | Improved process for dram cell production |
| US6222218B1 (en) * | 1998-09-14 | 2001-04-24 | International Business Machines Corporation | DRAM trench |
-
1998
- 1998-12-17 US US09/213,674 patent/US6194736B1/en not_active Expired - Fee Related
-
1999
- 1999-12-08 EP EP99309873A patent/EP1011138A3/en not_active Withdrawn
- 1999-12-16 JP JP35805299A patent/JP3476184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183302A (ja) | 2000-06-30 |
| EP1011138A2 (en) | 2000-06-21 |
| EP1011138A3 (en) | 2006-08-16 |
| US6194736B1 (en) | 2001-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6992357B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| US6326658B1 (en) | Semiconductor device including an interface layer containing chlorine | |
| JPH01133368A (ja) | ポリシリコン・ゲートｆｅｔの形成方法 | |
| US8298907B2 (en) | Structure and method of forming enhanced array device isolation for implanted plate eDRAM | |
| US6365497B1 (en) | Method for making an I - shaped access transistor having a silicide envelop | |
| US7875939B2 (en) | Semiconductor device including an ohmic layer | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| US6259129B1 (en) | Strap with intrinsically conductive barrier | |
| JP3476184B2 (ja) | トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法 | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| US6124202A (en) | Methods of fabricating silicide layers and silicide contact structures in microelectronic devices | |
| US7306993B2 (en) | Method for fabricating semiconductor device with recessed channel | |
| US6310359B1 (en) | Structures containing quantum conductive barrier layers | |
| TW200845390A (en) | Semiconductor structure including stepped source/drain region | |
| WO1990011618A1 (en) | Method of producing semiconductor devices | |
| US20050017282A1 (en) | Dram buried strap process with silicon carbide | |
| JPH1174507A (ja) | 半導体装置の製造方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| KR20050008050A (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR19980015879A (ko) | 반도체장치 및 그 제조방법(semiconductor device and method for manufacturing the same) | |
| JPH09213942A (ja) | 半導体装置およびその製造方法 | |
| JP3033521B2 (ja) | 半導体装置及びその製造方法 | |
| JP3007133B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |