DE4332605A1 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE4332605A1
DE4332605A1 DE4332605A DE4332605A DE4332605A1 DE 4332605 A1 DE4332605 A1 DE 4332605A1 DE 4332605 A DE4332605 A DE 4332605A DE 4332605 A DE4332605 A DE 4332605A DE 4332605 A1 DE4332605 A1 DE 4332605A1
Authority
DE
Germany
Prior art keywords
silicide
layer
silicon
oxidation
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4332605A
Other languages
English (en)
Inventor
Soo-Kwan Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4332605A1 publication Critical patent/DE4332605A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiter­ anordnung und insbesondere auf ein Verfahren zur Oxidation eines Silicides, das gebildet wird, um den spezifischen Widerstand einer Schaltverbindung in einer Halbleiteranordnung zu verringern.
Da durch die Weiterentwicklung der Integrationstechnologie von Halbleiteran­ ordnungen die VLSI-Eigenschaften verwirklicht werden und insbesondere die Entwurfsmaßstäbe fortfahren, sich zu verkleinern (auf 1 µm und weniger), wird die Notwendigkeit zur Verringerung des Widerstandes und der Kapazität im Zusammenhang mit Schaltverbindungswegen drängender als je zuvor. Dies gilt insbesondere für MOS-Anordnungen, in denen die RC-Verzögerung, die von den Schaltverbindungswegen herrührt, die Verzögerung, die vom Schalten der Gat­ ter während des Betriebes des Schaltkreises herrührt, überschreiten kann. Je größer der Wert des Produktes R × C (Widerstand × Kapazität) einer Schaltver­ bindung ist, desto wahrscheinlicher wird die Betriebsgeschwindigkeit des Schalt­ kreises durch diese Verzögerung begrenzt. Infolgedessen ist ein niedriger spezi­ fischer Widerstand der Schaltverbindungswege von höchster Bedeutung, wenn hochintegrierte Hochleistungsschaltkreise hergestellt werden sollen.
Seit kurzem gibt es mehrere Ansätze, den spezifischen Widerstand der Schalt­ verbindung auf weniger als 15 bis 30 Ω/, wie er von Polysilicium gezeigt wird, zu verringern. Darunter ist ein Verfahren, worin das Schaltverbindungsmaterial durch Aluminium ersetzt wird, das einen niedrigen spezifischen Widerstand besitzt. Allerdings müssen alle folgenden Prozesse wegen der niedrigen Schmelz- und eutektischen Temperatur des Aluminiums bei unter 500°C geführt werden. Da mehrere Prozesse (z. B. Source-Drain-Implantat-Tempern, Oxidation und Glasfluß/-Rückfluß) bei Temperaturen oberhalb von 500° ausgeführt werden müssen, ist Aluminium als Schaltverbindungsmaterial ungeeignet.
In einem weiteren Verfahren zur Reduktion des spezifischen Widerstandes einer Schaltverbindung wird das Polysilicium durch ein schwer schmelzbares Metall (z. B. W, Ta, Ti, oder Mo) oder ein schwer schmelzbares Metallsilicid aus Silicium und einem schwer schmelzbaren Metall (z. B. WSi2, TiSi2, MoSi2 oder TaSi2) aus­ getauscht und direkt als Schaltverbindungsmaterial verwendet.
Ebenso wird eine Polycidstruktur als Schaltverbindung verwendet, um den spezifischen Widerstand zu erniedrigen und das ist eine Mehrschichtstruktur aus einem Material mit niedrigem Widerstand (z. B. einem hochschmelzenden Metallsilicid) auf einer dotierten Polysiliciumschicht.
Im allgemeinen besitzen die schwer schmelzbaren Metalle hohe Schmelztempe­ raturen, aber ihre Oxide haben üblicherweise schlechte Qualität und sind in einigen Fällen flüchtig (z. B. Mo- und W-Oxide). Zusätzlich kann es aufgrund von Verunreinigungen in den Ausgangsmaterialien schwer sein, übereinstimmende Schwellenspannungen in MOS-Transistoren zu erhalten, die das schwer schmelzbare Metall als Gate-Elektrode verwenden. Die Verwendung von reinen Siliciden schwer schmelzbarer Metalle als Gate- bzw. Schaltverbindungsschicht zeigt ähnliche Probleme wie sie in Verbindung mit der Verwendung eines reinen schwer schmelzbaren Metalles auftreten. Die Polycidstruktur ist deshalb der vor­ herrschende Schaltverbindungsfilm als Ersatz für Polysilicium geworden, da bei ihr solche Probleme nicht auftreten.
Es gibt mehrere Verfahren zur Bildung des Silicides auf Silicium, wobei jedes eine Abscheidung einsetzt, gefolgt von einem thermischen Schritt:
  • 1. Abscheidung eines reinen Metalles auf Silicium;
  • 2. gleichzeitiges Verdampfung des Siliciums und des schwer schmelzbaren - Metalles von zwei Quellen; und
  • 3. Sputter-Abscheidung des Silicides entweder von einem zusammengesetzten Ziel aus oder durch gemeinsames Sputtern.
Mittlerweile muß, oft während der VLSI-Herstellung, eine Isolationsschicht auf der oberen Oberfläche der Polycidstruktur gebildet werden, um sie von darüber­ geschichteten Polysilicium- oder Metallschichten zu isolieren. Aufgedampftes Siliciumdioxid (SiO2) und Siliciumnitrid (Si3N4) kann für diesen Zweck verwen­ det werden, aber thermisch aufkristallisiertes Siliciumdioxid besitzt im allgemei­ nen bessere Materialeigenschaften, und deshalb wird hauptsächlich das ther­ misch aufkristallisierte Siliciumdioxid als Isolationsschicht für die Isolation ver­ wendet.
Beim Erhitzen all dieser Metallsilicidfilme auf dem Polysilicium oder Einkristall in einer oxidierenden Atmosphäre wird auf der Oberfläche des Silicides Silicium­ dioxid gebildet. Deshalb kann eine isolierende Schicht mit guten elektrischen und physikalischen Eigenschaften erhalten werden.
Fig. 1 stellt einen konventionellen, thermischen Oxidationsprozeß für das Silicid einer Polycidstruktur dar.
Insbesondere wird als erstes ein Wafer, das eine Polycidstruktur auf seiner Oberfläche enthält, in einer Atmosphäre aus Stickstoffgas (N2) in einen Reaktor eingeführt, dessen Temperatur niedrig ist (z. B. 650 ± 10°C). Als nächstes wird die Temperatur im Reaktor langsam raufgefahren.
Wenn die Temperatur im Reaktor einen bestimmten Wert (z. B. 900 ± 20°C) erreicht hat, bei dem das Silicid oxidiert werden kann, wird das Wafer bei der gleichen Temperatur für ungefähr 30 Minuten getempert.
Als nächstes wird bei der gleichen Temperatur das Silicid in einer Atmosphäre aus Stickstoff- und Sauerstoffgas (N2 und O2) für etwa 30 Minuten trocken oxi­ diert (nämlich: Si + O2 = SiO2).
Als nächstes wird bei der gleichen Temperatur unter Abschalten des Stickstoff­ gases das Silicid in einer Atmosphäre aus Sauerstoff- und Wasserstoffgas (O2 und H2) für ungefähr 5 Minuten naß oxidiert (nämlich Si + 2 H2O = SiO2 + 2 H2).
Als nächstes wird bei der gleichen Temperatur unter Abschaltung des Sauer­ stoff- und des Wasserstoffgases das Wafer in einer Atmosphäre aus Stickstoffgas für eine bestimmte Zeit getempert, und indem die Temperatur runtergefahren wird, wird das Wafer aus dem Reaktor entnommen.
Es wird angenommen, daß in der vorstehend beschriebenen Polycidstruktur (siehe "Silicon Processing for the VLSI Era" von S. Wolf und R. N. Tauber, Bd. 1, 1986, S. 395 bis 396) der Oxidationsprozeß des Silicides aus den folgenden vier definierten Schritten besteht:
  • 1. Diffusion oxidierender Spezies durch das SiO2;
  • 2. Reaktion am Silicid/Oxid-Übergang;
  • 3. Transport von Siliciumatomen relativ zu den Metallatomen im Silicid; und
  • 4. Reaktion am Polysilicium/Silicid-Übergang, der Silicium aus dem Polysili­ ciumsubstrat abgibt.
Wie beschrieben, wird das Silicid oxidiert, indem oxidierende Spezies, die sich im Reaktor aufhalten, und Siliciumatome im Silicid miteinander reagieren, und des­ halb wird das Siliciumdioxid auf der Oberfläche der Silicidschicht gebildet. Dabei werden die Siliciumatome, die im Silicid während der Oxidation verloren­ gehen, durch Siliciumatome, die aus dem Polysilicium entlassen werden, ersetzt. Mit fortschreitender Oxidationsreaktion wird die Siliciumdioxidschicht auf dem Silicid immer dicker.
Währenddessen findet die Oxidationsreaktion am Silicid/Siliciumdioxid-Über­ gang die ganze Zeit über nach Maßgabe der Diffusion oxidierender Spezies durch das Siliciumdioxid statt.
Fig. 2 ist ein Schnittbild, das eine Halbleiteranordnung unter Einschluß einer Polycidstruktur zeigt, das nach dem Stand der Technik hergestellt wurde.
Unter Bezugnahme auf Fig. 2 wird eine Polycidstruktur, bestehend aus einer Polysiliciumschicht 13 und einer Silicidschicht 14, auf einer Gate-Oxidschicht 12 gebildet, die auf einem Halbleitersubstrat 11 gebildet wird. Dann wird eine Sili­ ciumdioxidschicht 15 auf der gesamten Oberfläche des Polycids und des Halblei­ tersubstrates 11 durch einen Oxidationsprozeß des Silicides nach dem Stand der Technik gemäß Fig. 1 gebildet.
Allerdings beschleunigt beim konventionellen Herstellungsprozeß, der mit der trockenen und der nassen Oxidation verkettet ist, das Wasserstoffgas während der nassen Oxidation die Oxidation des Silicides kontinuierlich. Als Ergebnis wird, wie in Fig. 2 gezeigt, Silicium der Polysiliciumschicht 13 teilweise übermä­ ßig verbraucht, und deshalb entsteht ein Strukturdefekt im Polysilicium und im Silicid. Infolge dieses Defektes kann der Wert der Schwellenspannung eines MOS-Transistors nicht konstantgehalten werden. Deshalb verringert dieser Strukturdefekt die Zuverlässigkeit und die Ausbeute einer Halbleiteranordnung.
Um die Probleme des Standes der Technik zu lösen, besteht eine erste Aufgabe dieser Erfindung in der Bereitstellung eines Verfahrens zur Herstellung der Halbleiteranordnung, die durch Oxidieren des Silicides gebildet wird, ohne daß dabei Strukturdefekte auftreten.
Eine andere Aufgabe dieser Erfindung ist es, ein Verfahren zur Oxidation des Silicides in einer Polycidstruktur bereitzustellen.
Um die erste Aufgabe zu erfüllen, wird ein Verfahren zur Herstellung einer Halbleiteranordnung bereitgestellt, das dadurch gekennzeichnet ist, daß es die folgenden Schritte umfaßt: Bilden einer Polycidstruktur auf einem Halbleiter­ substrat durch aufeinanderfolgendes Bilden einer Gate-Isolationsschicht, einer siliciumhaltigen, ersten leitfähigen, Schicht und einer Silicidschicht; und Bilden von Siliciumdioxid auf der gesamten Oberfläche der sich ergebenden Struktur durch trockene Oxidation in einer Atmosphäre aus Sauerstoff- und Chlorwasser­ stoffgas.
Um die andere Aufgabe zu erfüllen, wird ein Verfahren zur Oxidation eines Sili­ cides einer Polycidstruktur bereitgestellt, das dadurch gekennzeichnet ist, daß es aus folgenden Schritten besteht: Einführen eines Wafers, das eine Polycidstruk­ tur besitzt, die dadurch gebildet wurde, daß nacheinander eine Gate-Isolations­ schicht, eine siliciumhaltige, erste leitfähige Schicht und eine Silicidschicht gebildet wurden, in einen Reaktor mit einem ersten Temperaturzustand; erstes Tempern in einer Atmosphäre aus Stickstoffgas, nachdem die Temperatur des Reaktors auf einen zweiten Temperaturzustand raufgefahren wurde; trockene Oxidation der Silicidschicht in einer Atmosphäre aus Sauerstoff- und Chlorwas­ serstoffgas, zweites Tempern in einer Atmosphäre aus Stickstoffgas nach Abschalten des Sauerstoff- und Chlorwasserstoffgases; und Entnehmen der sich ergebenden Struktur aus dem Reaktor nach dem Runterfahren der Temperatur des Reaktors auf einen dritten Temperaturzustand.
Erfindungsgemäß oxidiert während des Silicid-Oxidationsprozesses das Sauer­ stoff- und Chlorwasserstoffgas das Silicid stabil und verbraucht deshalb immer eine gleichmäßige Menge Silicium. Dadurch wird der Strukturdefekt verhindert, der sich leicht auf der Oberfläche der ersten leitfähigen Schicht bildet.
Die Aufgaben und anderen Vorteile der Erfindung werden klarer durch detail­ lierte Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen, in denen:
Fig. 1 ein schematisches Diagramm eines Oxidationsprozesses eines Silicides nach dem Stand der Technik darstellt;
Fig. 2 einen Querschnitt einer Halbleiteranordnung, hergestellt nach dem Stand der Technik, darstellt;
Fig. 3 ein schematisches Diagramm, das einen erfindungsgemäßen Oxidations­ prozeß einen Silicides zeigt, darstellt; und
Fig. 4 einen Querschnitt einer erfindungsgemäßen Halbleiteranordnung dar­ stellt.
Unter Bezugnahme auf Fig. 4, die eine erfindungsgemäß hergestellte Halbleiter­ anordnung darstellt, wird ein Polycidstruktur auf einem Halbleitersubstrat 21 als Gate-Elektrode oder Schaltverbindungsschicht gebildet. Die Polycidstruktur wird aufgebaut, indem nacheinander eine Gate-Oxidschicht 22, die siliciumhalti­ ge, erste leitfähige Schicht 23 und eine Silicidschicht 24 gebildet werden. Dann wird eine Siliciumdioxidschicht 25 auf der gesamten Oberfläche der resultieren­ den Struktur gebildet. Als erste leitfähige Schicht 23 kann Polysilicium oder Ein­ kristallsilicium verwendet werden.
Fig. 3 ist eine schematische Darstellung, die einen erfindungsgemäßen Oxida­ tionsprozeß eines Silicides darstellt.
Unter Bezugnahme auf Fig. 3 und Fig. 4 wird im folgenden ein erfindungsgemä­ ßes Verfahren zur Herstellung einer Halbleiteranordnung und zur Oxidation eines Silicides beschrieben.
Wie in Fig. 4 dargestellt, werden als erstes nacheinander eine Gate-Oxidschicht 22 und die erste leitfähige Schicht 23, die ein Polysilicium oder Einkristallsili­ cium enthält, auf einem Halbleitersubstrat 21 aufeinandergeschichtet. Als näch­ stes wird eine Silicidschicht 24 auf der ersten leitfähigen Schicht 23 nach einem konventionellen Verfahren gebildet, wie z. B. durch direkte metallurgische Reaktion, gemeinsame Verdampfung, Sputter-Abscheidung (gemeinsames Sput­ tern und Sputtern von zusammengesetzten Zielen aus, chemisches Aufdampfen von Siliciden) und dann mit einem Muster versehen, um dadurch eine Gate- Elektrode oder eine Schaltverbindungsschicht als Polycidstruktur zu bilden.
Als nächstes wird ein Wafer, auf dem die Polycidstruktur gebildet wurde, in einen Reaktor eingeführt.
Unter Bezugnahme auf Fig. 3 befindet sich der Reaktor in einer Atmosphäre aus Stickstoffgas in einem bestimmten Temperaturbereich, z. B. bei 650 ± 10°C. Zuerst wird die Temperatur des Reaktors in einer Atmosphäre aus Stickstoffgas langsam innerhalb ungefähr 25 Minuten auf eine bestimmte, hohe Temperatur (z. B. 900 ± 20°C) raufgefahren. Danach wird das Wafer in der gleichen Tempera­ tur und unter den gleichen Atmosphärenbedingungen für eine gewisse Zeit (z. B. 30 Minuten) zum ersten Mal getempert.
Dann wird das Wafer in einer trockenen Atmosphäre aus Sauerstoff- und Chlor­ wasserstoffgas bei der gleichen Temperatur eine gewissen Zeit lang (z. B. 62 Minuten) oxidiert, und dabei wird eine Siliciumdioxidschicht 25 auf der Silicid­ schicht 24 gebildet. Dabei wird das Stickstoffgas abgeschaltet. Während dieser Zeit oxidieren der Sauerstoff und das Chlorwasserstoffgas als oxidierende Spe­ zies das Silicid stabil und verbrauchen dadurch eine immer gleichbleibende Men­ ge von Silicium. Natürlich wird während des Oxidationsprozesses das Silicium­ dioxid 25 auf einer Seitenwand des Polycids und einer offenliegenden Oberfläche des Halbleitersubstrates 21 gebildet.
Als nächstes wird das Wafer rum zweiten Mal in einer Atmosphäre aus Stick­ stoffgas unter Ausschaltung des Sauerstoff- und des Chlorwasserstoffgases bei der gleichen Temperatur für eine bestimmte Zeit (z. B. 15 Minuten) getempert. Als nächstes wird das Wafer, nachdem die Temperatur langsam runtergefahren wurde (z. B. auf einen Temperaturbereich von 650 ± 10°C während ungefähr 90 Minuten) aus dem Reaktor entnommen.
Erfindungsgemäß oxidieren, wie in vorstehend beschriebener Ausführungsform gezeigt, Sauerstoff- und Chlorwasserstoffgas (als oxidierende Spezies) das Silicid während der Silicidoxidation stabil und verbrauchen dadurch eine immer gleich­ bleibende Menge von Silicium. Deshalb wird der Strukturdefekt verhindert, der sich leicht auf der Oberfläche der ersten leitfähigen Schicht bildet, wie er bei Verwendung der Technologie nach dem Stand der Technik auftritt.
Deshalb kann die Schwellenspannung eines MOS-Transistors und der spezi­ fische Widerstand der Schaltverbindung konstantgehalten werden. Darum wird die Zuverlässigkeit und Ausbeute einer Halbleiteranordnung verbessert.
Die Erfindung wurde zwar insbesondere vorgestellt und beschrieben unter Bezugnahme auf besondere Ausführungsformen, dem Fachmann ist jedoch klar, daß verschiedene Änderungen in Form und Details darin vorgenommen werden können, ohne den Geist und den Rahmen der Erfindung zu verlassen, der von den beigefügten Ansprüchen definiert wird.

Claims (5)

1. Verfahren zur Herstellung einer Halbleiteranordnung, umfassend folgende Schritte:
Bilden einer Polycidstruktur auf einem Halbleitersubstrat (11) durch auf­ einanderfolgendes Bilden einer Gate-Isolationsschicht (12), einer silicium­ haltigen, ersten leitfähigen Schicht (13) und einer Silicidschicht (14); und
Bilden einer Siliciumdioxidschicht (15) auf der gesamten Oberfläche der resultierenden Struktur durch trockene Oxidation in einer Atmosphäre aus Sauerstoff und Chlorwasserstoffgas.
2. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, worin die erste leitfähige Schicht (13) ein Polysilicium umfaßt.
3. Verfahren zur Oxidation eines Silicides mit der Polycidstruktur, umfassend folgende Schritte:
Einführen eines Wafers, das eine Polycidstruktur besitzt, die gebildet wurde, indem nacheinander eine Gate-Isolationsschicht (12), eine silicium­ haltige, erste leitfähige Schicht (13) und eine Silicidschicht (14) gebildet wurden, in einen Reaktor bei einem ersten Temperaturzustand;
erstes Tempern in einer Atmosphäre aus Stickstoffgas nach Rauffahren der Temperatur des Reaktors auf einen zweiten Temperaturzustand;
trockene Oxidation der Silicidschicht in einer Atmosphäre aus Sauerstoff und Chlorwasserstoffgas;
zweites Tempern in einer Atmosphäre aus Stickstoffgas nach Ausschalten des Sauerstoff- und Chlorwasserstoffgases; und
Entnehmen der resultierenden Struktur aus dem Reaktor nach Runterfah­ ren der Temperatur des Reaktors auf einen dritten Temperaturzustand.
4. Verfahren zur Oxidation eines Silicides einer Polycidstruktur nach Anspruch 3, worin der Bereich des ersten Temperaturzustandes 650 ± 10°C beträgt.
5. Verfahren zur Oxidation eines Silicides einer Polycidstruktur nach Anspruch 3, worin der Bereich des zweiten Temperaturzustandes 900 ± 20°C beträgt.
DE4332605A 1992-09-26 1993-09-24 Verfahren zur Herstellung einer Halbleiteranordnung Withdrawn DE4332605A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR920017608 1992-09-26

Publications (1)

Publication Number Publication Date
DE4332605A1 true DE4332605A1 (de) 1994-03-31

Family

ID=19340175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4332605A Withdrawn DE4332605A1 (de) 1992-09-26 1993-09-24 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (5)

Country Link
JP (1) JPH06209049A (de)
CN (1) CN1087446A (de)
DE (1) DE4332605A1 (de)
GB (1) GB2271467A (de)
IT (1) IT1272674B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172259A (ja) 2002-11-19 2004-06-17 Oki Electric Ind Co Ltd 半導体素子の製造方法
KR100650858B1 (ko) 2005-12-23 2006-11-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
JP5029257B2 (ja) * 2007-01-17 2012-09-19 東京エレクトロン株式会社 載置台構造及び処理装置
CN104810263B (zh) * 2014-01-24 2018-11-20 北大方正集团有限公司 栅氧化层的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten

Also Published As

Publication number Publication date
JPH06209049A (ja) 1994-07-26
ITMI932044A1 (it) 1995-03-24
GB2271467A (en) 1994-04-13
CN1087446A (zh) 1994-06-01
ITMI932044A0 (it) 1993-09-24
GB9319730D0 (en) 1993-11-10
IT1272674B (it) 1997-06-26

Similar Documents

Publication Publication Date Title
DE602004009740T2 (de) Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE10257902B4 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
DE69832226T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE69011203T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung durch Abdecken einer leitenden Schicht mit einer Nitridschicht.
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
DE19842419A1 (de) Verfahren zum Bilden von Halbleiterelementen mit einem Schritt, Filmstruktur vom Substrat zu trennen
DE69014998T2 (de) Lokalverbindungen für integrierte Schaltungen.
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
DE3132905C2 (de)
EP0090318A2 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE69319867T2 (de) Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands
DE4423558B4 (de) Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0066730A2 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE10002121A1 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE69224236T2 (de) Struktur und Herstellungsverfahren von Kontakten in CMOS-Schaltungen
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE69023644T2 (de) Verfahren zur herstellung eines siliziumoxydfilmes.
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE3027954A1 (de) Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE4332605A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69226212T2 (de) Herstellungsverfahren einer integrierten Schaltung mit einer Ladungsverschiebeanordnung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee