DE2225374A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2225374A1
DE2225374A1 DE2225374A DE2225374A DE2225374A1 DE 2225374 A1 DE2225374 A1 DE 2225374A1 DE 2225374 A DE2225374 A DE 2225374A DE 2225374 A DE2225374 A DE 2225374A DE 2225374 A1 DE2225374 A1 DE 2225374A1
Authority
DE
Germany
Prior art keywords
layer
area
forming
semiconductor substrate
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2225374A
Other languages
English (en)
Other versions
DE2225374B2 (de
Inventor
Kazuo Dipl Ing Maeda
Kazunari Dipl Ing Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3675471A external-priority patent/JPS53274B1/ja
Priority claimed from JP6113471A external-priority patent/JPS55911B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2225374A1 publication Critical patent/DE2225374A1/de
Publication of DE2225374B2 publication Critical patent/DE2225374B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

PATENTANWÄLTE DR. CLAUS REINLÄNDER ' DIPL.-ING. KLAUS BERNHARDT
D - 8 MÖNCHEN 60 7HEODOR-STORM-STRASSE 18a
6/150
No. 1015, JKamikodanaka Nakahara-ku, Kawasaki Japan
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Priorität: 28. Hai 1971 Japan 46-36754 12. August 1971 Japan 46-61134
Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung und insbesondere einen neuen Aufbau eines Feldeffekttransistors, der als Metall-Oxyd-Halbleiter-Transistor (MOS) bezeichnet wird, und ein Verfahren zu dessen Herstellung.
Ee sind bereits verschiedene Vorechläge und Verbesserungen Io Zusammenhang mit einem Feldeffekttransistor dieser Art gemacht worden« So ist z.B. vorgeschlagen worden, ein polykristallines Silizium in Torelektroden als Mittel zu verwenden, welches die Inversionserscheinung verhindert. Es wird angestrebt, die Unterschiede zwischen den Arbeitsfunktionen der Halbleitersubstrate, in denen die Quellenbereiche und Senkenbereiche gebildet werden, und den Arbeitsfunktionen der Torelektroden so weit als möglich zu verringern.
309825/0677
Fig. 1 zeigt einen Querschnitt eines Aufbaue eines bekannten Feldeffekttransistors« der ein Halbleitersubstrat 1, einen Quellenbereich 2 in dem Halbleitersubstrat 1, einen von dem Quellenbereich 2 im Abstand angeordneten Senkenbereich 3, eine Siliziumdioxydscbicht 4 auf der Fläche des Halbleitersubstrate 1 und eine Torelektrode 5 enthält, die aus polykristallinen Silizium besteht, das auf der Fläche der
Siliziumdioxydschieht 4 angebracht ist, die in den oberen Teilen des Abschnitts zwischen dem Quellenbereich 2 und den Senkenbereich 3 angeordnet ist.
Die Torelektrode 5 ist mit einer Isolierschicht 6 überzogen und Verdrahtungsschichten 7, δ und 9 sind jeweils an jeder Elektrode gebildet.
Der Feldeffekttransistor wird durch folgende Schritte hergestellt: Eine Siliziumdioxydachlcht wird als erstes auf der Fläche eines einkristallinen Halbleitersubstrats gebildet. Eine polycristalline Siliziumschicht wird auf der Fläche dieser Silizium·?» dioxydschicht gebildet·' Ausgewählte Abschnitte der polykristallinen Siliziumechicht werden entfernt, um offene Abschnitte zu bilden, durch welche die Silizium« dioxydschicht an beiden gegenüber liegenden Seiten freigelegt wird, wo die polykristalline Schicht nicht entfernt werden soll· Die freigelegten Abschnitte, der Siiiziumdioxydschicht werden entfernt, um Öffnungen in der Siliziumdioxydschieht zu bilden. Dann werden Fremdstoffe durch diese öffnungen diffundiert, um den Quellenbereich 2 und den Senkenbereich 3 in dem Halbleitersubstrat 1 zu bilden.
309825/0677
Bin solcher Aufbau und ein solches Herstellungsverfahren können die Produktionsechritte verkürzen und stark integrierte Schaltungen schaffen als auch die oben erwähnte Inversionserscheinung verhindern·
Es ist dabei nicht erforderlich, Hasken vorzubereiten, die für offene Fenster in dem Quellenbereich und im Senkenbereich notwendig sind, und diese auszurichten, da die Fenster in dem Quellenbereich und dem Senken*· bereich dadurch offengelegt werden können, daß ein polykristallines Silizium für die Torelektrode abgedeckt wird.
Da die Torelektrode durch die Isolierschicht bedeckt ist, ist es zusätzlich leicht, einen Hehrschichtaufbau herzustellen.
Der Aufbau und das Herstellungsverfahren mit diesen Herkmalen haben jedoch die folgenden Nachteile.
Da die Bildung des Quellenbereichs und des Senkenbereichs und das Abführen der Elektrode auf dem bekannten Verfahren aufbaut, erfordert dies einen relativ großen .Flächenbereich für eine Vorrichtung und es ist schwierig, das Haß der Integrierung zu verbessern.
Zusätzlich werden nachteilige Wirkungen auf die Fläche zwischen dem polykristallinen Silizium und der Siliziumdioxydschicht bei der Fremdstoffdiffusion, welche den Quellenbereich und den Senkenbereich bildet, ausgeübt, was dazu führt, daß die Schwellwertspannung (Vth) hoch wird.
30982B/0677
Fremdstoffe werden in das polykristalline Silizium bei dem DIffusionsVorgang diffundiert und es 1st schwierig» dies zu steuern«
Eine Halbleitervorrichtung dieser Art kann auch Siliciumnitrid, Aluminiumoxyd usw. als (nicht dargestellte) Passivierungsschicht verwenden, die das Eindringen von Natrium -Ionen u.dgl. von der Außenseite verhindert. Dieses Siliziumnitrid und Aluminiumoxyd werden aber bei der nachfolgenden Wärmebehandlung kristallisiert, um die Beschaffenheit der Schicht zu verändern, was die angestrebten Passivierungswirkungen verringert. Die Beschaffenheit der Schicht des Siliziumnitrids und des Aluminiumoxyds ändert sich im allgemeinen bei der Temperatur jeweils oberhalb 850° C.
Darüber hinaus enthält das polykristalline Silizium, das die Torelektrode bildet, Fremdstoffe bei der Bildung des Quellenbereiches und des Senkenbereicb.es, jedoch widerspricht das dem Leitungstyp des Halbleitersubstrats und ist unerwünscht, Insbesondere für die Bildung eines Feldeffekttransistors des N-Kanal-Typs.
Die Erfindung soll die Nachteile vermeiden, die bei bekannten Vorrichtungen auftreten.
Ein Zweck der Erfindung besteht darin, eine Halbleitervorrichtung zu schaffen, die eine größere Integrierung ermöglicht, und neuartige Einrichtungen für deren Aufbau und Herstellungsverfahren vorzusehen.
3 0 9 8 2 5/0677
Ein weiterer Zweck der Erfindung besteht darin, eine stabilere Halbleitervorrichtung zu schaffen und neuartige Einrichtungen für deren Aufbau und Herstellungsverfahren vorzusehen·
Zur Erreichung dieser Zwecke schafft die Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte enthält: Bilden einer Isolierschicht, die ein Diffusionsfenster auf einem Halbleitersubstrat aufweist, Bilden einer Schicht, welche die Isolierschicht und die durch das Diffusions· fenster freigelegte Fläche des Halbleitersubstrate bedeckt und dotierte fremdstoffe aufweist, Bilden einer Senke, die das Fenster in zwei Abschnitte in der mit den Fremdstoffen dotierten Schicht aufteilt, um die mit den Fremdstoffen dotierte Schicht auf der Fläche eines Quellenbereichs und eines Senkenbereichs übrig zu lassen, die auf dem Halbleitersubstrat innerhalb des Fensters gebildet werden sollen, und die Länge des Leitungskanals zwischen dem Quellenbereich und dem Senkenbereich zu begrenzen, Diffundieren der innerhalb des Fensters vorhandenen Fremdstoffe von der dotierten Schicht zu dem Halbleistersubstrat, um den Quellenbereich und den Senkenbereich durch Erhitzung unter oxydierender Atmosphäre zu bilden, und Bilden einer Siliziumoxydschicht in dem freigelegten Abschnitt und dem Halbleitersubstrat, um eine Torelektrode auf der Siliziumoxydschicht herzustellen.
Die Erfindung wird nachfolgend beispielhaft unter Bezugnahme auf die Zeichnung beschrieben, in der sind
309825/0677
Pig. 1 ein Querschnitt einer bekannten Halbleitervor richtung,
Pig. 2 bis 12 Querschnitte der Herstellungsschritte eines ersten Ausführungsbeispieles für das Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung,
fig· 13 bis 16 Querschnitte der Herstellungsschritte bei einem zweiten Ausführungsbeispiel für das Verfahren zum Herstellen einer Halbleitervorrichtung nach der Erfindung und
Fig.17 ein Querschnitt einer Halbleitervorrichtung, die durch ein drittes Ausführungsbeispiel des Verfahrens zum Herstellen der Halbleitervorrichtung nach der Erfindung gebildet ist.
Fig. 2 bis 16 zeigen Querschnitte einer Feldeffekttransistor-Vorrichtung nach einer Ausfuhrungsform der Herstellungsschritte·
Als Beispiel eines Feldeffekttransistors ist ein P-Kanal-MOS-Tranaist or gezeigt·
Eine Isolierschicht 102 aus Siliziumdioxyd 2 wird zuerst auf einer Fläche eines N-Siliziumsubetrats 101 mit z.B. einem spezifischen Widerstand yoxl 10 Ohm*cm gebildet. Dies kann durch ein bekanntes Wärmeoxydationsverfahren ausgeführt werden.
Dann wird die Siliziumdioxydschicht 102 verstärkt, z.B. bis etwa 1/U. Dies kann entweder durch das Wärmeoxydationsverfahren oder durch eine Gasphasenreaktion von Monosilan (SiH.) mit Sauerstoff (O2) usw. ausgeführt werden, siehe Fig. 2.
309825/0677
Dann.wird die Siliziumdioxydschicht 102 entfernt, was gewünschte Bereichsflächen gibt, um die Fläche des Slliziumsub8trats freizulegen.
Die Silizlumdioxydschicht 102 kann selektiv durch das bekannte fotoätzverfahren entfernt werden, siehe Fig. 3.;
Dann wird eine polykristalline Siliziumschicht 103, die Fremdstoffe enthält, die den zu dem Siliziumsubstrat entgegengesetzten Leitungstyp zeigen, d.h. P-Typ, mit dem spezifischen Widerstand von 0,01 0hm · cm und bis zu einer picke von etwa 6000 Ä gebildet, welche die Siliziumdioxydschicht 102 und das freigelegte Siliziumsubstrat bedeckt.
Ein geeigneter P-Fremdstoff ist Bor und wird in der Form von Diboran (B2Hg) zusammen mit Wasserstoff (Hg)ι Argon (Ar) und Sauerstoff (O2) zugeführt und in die polykristalline Siliziumschicht 103 eingeschlossen. Währenddessen wird andererseits die polykristalline Siliziumschicht 103 z.B. durch Pyrolyse des Monosilans gebildet.
Obwohl Monosilan bei der Temperatur von etwa 300° C zerfallen kann, ist es erwünscht, daß es bei einer Temperatur von etwa 6OQ0C unter Berücksichtigung des Wirkungsgrads' des Betriebes und der Qualität der zu bildenden polykristallinen Siliziumschicht 103 zerfällt, siehe Fig.
Dann wird eine Siliziumdioxydschicht 104 wieder bis zu einer Dicke von etwa 2000 £ gebildet, welche die polykristalline Siliziumschicht 103 bedeckt.
30982B/0B77
Dies wird auch durch Gasphasenreaktion des Monosilans (SiH.) mit Sauerstoff (O2) ausgeführt, siehe Pig, 5.
Dann wird ein Fenster offen gelegt, wobei die Siliziumschicht 103, die direkt auf der Fläche des Siliziumsubstrats 101 angebracht und gebildet ist, und die Siliziumdioxydschicht 104 wieder freigelegt werden.
Die polykristalline Siliziumschicht 103 und die Siliziumdioxydschicht 104 können durch das bekannte Fotoätzverfahren selektiv entfernt werden.
Eine Ätzflüssigkeit des Flußsäuresystems kann für die obere Siliziumdioxydschicht 104 verwendet werden, und eine Ätzflüssigkeit des Salpetersäure-Eisessig-Flußsäuresystems kann für die untere polycristalline Siliziumschicht verwendet werden, siehe Fig. 6, Die Fläche des freigelegten Siliziumsubstrats 101 1st direkt unter der Torelektrode angeordnet, die durch die folgenden Schritte gebildet wird.
Ss wird dann eine Wärmebehandlung zur Bildung des Quellenbereiches 105 und des Senkenbereiches 106 und der Oxydschicht 107 direkt unter der Torelektrode angewendet. Diese Wärmebehandlung wird unter oxydierender Atmosphäre, z.B. Sauerstoffatmosphäre, bei einer Temperatur von z.B.12000C 30 Minuten lang ausgeführt .
Die Fläche des Siliziumsubstrats 101, die wie beschrieben freigelegt ist, wird durch die Wärmebehandlung oxydiert, um die Siliziumdioxydschicht 107 mit einer Dicke von etwa 1500 Ii zu bilden. Gleichzeitig werden die in der
30982 5/0677
polykristallinen Siliziuiasohielit 103 enthaltenen Fremdstoffe durch die Wärmebehandlung in der Schicht 103 zu dem Siliziumsubatrat 101 diffundiert 9 um zwei Bereiche, die den zu dem Siliziumsubstrat 101 entgegengesetzten leitungstyp haben, d„b.. öesa Quellenbereich 105 und den Senkenbereich 106, au bilden.
Der Quellenbereich 105 und der Senkenbereieb. 106 werden in einer Tiefe von 23/U und init eineaa spezifischen Wideratand von 400 Ohm pro Flächeneinheit unter den Bedingungen der Wärmebehandlung gebildet9 siehe Fig. 7·
Dann wird ein Passivierungsfiim 108 bia zu einer Dicke von etwa 1 /U gebildet, ä&x das Silizituaeubsteat 101 bedeckt.
Als Paesivierungsfilm 108 kann sj. Siliciumnitrid (Si2N.), Aluminiumoxyd (Al2O-) u„dgl. verwendet werden» Der Passivierungsfiltn 108 verhindert einen nachteiligen Einfluß von der Außenseite.
Siliziumnitrid kann unter der Gasphasenreaktioa von gasförmigem Ammoniak (WH,) mit Honosilan bei einer Temperatur von beispielsweise 900 biß 10000C synthetisch hergestellt werden«.
Aluminiumoxyd kann durch Pyrolyse von Aluuiniuss-Hexa,-f luoracetylacetonat (Al (HPA),), Alurainium-Trif liiöracetylacßtonat (Al(Ai)-) mit Sauerstoff gebildet werden , siehe Pig* S.
309825/0677
Bann wird Aluminium oder polykristallines Silizium 109 bis zu einer Dicke von 1 bis 1»5/U niedergeschlagen, das den Passivierungsfilm 108 bedeckt.
Als Niederechlagsverfahren kann ein Aufdampfen von Aluminium verwendet werden und eine Pyrolysa des Monosilans, wie vorstehend beschrieben, kann für das polykristalline Silizium angewendet werden» siehe Pig»
Sann wird das Aluminium oder polykristalline Silizium durch das bekannte Fotoätzverfahren entfernt, was den Abschnitt freiläßt» der direkt über dem Oxydfilm 107 angeordnet ist.
Das zurückgelassene Aluminium oder polycristalline Silizium wird als Torelektrode 110 verwendet, siehe Pig.
Dann wird sine Elektrode 111 in der polykristallinen Siliziumschicht 10'3 gebildet, dia extensiv auf der Siliziumdioxydschicht 102 gebildet worden ist.
Die Elektrode 111 wird hergestellt zuerst durch Bilden einer Öffnung» die durch die Siliziuradioxydschicht und die Passivierungsschicht reichen, welche die polykristalline Siliziumschicht bedecken, mittels des bekannten Fotoätzverfahren, durch Verdampfen von Aluminium einschließlich der öffnung und dann durch selektives Entfernen der unnötigen Abschnitte, siehe Fig. 11.
Es ist dann tatsächlich möglich, die Torelektrode, die Quellenelektrode und die Senkenelektrode gleichzeitig zu bilden. In diesem Falle wird Aluminium auf allen Flächen nach der Bildung der öffnung niedergeschlagen.
309825/0677
■- 11 -
Durch die voranstehend beschriebenen Schritte wird eine Feldeffekttransistorvorrichtung hergestellt.
Die vorstehend erwähnten Schritte können wi© folgt abgeändert werden* ..
Der Siliziumdioxydfilm 107 wird zuerst gebildet und danach wird die Torelektrode 110 direkt auf dem Oxydfilm 107 hergestellt, worauf der Paesivieruagafilm 108 gebildet wird, der auch die Torelektrode 100 bedeckt· Die Torelektrode 100 wird dann erweitert, uns zu der anderen Fläche geführt au werden. Fig. 12 zeigt den Aufbau einer gemäß diesen Schritten hergestellten Feldeffekttransistorvorrichtung.
Fig. 13 bis 16 erläutern die Schritte bei einem' anderen Ausführungsbeispiel der Erfindung, wobei ein P-Kanal-MOS-Transistor als Beispiel dargestellt 1st. Ein Isolierfilm aus Siliziumdioxyd (SiOg) 202 wltd z.B. auf einem K-Siliziumsubstrat 201 mit einem spezifischen Widerstand von 10 Ohm ° cm gebildet· Dies kann auegeführt werden, indem Sas bekannte Wärmeoxydationsverfahren verwendet wird» Die SiOg*- Isolierschicht 202 kann auch bis zu einer Diske von etwa 1/U durch das Wärmeoxydationsverfahren oder bei der Gr&sphasenreaktion von Monoailan Kit Sauerstoff verstärkt werden. Ee ist auch möglich* ein© weitere Isolierschicht aus SiJfL usw. zu bilden. Dann wird die SiOg'-Isolierschicht in dem Iraneistorvorriotetungsbereich durch eine Fotoätzbeh&ndlimg usw. entfernt, um das Fenster offen zu legen und die Fläche des Siliziumaubstrats 201 freizulegen»
309825/0677
Danach wird die polykristalline Siliziumschicht 203, die keine Fremdstoffe enthält, über die gesamte Fläche bis zu einer Dicke von etwa 5000 £ gebildet und eine Borsilikat-Glasschicht 204 wird des weiteren bis zu einer Dicke von etwa 3000 S gebildet. Das Bor (B), das in dieser Borsilikat-Glasschicht 204 enthalten ist, wird für die Diffusion ausgenutzt und die SiOp-Isolierschicht 20ü> wird weiter bis zu etwa 2000 $ verstärkt, so daß das Bor (B) nicht nach außen diffundiert, siehe Fig. 13.
Dann wird ein Fenster 206 in der SiOp-Isolierschicht 20!? der Borsilikat-Glasschicht 204 und der polykristallinen Siliziumschicht 203 durch das bekannte Fotoätzen usw. offen gelegt, so daß das Siliziumsubstrat 201 mit einem gewünschten Flächenbereich freigelegt wird. Als Ätzflüssigkeit für jede Schicht wird z.B. jeweils eine Flußsäuresystem-Ätzflüssigkeit für die obere Si02-lsolierschicht 20f>, eine Ätzflüssigkeit des Flußsäuresystem, wie verdünnte Flußsäure usw. für die Borsilikat-Glasschicht 204 und ein Salpetersäure-Eisessig- Flußsäure-ÄtzBystem verwendet» siehe Fig. 14«
Dann wird eine Wärmebehandlung ausgeführt, um den Quellenbereich 207 und den Senkenbereich 208 zu bilden und die Isolierschicht 209 direkt unter der Torelektrode zu bilden. Diese Wärmebehandlung wird unter oxydierender Atmosphäre bei einer Temperatur von z.Bc 12000G etwa 30 Minuten lang ausgeführt.
309825/0677
Bei dieser. Wärmebehandlung diffundiert Bor (B), das in der Borsilikat-Glasschicht 204 enthalten ist, in die polykristalline Schicht 204, ebenso v/ie es von der polykristallinen Siliziumschicht 204, die dem Siliziumsubstrat 201 benachbart ist, in das Siliziumsubstrat 201 diffundiert, um den P-Quellenbereich 207 und den Senkenbereich 208 zn bilden.
Die Diffusion schreitet in diesem Falle nur in vertikaler Richtung und nicht in Querrichtung vor. Demgemäß diffundieren die Fremdstoffe weder in den Abschnitt direkt unter dem Fenster 206 noch überhaupt in die Si00-lsolierschicht 202, siehe Fig. 15.
C.
Dann wird erforderlichenfalls ein Passivierungsfilm über der gesamten Fläche gebildet.
Si^N, und AIpO, usw. sind für den Passivierungsfilm geeignet und Si5K. wird z.B. unter Gasphasenreaktion von NH^ und SiH. bei einer Temperatur von 900 bis 10000C gebildet und AlgO, wird durch Pyrolyse von Aluminium-Hexafluoracetylacetonat (Al(HFA)*), Aluminium-Trifluoracetylacetonat (Al(TFA)3) oder Aluminiumacetylacetonat (Al(AA),) mit Sauerstoff gebildet.
Dann wird Aluminium oder polykristallines Silizium über die gesamte Fläche bis zu einer Dicke von etwa 1 bis 1,5 /U durch Aufdampfen oder Pyrolyse von Monosilan usw. gebildet und wird durch Fotoätzen entfernt, wodurch der dahinterliegende Abschnitt entsprechend dem Fenster 206 übriggelassen wird, um die Torelektrode 210 au bilden.
309825/0677
Dann wird das Fenster offen gelegt, wodurch die polykristalline Schicht 203 erreicht wird, Aluminium usw. wird aufgedampft und die unnötigen Abschnitte werden selektiv entfernt, um die Quellenelektrode 211 und die Senkenelektrode 212 au bilden« Zusätzlich können die Quellelektrode 211 und die Senkenelektrode gleichzeitig mit der Torelektrode 210 gebildet werden und dies kann in diesem PalIe dadurch ausgeführt werden, daß Aluminium auf der gesamten Fläche niedergeschlagen wird und daß das Ätzen ausgeführt wird, nachdem das Fenster offen gelegt ist, das die polykristalline Siliziuraschicht 203 erreicht.
Dann wird die Phosphosili,kat~Glassehicht 213 über der gesamten Fläche gebildet und das Fenster für eine Ableitung der Elektrode off«n gelegt, um dadurch einen in Fig. 16 gezeigten MOS-Transistor zu vervollständigen.
Die vorangehenden Beispiele beschreiben den Fall eines P-Kanals. In dem Fall eines H-Kanals wird z.B. eine Phosphosilikat-Glasschicht, die N-Fremdstoffe enthält, anstelle dsr Borsilikat-Glasschicht 204 vorgesehen und darin enthaltener Phosphor (P) wird mittels der polykristallinen Siliziumschicht 203 in das P-Siliziumsubstrat 201 diffundiert.
Durch die Erfindung werden folgende Wirkungen erhalten.
Als erstes kann ein polykristallines Silizium, das Fremdstoffe enthält, fur die Diffusion der Fremdstoffe verwendet werden, wenn ein Quellenbereich und ein Senkenbereich gebildet werden.
309825/0677
Zusätzlich kann der erweiterte Abschnitt für das Verbinden eines Anschlusses mit einem Außenteil des Quellenbereiches und des Senkenbereiches ausgenutzt werden.
In diesem Falle ist der Fremdstoff-Diffusionskoeffizient zwischen der polykristallinen Siliziuuj- schicht und dem Einkrietall-Siliziumsubstrat verschieden. Der Diffusionskoeffizient des polykristallinen SiliziunB ißt größer als der des Einkristallsiliziums. Deshalb kann die Konzentration der Zwischenfläche, d.h. die Flächenkonzentration des JSinkriatall-Siliziumsubstrats, fast konstant gehalten werden.
Zusätzlich kann die für eine Vorrichtung erforderliche Fläche nicht nur verringert werden, da das polykristalline Silizium als leitende Schicht vorausgesetzt wird, sondern die Integrierungsdichte in dem Halbleiterplättchen kann auch erhöht werden. Diese Tatsachen zeigen auch, daß die Diffusion der Fremd» stoffe aus dem polykristallinen Silizium nur in vertikaler Richtung und niemals in horizontaler Richtung ausgeführt wird.
Soweit es die Torelektrode betrifft, kann Molybdän (Mo) usw. als auch Aluminium und Siliziumr wie vorstehend erwähnt worden ist.s verwendet werden.
Soweit es den Passdvierungsfilm betrifft, kann zusätzlich Piiosphosilikatglas (PSG) usvr. als auch Siliciumnitrid und Aluminiutaoxyd, wie vorstehend erwähnt, worden ist, verwendet wereen. In diesem Falle werden diese Stoffe nioht einer Wärmebehandlung bei hoher iPemperatur nach der Bildung des Films unterworfen. Xteehs-lfc können sie im stabilen Zustand verwendet werden-.
309825/0677
Zusätzlich wird die Seitenansicht des Tores wahrscheinlich nicht verschmutzt.
Des weiteren können einige Schritte hinzugefügt werden, um leicht einen Feldeffekttransistor des komplementären Typs zu erzeugen, siehe Fig. 17.
Zusätzlich zu der ersten, vorstehend erwähnten praktischen Ausführungsforni wird zuerst eine P-Fremdstoff-Diffusionsflache 112 in dem N-Siliaiumsubstrat gebildet. Als nächstes wird der Fremdstoff von dem polykristallinen Silizium, das entweder einen P- oder einen N-Fremdstoff enthält, in das Siliziumsubstrat diffundiert. Zu dieser Zeit werden gleichzeitig P-Kanal- und N-Kanal-Flächen gebildet. Danach werden der jeweilige Quellenbereich mit dem Senkenbereich elektrisch verbunden, was zum Bilden eines vollständigen Feldeffekttransistors führt.
Nach dem zweiten Ausführungsbeispiel wird eine Borßilikat-Glasschicht auf der P-Kanal-Fläche gebildet *. und andererseits wird eine Phosphosilikat-Qlasschicht auf der N-Kanal-Fläche gebildet. Zu dieser Zeit werden gleichzeitig eine Diffusion und eine Reoxydation ausgeführt, was in einfacher Weise zur Herstellung eines fertigen Feldeffekttransistors führt.
309825/0677

Claims (3)

1y Halbleitervorrichtung, dadurch gekennzeichnet, daß polykristallines Silizium, das leitend in Berührung mit einem Quellenbereich und einem Senkenbereich ist und die Fremdstoffe desselben Leitungstyps wie der des Quellenbereichs und des Senkenbereichs enthält, die Ableitungselektrode des Quellenbereichs und des Senkenbereiches bildet.
2. Verfahren zum Herstellen einer Halbleitervorrichtung, gekennzeichnet durch folgende Schritte: Bilden eines Isolierfilms, der ein Diffusionsfenster auf einem Halbleitersubstrat aufweist, Bilden einer polykristallinen Siliziumschicht, welche die Isolierschicht und die Fläche des Halbleitersubstrats bedeckt, das durch das Diffusions· fenster freigelegt ist, und die darin dotierte Fremdstoffe aufweist, Bilden einer Senke, welche das Fenster in zwei Abschnitte in der mit den Freaidstoffen dotierten polykristallinen Silizium« 3chieb.t aufteilt, um die mit Fremdstoffen dotierte pol/kristalline Siliziumschicht auf der Fläche eines Quellenbereiches und eines Senkenbereiches übrig zu lassen, die auf dem Halbleitersubstrat innerhalb des Fensters gebildet werden sollen, und um die Länge eines Leitungskanals zwischen dem Quellenbereich und dem Senkenbereich zu begrenzen, Diffundieren dar innerhalb des Fensters vorhandenen Fremdetoffe von der dotierten polykristallinen
309825/0677
2 2 2 5 3.7 A
Siliziumschicht zu dem Halbleitersubstrat, um den Quellenbereich und den Senkenbereich durch Erwärmung unter oxydierender Atmosphäre zu bilden, Formen einer Siliziumdioxydschicht in dem freigelegten Abschnitt und dem Halbleitersubstrat und Bilden einer Torelektrode auf der Torisolierschicht.
3. Verfahren zum Herateilen einer Halbleitervorrichtung, gekennzeichnet durch die folgenden Schritte: Bilden einer Isolierschicht mit einem Diffusionsfenster auf einem Halbleitersubstrat, Bilden einer polykristallinen Siliziumschicht, welche die Isolierschicht und die durch das Diffusionsfenster freigelegte Fläche des Halbleitersubstrats bedeckt, Bilden einer die polykristalline SiliziuEischicht bedeckenden Glasschicht, die Fremdstoffe enthält, Bilden einer Senke, welche das Femifcer in zwei Abschnitte in der polykristallinen Siliziumsehicht und in der mit Fremdstoffen dotierte Glasschicht aufteilt, um die polykristalline SiliziuiasebJLcht und die Glasschicht, welche Fremdstoffe enthält, auf der Fläche eines Quellenberaichs und einea Senkenbereichs übrig zu lassen, die auf dem Halbleitersubstrat innerhalb des Fensters gebildet werden aollen, und um die Länge eines Leitungskanales zwischen dam Quellenbereich und dem Senkenbereich zu begrenzen, Diffundieren der innerhalb das Fensters vorhandenen Fremdstoffe von der dotierten Glasschicht £u dem ilalbleiternubstrat, um einen Quellenbereiüh und einen Senkenbereich durch Erwärmung unter oxydierender Atmosphäre zu bilden, Bilden einer Siliziuajoxydsnhicht in dem freigelegten Abschnitt und dem Halbleitersubstrat und Bilden einer Torelektrode auf der Torisolierschicht.
309825/0677
Leerseite
DE19722225374 1971-05-28 1972-05-25 Verfahren zum herstellen eines mos-feldeffekttransistors Withdrawn DE2225374B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3675471A JPS53274B1 (de) 1971-05-28 1971-05-28
JP6113471A JPS55911B2 (de) 1971-08-12 1971-08-12

Publications (2)

Publication Number Publication Date
DE2225374A1 true DE2225374A1 (de) 1973-06-20
DE2225374B2 DE2225374B2 (de) 1977-06-02

Family

ID=26375846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722225374 Withdrawn DE2225374B2 (de) 1971-05-28 1972-05-25 Verfahren zum herstellen eines mos-feldeffekttransistors

Country Status (5)

Country Link
US (1) US3837935A (de)
DE (1) DE2225374B2 (de)
FR (1) FR2140007B1 (de)
GB (1) GB1388772A (de)
NL (1) NL161306C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2640465A1 (de) * 1976-09-08 1978-03-09 Siemens Ag Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045259A (en) * 1976-10-26 1977-08-30 Harris Corporation Process for fabricating diffused complementary field effect transistors
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4587711A (en) * 1978-05-26 1986-05-13 Rockwell International Corporation Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4196443A (en) * 1978-08-25 1980-04-01 Rca Corporation Buried contact configuration for CMOS/SOS integrated circuits
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
CA1144646A (en) * 1978-09-20 1983-04-12 Junji Sakurai Dynamic ram having buried capacitor and planar gate
JPS5586151A (en) * 1978-12-23 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor integrated circuit
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
JPS57204172A (en) * 1981-06-08 1982-12-14 Ibm Field effect transistor
US4453306A (en) * 1983-05-27 1984-06-12 At&T Bell Laboratories Fabrication of FETs
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
JPS63128750A (ja) * 1986-11-19 1988-06-01 Toshiba Corp 半導体装置
GB8719842D0 (en) * 1987-08-21 1987-09-30 Atomic Energy Authority Uk Transistor
JPH0817173B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 成膜方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3443175A (en) * 1967-03-22 1969-05-06 Rca Corp Pn-junction semiconductor with polycrystalline layer on one region
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3664896A (en) * 1969-07-28 1972-05-23 David M Duncan Deposited silicon diffusion sources
US3646665A (en) * 1970-05-22 1972-03-07 Gen Electric Complementary mis-fet devices and method of fabrication
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2640465A1 (de) * 1976-09-08 1978-03-09 Siemens Ag Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat

Also Published As

Publication number Publication date
GB1388772A (en) 1975-03-26
NL7207071A (de) 1972-11-30
US3837935A (en) 1974-09-24
FR2140007B1 (de) 1977-12-23
NL161306B (nl) 1979-08-15
FR2140007A1 (de) 1973-01-12
DE2225374B2 (de) 1977-06-02
NL161306C (nl) 1980-01-15

Similar Documents

Publication Publication Date Title
DE2620155C2 (de)
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE3311635C2 (de)
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE19527131B4 (de) Halbleitervorrichtung mit einer T-förmigen Gatestruktur und Verfahren zu deren Herstellung
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE3107543A1 (de) Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2856147A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
8239 Disposal/non-payment of the annual fee