JP2012023182A - シリコン基板の製造方法及びシリコン基板 - Google Patents
シリコン基板の製造方法及びシリコン基板 Download PDFInfo
- Publication number
- JP2012023182A JP2012023182A JP2010159550A JP2010159550A JP2012023182A JP 2012023182 A JP2012023182 A JP 2012023182A JP 2010159550 A JP2010159550 A JP 2010159550A JP 2010159550 A JP2010159550 A JP 2010159550A JP 2012023182 A JP2012023182 A JP 2012023182A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- atmosphere
- heat treatment
- temperature
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 157
- 239000010703 silicon Substances 0.000 title claims abstract description 157
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 155
- 239000000758 substrate Substances 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000010438 heat treatment Methods 0.000 claims abstract description 122
- 239000012298 atmosphere Substances 0.000 claims abstract description 100
- 230000007547 defect Effects 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000001816 cooling Methods 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 70
- 239000007789 gas Substances 0.000 abstract description 94
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 abstract description 31
- 239000001301 oxygen Substances 0.000 abstract description 31
- 230000015572 biosynthetic process Effects 0.000 abstract description 20
- 239000002244 precipitate Substances 0.000 abstract description 9
- 229910052756 noble gas Inorganic materials 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 5
- 238000001020 plasma etching Methods 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 18
- 239000002344 surface layer Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000012545 processing Methods 0.000 description 9
- 230000002776 aggregation Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 7
- 238000001556 precipitation Methods 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 238000004220 aggregation Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006388 chemical passivation reaction Methods 0.000 description 1
- 208000012696 congenital leptin deficiency Diseases 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】デバイス作製領域となる表面から少なくとも１μｍの深さに、酸素析出物、ＣＯＰ、ＯＳＦ等のＲＩＥ法により検出される欠陥（ＲＩＥ欠陥）が存在せず、かつ、ライフタイムが５００μｓｅｃ以上のシリコン基板の製造方法及び当該方法により製造されたシリコン基板を提供することを目的とする。
【解決手段】シリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１−６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備するシリコン基板の製造方法。
【選択図】なし
【解決手段】シリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１−６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備するシリコン基板の製造方法。
【選択図】なし
Description
本発明は、シリコン基板を製造する方法及び、当該方法により製造されたシリコン基板に関する。
近年は、半導体回路の高集積化に伴う素子の微細化に伴い、その基板となるチョクラルスキー法（以下、ＣＺ法という）で作製されたシリコン単結晶に対する品質要求が高まってきている。
ところで、ＣＺ法で育成されたシリコン単結晶には、通常１０−２０ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が石英ルツボから溶け出し、シリコン融液界面にてシリコン結晶中に取り込まれる。
ところで、ＣＺ法で育成されたシリコン単結晶には、通常１０−２０ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が石英ルツボから溶け出し、シリコン融液界面にてシリコン結晶中に取り込まれる。
その後、結晶が冷却される過程で過飽和状態になり、結晶温度が７００℃以下になると凝集して酸素析出物（以下、グローイン酸素析出物という）を形成する。しかしながら、そのサイズは極めて小さく、出荷段階では、酸化膜耐圧特性のひとつであるＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性やデバイス特性を低下させることはない。酸化膜耐圧特性やデバイス特性を悪化させる単結晶成長起因の欠陥は、結晶の融液からシリコン単結晶に取り込まれたベーカンシー（Ｖａｃａｎｃｙ、以下Ｖａと略記することがある）と呼ばれる空孔型の点欠陥と、インタースティシャル−シリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ 以下Ｉと略記することがある）と呼ばれる格子間型シリコン点欠陥が、結晶冷却中に過飽和になり、酸素とともに凝集した複合欠陥であり、ＦＰＤ、ＬＳＴＤ、ＣＯＰ、ＯＳＦ等のグローイン（Ｇｒｏｗｎ ｉｎ）欠陥であることが判明している。
これらの欠陥を説明するに当たって、先ず、シリコン単結晶に取り込まれるＶａとＩのそれぞれの取り込まれる濃度を決定する因子について説明する。
図４は、単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のシリコン単結晶の欠陥領域を示す図である。
一般に、単結晶内の温度分布はＣＺ炉内構造（以下、ホットゾーン（ＨＺ）という）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらない。このため、同一構造のＣＺ炉の場合は、Ｖ／Ｇは引き上げ速度の変化のみに対応することになる。即ち、引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって、図４の縦軸には引き上げ速度Ｖを用いている。
一般に、単結晶内の温度分布はＣＺ炉内構造（以下、ホットゾーン（ＨＺ）という）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらない。このため、同一構造のＣＺ炉の場合は、Ｖ／Ｇは引き上げ速度の変化のみに対応することになる。即ち、引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって、図４の縦軸には引き上げ速度Ｖを用いている。
引き上げ速度Ｖが比較的高速な領域では、ベーカンシーと呼ばれる点欠陥である空孔が凝集したボイドと考えられるＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローイン欠陥が、結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はＶ−ｒｉｃｈ領域と呼ばれている。
また、成長速度を遅くしていくと、結晶周辺部に発生していたＯＳＦリングが結晶内部に向かって収縮していき、ついには消滅する。更に成長速度を遅くすると、Ｖａやインタースティシャルシリコンの過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎという）領域が出現する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、凝集して欠陥とはならないことが判明してきた。このＮ領域は、Ｖａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
また、成長速度を遅くしていくと、結晶周辺部に発生していたＯＳＦリングが結晶内部に向かって収縮していき、ついには消滅する。更に成長速度を遅くすると、Ｖａやインタースティシャルシリコンの過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎという）領域が出現する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、凝集して欠陥とはならないことが判明してきた。このＮ領域は、Ｖａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
Ｎｖ領域では、熱酸化処理した際に酸素析出物（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ、以下ＢＭＤという）が多く発生し、Ｎｉ領域では酸素析出が殆ど発生しないことがわかっている。更に成長速度の遅い領域は、Ｉが過飽和となり、その結果Ｉが集合した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に存在し、Ｉ−Ｒｉｃｈ領域と呼ばれている。
これらのことから、結晶の中心から径方向全域に渡ってＮ領域となるような範囲に成長速度を制御しながら引き上げた単結晶を切断、研磨することにより、全面がＮ領域の極めて欠陥の少ないシリコン基板を得ることができる。
これらのことから、結晶の中心から径方向全域に渡ってＮ領域となるような範囲に成長速度を制御しながら引き上げた単結晶を切断、研磨することにより、全面がＮ領域の極めて欠陥の少ないシリコン基板を得ることができる。
また、上記のようなＢＭＤがデバイス活性領域であるシリコン基板表面に発生すると、接合リーク等のデバイス特性に悪影響を及ぼすが、一方でデバイス活性領域以外のバルクに存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
近年、ＢＭＤの発生しないＮｉ領域の内部にＢＭＤを形成する方法として、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する方法（急速加熱・急速冷却熱処理）が提案されている。このＲＴＰ処理とは、シリコン基板に窒化膜形成雰囲気、あるいは、窒化膜形成雰囲気ガスと希ガス、還元性ガス等の窒化膜非形成雰囲気ガスとの混合ガス雰囲気中で、例えば５０℃／ｓｅｃといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／ｓｅｃといった降温速度で急速に冷却する熱処理方法である。
ＲＴＰ処理後に酸素析出熱処理を行うことによって、ＢＭＤが形成されるメカニズムについては、特許文献１や特許文献２に詳細に記述されている。ここで、ＢＭＤ形成メカニズムについて簡単に説明する。
ＲＴＰ処理後に酸素析出熱処理を行うことによって、ＢＭＤが形成されるメカニズムについては、特許文献１や特許文献２に詳細に記述されている。ここで、ＢＭＤ形成メカニズムについて簡単に説明する。
まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にシリコン基板表面よりＶａの注入が起こり、１２００℃から７００℃の温度範囲を例えば５℃／ｓｅｃという降温速度で冷却する間にＶａの拡散による再分布とＩとの消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。このような状態のシリコン基板を例えば８００℃で熱処理すると高いＶａ濃度の領域では酸素が急速にクラスター化するが、低いＶａ濃度の領域では酸素のクラスター化が発生しない。この状態で、次いで例えば１０００℃で一定時間熱処理すると、クラスター化した酸素が成長してＢＭＤが形成される。
このように、ＲＴＰ処理後のシリコン基板に酸素析出熱処理が施されると、ＲＴＰ処理で形成されたＶａの濃度プロファイルに従って、シリコン基板の深さ方向に分布を有するＢＭＤを形成することになる。したがって、ＲＴＰ処理の雰囲気や最高温度、保持時間等の条件を制御して行うことにより、シリコン基板に所望のＶａ濃度プロファイルを形成し、その後得られたシリコン基板に酸素析出熱処理を行うことによって、所望のＤＺ幅及び深さ方向のＢＭＤプロファイルを有するシリコン基板を製造することができるのである。
特許文献３には酸素ガス雰囲気中でＲＴＰ処理すると表面に酸化膜が形成され、酸化膜界面からＩが注入されるためＢＭＤ形成が抑制されることが開示されている。このようにＲＴＰ処置は雰囲気ガス、最高保持温度等の条件により、ＢＭＤ形成を促進することも、逆に抑制することも可能である。
このようなＲＴＰ処理の場合は極めて短時間アニールであるため、酸素の外方拡散が殆ど発生せず、表層での酸素濃度の低下は無視できる。
このようなＲＴＰ処理の場合は極めて短時間アニールであるため、酸素の外方拡散が殆ど発生せず、表層での酸素濃度の低下は無視できる。
また、特許文献４には、シリコン基板としてＶａやＩの凝集体の存在しないＮ領域の単結晶から切り出して、全面がＮ領域からなるシリコン基板をＲＴＰ処理する方法が記載されている。
この方法の場合は、材料となるＳｉ中にグローイン欠陥が存在しないため、ＲＴＰ処理により容易に無欠陥とすることができるように考えられるが、全面がＮ領域のシリコン基板を準備し、ＲＴＰ処理を行った後、酸化膜の長期信頼性である経時破壊特性であるＴＤＤＢ特性を測定すると、シリコン基板のＮｖ領域においてＴＺＤＢ特性は殆ど低下しないが、ＴＤＤＢ特性が低下する場合がある。特許文献５に記載したように、このＴＤＤＢ特性が低下する領域は、Ｎｖ領域でかつＲＩＥ法で検出される欠陥が存在する領域であることから、表層にＲＩＥ欠陥が存在しないシリコン基板及びその製造方法の開発は極めて重要である。
この方法の場合は、材料となるＳｉ中にグローイン欠陥が存在しないため、ＲＴＰ処理により容易に無欠陥とすることができるように考えられるが、全面がＮ領域のシリコン基板を準備し、ＲＴＰ処理を行った後、酸化膜の長期信頼性である経時破壊特性であるＴＤＤＢ特性を測定すると、シリコン基板のＮｖ領域においてＴＺＤＢ特性は殆ど低下しないが、ＴＤＤＢ特性が低下する場合がある。特許文献５に記載したように、このＴＤＤＢ特性が低下する領域は、Ｎｖ領域でかつＲＩＥ法で検出される欠陥が存在する領域であることから、表層にＲＩＥ欠陥が存在しないシリコン基板及びその製造方法の開発は極めて重要である。
このＲＩＥ法による結晶欠陥の評価方法について、解説する。
ＲＩＥ法とは、半導体単結晶基板中の酸化珪素（以下ＳｉＯｘという）を含有する微小な結晶欠陥を深さ方向の分解能を付与しつつ評価する方法で、特許文献６に開示された方法が知られている。
ＲＩＥ法とは、半導体単結晶基板中の酸化珪素（以下ＳｉＯｘという）を含有する微小な結晶欠陥を深さ方向の分解能を付与しつつ評価する方法で、特許文献６に開示された方法が知られている。
この方法は、基板の主表面に対して、反応性イオンエッチングなどの高選択性の異方性エッチングを一定厚さで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。
ＳｉＯｘを含有する結晶欠陥の形成領域と、含有しない非形成領域とでは、エッチング速度が相違するので（前者の方がエッチング速度が小さい）、上記反応性イオンエッチングを施すと、基板の主表面にはＳｉＯｘを含有する結晶欠陥を頂点とした円錐状のヒロックが残留する。結晶欠陥が異方性エッチングによる突起部の形で強調され、微小な欠陥であっても容易に検出することができる。
ＳｉＯｘを含有する結晶欠陥の形成領域と、含有しない非形成領域とでは、エッチング速度が相違するので（前者の方がエッチング速度が小さい）、上記反応性イオンエッチングを施すと、基板の主表面にはＳｉＯｘを含有する結晶欠陥を頂点とした円錐状のヒロックが残留する。結晶欠陥が異方性エッチングによる突起部の形で強調され、微小な欠陥であっても容易に検出することができる。
以下、特許文献６で開示された結晶欠陥の評価方法について説明する。
熱処理によって、シリコン基板中に過飽和に溶存していた酸素がＳｉＯｘとして析出した酸素析出物が形成される。そして、このシリコン基板を、市販のＲＩＥ装置を用いて、ハロゲン系混合ガス（例えばＨＢｒ／Ｃｌ２／Ｈｅ＋Ｏ２）雰囲気中で、シリコン基板内に含まれるＢＭＤに対して高選択比の異方性エッチングによってシリコン基板の主表面からエッチングすると、ＢＭＤに起因した円錐状突起物がエッチング残渣（ヒロック）として形成される。したがって、このヒロックに基づいて結晶欠陥を評価することができる。例えば、得られたヒロックの数を数えれば、エッチングした範囲のシリコン基板中のＢＭＤの密度を求めることができる。
熱処理によって、シリコン基板中に過飽和に溶存していた酸素がＳｉＯｘとして析出した酸素析出物が形成される。そして、このシリコン基板を、市販のＲＩＥ装置を用いて、ハロゲン系混合ガス（例えばＨＢｒ／Ｃｌ２／Ｈｅ＋Ｏ２）雰囲気中で、シリコン基板内に含まれるＢＭＤに対して高選択比の異方性エッチングによってシリコン基板の主表面からエッチングすると、ＢＭＤに起因した円錐状突起物がエッチング残渣（ヒロック）として形成される。したがって、このヒロックに基づいて結晶欠陥を評価することができる。例えば、得られたヒロックの数を数えれば、エッチングした範囲のシリコン基板中のＢＭＤの密度を求めることができる。
上記のようなＲＩＥ法により従来の熱処理方法で熱処理された基板表層の欠陥を評価した場合、十分には欠陥が消滅していなかった。
デバイス工程でＭＯＳトランジスターを作製し、その動作のためにゲート電極に逆バイアスを印加すると空乏層が拡がるが、この空乏層領域にＢＭＤ等の欠陥が存在すると、接合リークの原因となる。これらのことから、多くのデバイスの動作領域である基板表層（特には表面から３μｍまでの領域）には、ＣＯＰに代表されるグローイン欠陥やＢＭＤやグローイン酸素析出物は存在しないことが求められている。一般的にＣＯＰ、ＯＳＦ核、酸素析出物等のような酸素関連の欠陥を消滅させるためには酸素濃度を固溶限以下にする必要がある。例えば１１００℃以上で熱処理し、酸素の外方拡散を利用して表層の酸素濃度を低下させることにより固溶限以下にする方法で達成可能であるが、酸素の外方拡散により表層の酸素濃度が著しく低下してしまうため、表層の機械的強度も低下してしまうといった問題点もあった。
さらに、半導体素子が適正に機能するためには、少数キャリアが十分なライフタイムを有していることが必要である。少数キャリアのライフタイム（以下、ライフタイムという）は、金属不純物、酸素析出、空孔などに起因する欠陥準位の形成によって低下する。従って、半導体素子の機能を安定に確保するためには、ライフタイムが少なくとも５００μｓｅｃ以上となるように、シリコン基板を製造することが必要である。
これらから鑑みて、最近のデバイスにおいては、デバイス動作領域には酸素関連のグローイン欠陥やグローイン酸素析出物がなく、しかもライフタイムが５００μｓｅｃ以上であり、しかもデバイス熱処理によりゲッタリングサイトとなるＢＭＤが析出するシリコン基板が有効である。
本発明者は、鋭意研究を実施した結果、１３００℃より高い温度でＲＴＰ処理することにより、シリコン基板表層のＲＩＥ欠陥を消滅させることができることを見出した。しかし同時に、１３００℃より高い温度でＲＴＰ処理したシリコン基板では、熱処理後のライフタイムが大きく低下することが判明した。前述したように、ライフタイムが５００μｓｅｃ未満の場合は、デバイス不良となる可能性が高いために問題となる。
以上の観点から、デバイスが適正に機能するためには、ＲＩＥ欠陥がなく、かつライフタイムが十分長いシリコン基板を提供する必要がある。
本発明は、上記問題点に鑑みてなされたものであって、デバイス作製領域となる表面から少なくとも１μｍの深さに、酸素析出物、ＣＯＰ、ＯＳＦ等のＲＩＥ法により検出される欠陥（ＲＩＥ欠陥）が存在せず、かつ、ライフタイムが５００μｓｅｃ以上のシリコン基板の製造方法及び当該方法により製造されたシリコン基板を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン基板を製造する方法であって、少なくとも、チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１−６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備することを特徴とするシリコン基板の製造方法を提供する。
このように、チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１−６０秒保持して急速熱処理を施す第１熱処理工程を行うことで、シリコン基板表面から少なくとも１μｍの深さにわたってＲＩＥ法により検出される欠陥を消滅させることができる。そして、第１熱処理工程に続いて、シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程を行うことで、第１熱処理工程でシリコン基板内部で過剰に増加した空孔の濃度を低下させるとともに、空孔に起因した欠陥準位の発生を抑制させることができるため、製造されるシリコン基板のライフタイムの低下を防止することができる。また、急速熱処理を行うことで、デバイス熱処理時の基板内部のＢＭＤ析出を効果的に制御することができる。
このとき、前記第２熱処理工程において、前記第１熱処理工程に続いて、前記第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の前記第２の温度まで急速降温し、前記シリコン基板に、前記第２の温度で１−６０秒保持して急速熱処理を施すことによって、前記第２熱処理工程を行うことが好ましい。
このように、第２熱処理工程において、第１熱処理工程に続いて、第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の第２の温度まで急速降温し、シリコン基板に、第２の温度で１−６０秒保持して急速熱処理を施すことによって、第２熱処理工程を行うことで、シリコン基板内部の空孔濃度を効率的に低下させ、空孔起因の欠陥の発生を効果的に抑制することができるため、ライフタイムの低下を確実に防止できる。
このように、第２熱処理工程において、第１熱処理工程に続いて、第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の第２の温度まで急速降温し、シリコン基板に、第２の温度で１−６０秒保持して急速熱処理を施すことによって、第２熱処理工程を行うことで、シリコン基板内部の空孔濃度を効率的に低下させ、空孔起因の欠陥の発生を効果的に抑制することができるため、ライフタイムの低下を確実に防止できる。
このとき、前記第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、前記第２の温度を３００℃以上１３００℃未満とすることができる。
このように、第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、第２の温度を３００℃以上１３００℃未満とすることで、空孔濃度の低減や空孔起因の欠陥の発生抑制を十分に達成でき、確実にライフタイムの低下の無いシリコン基板を製造することができる。また、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気であれば、デバイス作製工程で十分なＢＭＤが析出するシリコン基板とすることができる。
このように、第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、第２の温度を３００℃以上１３００℃未満とすることで、空孔濃度の低減や空孔起因の欠陥の発生抑制を十分に達成でき、確実にライフタイムの低下の無いシリコン基板を製造することができる。また、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気であれば、デバイス作製工程で十分なＢＭＤが析出するシリコン基板とすることができる。
また、前記第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、前記第２の温度を３００℃以上９００℃未満とすることができる。
このように、第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、第２の温度を３００℃以上９００℃未満とすることで、空孔濃度の低減や空孔起因の欠陥の発生抑制を十分に達成でき、確実にライフタイムの低下の無いシリコン基板とすることができる。また、第２の雰囲気が還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気の場合には、温度が９００℃未満であればスリップ転位の発生も確実に防止することができ、ＢＭＤ析出も良好なシリコン基板を製造できる。
このように、第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、第２の温度を３００℃以上９００℃未満とすることで、空孔濃度の低減や空孔起因の欠陥の発生抑制を十分に達成でき、確実にライフタイムの低下の無いシリコン基板とすることができる。また、第２の雰囲気が還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気の場合には、温度が９００℃未満であればスリップ転位の発生も確実に防止することができ、ＢＭＤ析出も良好なシリコン基板を製造できる。
このとき、前記第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、前記第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることができる。
このように、第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることで、格子間シリコンの注入による空孔の消滅や空孔起因の欠陥抑制を十分に達成でき、よりライフタイムの長いシリコン基板とすることができる。
このように、第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることで、格子間シリコンの注入による空孔の消滅や空孔起因の欠陥抑制を十分に達成でき、よりライフタイムの長いシリコン基板とすることができる。
このとき、前記シリコン基板を、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることが好ましい。
このように、シリコン基板を、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることで、第１の熱処理工程で、より欠陥を消滅させ易いため、後工程で研磨、エッチング等を行っても、デバイス作製領域となる表面に欠陥が表出せず、より高品質のシリコン基板を製造することができる。
このように、シリコン基板を、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることで、第１の熱処理工程で、より欠陥を消滅させ易いため、後工程で研磨、エッチング等を行っても、デバイス作製領域となる表面に欠陥が表出せず、より高品質のシリコン基板を製造することができる。
また、本発明は、本発明のシリコン基板の製造方法によって製造されたシリコン基板であって、前記シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板を提供する。
このようなシリコン基板であれば、デバイス作製領域の欠陥やライフタイムの低下によるデバイス特性不良が無く、高品質のデバイス作製用基板となる。
このようなシリコン基板であれば、デバイス作製領域の欠陥やライフタイムの低下によるデバイス特性不良が無く、高品質のデバイス作製用基板となる。
以上のように、本発明によれば、表層に欠陥が存在せず、ライフタイム低下が無いため、デバイス不良が生じず、高品質のシリコン基板を製造することができる。
表層に欠陥が無く、デバイス不良の発生が無いシリコン基板を製造するために本発明者らは鋭意検討を行った。
その結果、１３００℃より高い温度で急速熱処理を施すことによって、シリコン基板の表面から少なくとも１μｍの深さまでのＲＩＥ法により検出される欠陥を消滅させることができることを見出した。
その結果、１３００℃より高い温度で急速熱処理を施すことによって、シリコン基板の表面から少なくとも１μｍの深さまでのＲＩＥ法により検出される欠陥を消滅させることができることを見出した。
そして、さらに検討した結果、上記のように１３００℃より高い温度で急速熱処理を行ったシリコン基板のライフタイムを評価すると、ライフタイムの低下が見られるという問題を見出した。その原因は明らかではないが、１３００℃より高い温度で熱処理することで、基板内部に高濃度の空孔が過剰に発生し、冷却の過程で空孔が凝集する、もしくは空孔と基板内部に存在するその他の元素が結合することにより、欠陥準位を形成するためであると推察される。ライフタイムの低下は、デバイス工程での歩留り低下やデバイス機能を不安定にさせる要因となる可能性があるため、好ましくない。
このようなライフタイムの低下を防止するために、１３００℃より高い温度でウェーハ表層の欠陥を消滅させた後に、続いて第２熱処理として、空孔起因の欠陥の発生を抑制する第２の温度、第２の雰囲気で急速熱処理を行うことを見出して、本発明を完成させた。これにより、表層の欠陥消滅とともにライフタイムの低下を防止できるため、デバイス不良の無い、高品質のシリコン基板を製造することができる。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、シリコン単結晶引き上げ装置を示す概略図である。図２は、枚葉式の急速加熱・急速冷却装置を示す概略図である。
図１は、シリコン単結晶引き上げ装置を示す概略図である。図２は、枚葉式の急速加熱・急速冷却装置を示す概略図である。
本発明の製造方法では、まずシリコン単結晶インゴットを育成して、当該シリコン単結晶インゴットからシリコン基板を切り出す。
育成するシリコン単結晶インゴットの直径等は特に限定されず、例えば１５０ｍｍ〜３００ｍｍ、あるいはそれ以上とすることができ、用途に合わせて所望の大きさに育成することができる。
育成するシリコン単結晶インゴットの直径等は特に限定されず、例えば１５０ｍｍ〜３００ｍｍ、あるいはそれ以上とすることができ、用途に合わせて所望の大きさに育成することができる。
また、育成するシリコン単結晶インゴットの欠陥領域については、例えば、全面がＶ−Ｒｉｃｈ領域、ＯＳＦ領域、Ｎ領域、又はこれらの領域が混合した領域からなるものを育成することができるが、好ましくは、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットを育成する。
ＣＯＰ等が発生しやすい、Ｖ−Ｒｉｃｈ領域を含むシリコン単結晶インゴットから切り出されたシリコン基板であっても、本発明であれば、欠陥を大きく低減できる。また、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン基板であれば、最も消滅しにくいＣＯＰをほとんど含まないため、本発明の急速熱処理によって確実に欠陥を消滅させることができ、また、より深い位置のＲＩＥ欠陥も消滅させることが容易であるため、特に有効である。
ＣＯＰ等が発生しやすい、Ｖ−Ｒｉｃｈ領域を含むシリコン単結晶インゴットから切り出されたシリコン基板であっても、本発明であれば、欠陥を大きく低減できる。また、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン基板であれば、最も消滅しにくいＣＯＰをほとんど含まないため、本発明の急速熱処理によって確実に欠陥を消滅させることができ、また、より深い位置のＲＩＥ欠陥も消滅させることが容易であるため、特に有効である。
ここで、本発明の製造方法に用いることができる単結晶引き上げ装置について説明する。
図１に単結晶引き上げ装置１０を示す。この単結晶引き上げ装置１０は、引き上げ室１１と、引き上げ室１１中に設けられたルツボ１２と、ルツボ１２の周囲に配置されたヒータ１４と、ルツボ１２を回転させるルツボ保持軸１３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック２１と、シードチャック２１を引き上げるワイヤ１９と、ワイヤ１９を回転または巻き取る、巻き取り機構（図示せず）とを備えて構成されている。ルツボ１２は、その内側のシリコン融液（湯）１８を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ１４の外側周囲には断熱材１５が配置されている。
図１に単結晶引き上げ装置１０を示す。この単結晶引き上げ装置１０は、引き上げ室１１と、引き上げ室１１中に設けられたルツボ１２と、ルツボ１２の周囲に配置されたヒータ１４と、ルツボ１２を回転させるルツボ保持軸１３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック２１と、シードチャック２１を引き上げるワイヤ１９と、ワイヤ１９を回転または巻き取る、巻き取り機構（図示せず）とを備えて構成されている。ルツボ１２は、その内側のシリコン融液（湯）１８を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ１４の外側周囲には断熱材１５が配置されている。
また製造条件に合わせて、図１のように環状の黒鉛筒（整流筒）１６を設けたり、結晶の固液界面１７の外周に、環状の外側断熱材（図示せず）を設けることもできる。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置を設けることも可能である。
また、引き上げ室１１の水平方向の外側に、磁石（図示せず）を設置し、シリコン融液１８に水平方向あるいは垂直方向の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長を図る、いわゆるＭＣＺ法の装置を用いることもできる。
これらの装置の各部は、例えば従来と同様のものとすることができる。
また、引き上げ室１１の水平方向の外側に、磁石（図示せず）を設置し、シリコン融液１８に水平方向あるいは垂直方向の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長を図る、いわゆるＭＣＺ法の装置を用いることもできる。
これらの装置の各部は、例えば従来と同様のものとすることができる。
以下に、上記のような単結晶引き上げ装置１０による単結晶育成方法の一例について説明する。
まず、ルツボ１２内で、シリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ１９を巻き出すことにより、シリコン融液１８の表面略中心部に種結晶の先端を接触または浸漬させる。その後、ルツボ保持軸１３を適宜の方向に回転させるとともに、ワイヤ１９を回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶インゴット２０の育成を開始する。
以後、引き上げ速度と温度を所望の欠陥領域となるように適切に調整し、略円柱形状のシリコン単結晶インゴット２０を得る。
まず、ルツボ１２内で、シリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ１９を巻き出すことにより、シリコン融液１８の表面略中心部に種結晶の先端を接触または浸漬させる。その後、ルツボ保持軸１３を適宜の方向に回転させるとともに、ワイヤ１９を回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶インゴット２０の育成を開始する。
以後、引き上げ速度と温度を所望の欠陥領域となるように適切に調整し、略円柱形状のシリコン単結晶インゴット２０を得る。
この所望の引き上げ速度（成長速度）を効率よく制御するにあたっては、例えば、予め、引き上げ速度を変化させながらインゴットを育成し、引き上げ速度と欠陥領域の関係を調査する予備試験を行い、その後、その関係に基づいて、改めて、本試験で引き上げ速度を制御して、所望の欠陥領域が得られるようにシリコン単結晶インゴットを製造することができる。
そして、このように製造したシリコン単結晶インゴットに対して、例えば、スライス、研磨等を行って、シリコン基板を得ることができる。
本発明では、このように得られたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１−６０秒保持して急速熱処理を施す第１熱処理工程を行う。
この第１熱処理工程で、１３００℃より高い熱処理温度であれば、シリコン基板の表面から少なくとも深さ１μｍの領域のＲＩＥ欠陥を確実に消滅させることができ、欠陥がデバイス作製領域となる表面に現れることが無く、デバイス不良を防止することができる。
この第１熱処理工程で、１３００℃より高い熱処理温度であれば、シリコン基板の表面から少なくとも深さ１μｍの領域のＲＩＥ欠陥を確実に消滅させることができ、欠陥がデバイス作製領域となる表面に現れることが無く、デバイス不良を防止することができる。
また第１熱処理工程での急速熱処理時間は、１−６０秒間保持して行えば十分であり、特に、上限を６０秒とすることで、生産性の悪化はほとんど無いためコストアップとならず、また、急速熱処理中のスリップ転位の発生を確実に防ぐことができる。また、熱処理中に酸素の外方拡散を適度にし、表層で大きな酸素濃度低下が生じるのを防ぐことができるため、機械的強度の低下を防止できる。
また、上記の雰囲気であれば、基板表層のＲＩＥ欠陥を消滅させると同時に、基板内部に新たな空孔等の点欠陥を均一に形成することができ、後工程のデバイス熱処理時等にＢＭＤ形成が大幅に促進され、ゲッタリング能力の高いシリコン基板を製造することができる。また、酸化性ガスを含む雰囲気の場合には、濃度によってはデバイス熱処理時のＢＭＤ形成が抑制される。このように、雰囲気を調節して、デバイス熱処理時のＢＭＤ形成を制御することができる。
また、上記の雰囲気であれば、基板表層のＲＩＥ欠陥を消滅させると同時に、基板内部に新たな空孔等の点欠陥を均一に形成することができ、後工程のデバイス熱処理時等にＢＭＤ形成が大幅に促進され、ゲッタリング能力の高いシリコン基板を製造することができる。また、酸化性ガスを含む雰囲気の場合には、濃度によってはデバイス熱処理時のＢＭＤ形成が抑制される。このように、雰囲気を調節して、デバイス熱処理時のＢＭＤ形成を制御することができる。
また、本発明の急速熱処理に用いることができる急速加熱・急速冷却装置としては、特に限定されず、市販されている従来と同様のものを用いることができ、本発明の急速熱処理に用いることができる急速加熱・急速冷却装置の一例の概略図を図２に示す。
この急速加熱・急速冷却装置５２は、石英からなるチャンバー５３を有し、このチャンバー５３内でシリコン基板Ｗを急速熱処理できるようになっている。加熱は、チャンバー５３を上下左右から囲繞するように配置される加熱ランプ５４（例えばハロゲンランプ）によって行う。この加熱ランプ５４は、それぞれ独立に供給される電力を制御できるようになっている。
この急速加熱・急速冷却装置５２は、石英からなるチャンバー５３を有し、このチャンバー５３内でシリコン基板Ｗを急速熱処理できるようになっている。加熱は、チャンバー５３を上下左右から囲繞するように配置される加熱ランプ５４（例えばハロゲンランプ）によって行う。この加熱ランプ５４は、それぞれ独立に供給される電力を制御できるようになっている。
ガスの排気側は、オートシャッター５５が装備され、外気を封鎖している。オートシャッター５５は、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター５５にはガス排気口５１が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコン基板Ｗは、石英トレイ５６に形成された３点支持部５７上に配置される。石英トレイ５６のガス導入口側には、石英製のバッファ５８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスが、シリコン基板Ｗに直接当たるのを防ぐことができる。
そして、シリコン基板Ｗは、石英トレイ５６に形成された３点支持部５７上に配置される。石英トレイ５６のガス導入口側には、石英製のバッファ５８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスが、シリコン基板Ｗに直接当たるのを防ぐことができる。
また、チャンバー５３には不図示の温度測定用特殊窓が設けられており、チャンバー５３の外部に設置されたパイロメータ５９により、その特殊窓を通してシリコン基板Ｗの温度を測定することができる。
そして、本発明では、上記のような第１熱処理工程に続いて、シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程を行う。
このような、第２熱処理工程により、空孔の凝集や空孔に起因した欠陥準位が形成されるのを抑制し、ライフタイムが大きく低下することを防ぐことができるため、熱処理後のライフタイムが５００μｓｅｃ以上のシリコン基板を得ることができる。
このような、第２熱処理工程により、空孔の凝集や空孔に起因した欠陥準位が形成されるのを抑制し、ライフタイムが大きく低下することを防ぐことができるため、熱処理後のライフタイムが５００μｓｅｃ以上のシリコン基板を得ることができる。
このとき、第２熱処理工程において、第１熱処理工程に続いて、第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の第２の温度まで急速降温し、シリコン基板に、第２の温度で１−６０秒保持して急速熱処理を施すことによって、第２熱処理工程を行うことが好ましい。
上記の条件で第２熱処理工程を行えば、空孔濃度の低減や、空孔起因の欠陥準位の形成の抑制を効率的に達成することができ、ライフタイムの低下を効果的に防止することができる。
上記の条件で第２熱処理工程を行えば、空孔濃度の低減や、空孔起因の欠陥準位の形成の抑制を効率的に達成することができ、ライフタイムの低下を効果的に防止することができる。
また、第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、第２の温度を３００℃以上１３００℃未満とすることができる。
このような熱処理の雰囲気、温度であれば、空孔の凝集や空孔に起因した欠陥準位の形成をより効果的に抑制することができる。さらに、第２の雰囲気が希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気であれば、デバイス熱処理時のＢＭＤ形成がより促進される。また、当該雰囲気の際の第２の温度としては、３００℃以上９００℃以下もしくは１１００℃以上１２５０℃以下が特に好ましい。当該範囲の温度であれば、空孔の凝集をさらに抑制することができ、ライフタイム低下のほとんど無い熱処理を実施できる。
このような熱処理の雰囲気、温度であれば、空孔の凝集や空孔に起因した欠陥準位の形成をより効果的に抑制することができる。さらに、第２の雰囲気が希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気であれば、デバイス熱処理時のＢＭＤ形成がより促進される。また、当該雰囲気の際の第２の温度としては、３００℃以上９００℃以下もしくは１１００℃以上１２５０℃以下が特に好ましい。当該範囲の温度であれば、空孔の凝集をさらに抑制することができ、ライフタイム低下のほとんど無い熱処理を実施できる。
また、第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、第２の温度を３００℃以上９００℃未満とすることもできる。
このような熱処理の雰囲気、温度でも、空孔の凝集をより効果的に抑制することができ、空孔や空孔に起因した欠陥準位の形成を確実に抑制することができる。さらに、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気であれば、デバイス熱処理時のＢＭＤ形成もより促進される。第２の温度が９００℃未満であれば、スリップ転位が入りにくいため、好ましい。また、還元性ガスが水素の場合、基板内に水素が注入される。水素は、デバイスプロセスの熱処理によりドナーを形成する原因となり、このようなドナーはライフタイムの低下や基板抵抗率を変化させる原因となる。特に近年、デバイスプロセスの熱処理は低温化が進んでおり、ドナーを形成する原因となる水素がシリコン基板中に高濃度に分布することは好ましくないため、上記３００℃以上９００℃未満の温度範囲で本発明の第２熱処理工程を行えば、注入される水素は低濃度なので問題とならない。
このような熱処理の雰囲気、温度でも、空孔の凝集をより効果的に抑制することができ、空孔や空孔に起因した欠陥準位の形成を確実に抑制することができる。さらに、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気であれば、デバイス熱処理時のＢＭＤ形成もより促進される。第２の温度が９００℃未満であれば、スリップ転位が入りにくいため、好ましい。また、還元性ガスが水素の場合、基板内に水素が注入される。水素は、デバイスプロセスの熱処理によりドナーを形成する原因となり、このようなドナーはライフタイムの低下や基板抵抗率を変化させる原因となる。特に近年、デバイスプロセスの熱処理は低温化が進んでおり、ドナーを形成する原因となる水素がシリコン基板中に高濃度に分布することは好ましくないため、上記３００℃以上９００℃未満の温度範囲で本発明の第２熱処理工程を行えば、注入される水素は低濃度なので問題とならない。
また、第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることもできる。
このような熱処理の雰囲気、温度でも、空孔の凝集をより効果的に抑制することができ、空孔に起因した欠陥準位の形成を確実に抑制することができる。この酸化性ガス雰囲気の場合、７００℃より高く１１００℃未満の熱処理温度であれば、空孔の凝集抑制効果が低いため、上記３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満の温度範囲であれば、効果的に空孔の凝集を抑制して、空孔起因の欠陥を確実に抑制できる。
このような熱処理の雰囲気、温度でも、空孔の凝集をより効果的に抑制することができ、空孔に起因した欠陥準位の形成を確実に抑制することができる。この酸化性ガス雰囲気の場合、７００℃より高く１１００℃未満の熱処理温度であれば、空孔の凝集抑制効果が低いため、上記３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満の温度範囲であれば、効果的に空孔の凝集を抑制して、空孔起因の欠陥を確実に抑制できる。
ここで、本発明で用いることができる窒化膜形成雰囲気ガスとしては、例えば、Ｎ２ガス、ＮＨ３ガス等とすることができ、希ガスとしては、例えばＡｒガスを、還元性ガスとしては、例えばＨ２ガスを、酸化性ガスとしては、例えばＯ２を含むガスとすることができる。ただし、上記の種類のガスに限定されない。
なお、上記の条件以外でも、第２熱処理工程の制御する第２の温度、雰囲気としては、特に限定されず、空孔起因の欠陥発生を抑制できるものであればよい。また、第１熱処理工程後、一度急速加熱・急速冷却装置からシリコン基板を取り出した後、第２熱処理工程を行ってもよいし、第２熱処理工程を複数回行っても本発明の効果を得ることができる。
以上のような本発明のシリコン基板の製造方法により製造されたシリコン基板であれば、シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、シリコン基板のライフタイムが５００μｓｅｃ以上である高品質のデバイス作製用基板となる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例）
図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、育成したインゴットから切り出した複数のシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、Ａｒガス雰囲気下、１３５０℃、１０秒間の急速熱処理（第１熱処理工程）を施し、ウェーハ表層のＲＩＥ欠陥を消滅させた。
（実施例、比較例）
図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、育成したインゴットから切り出した複数のシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、Ａｒガス雰囲気下、１３５０℃、１０秒間の急速熱処理（第１熱処理工程）を施し、ウェーハ表層のＲＩＥ欠陥を消滅させた。
続いて、１３００℃未満の第２の温度（３００〜１３００℃）まで３０℃／ｓｅｃの降温速度で冷却し、所定ガスの雰囲気（Ａｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気、Ｈ２ガス雰囲気、Ｏ２ガス雰囲気）で、１０秒間熱処理した（第２熱処理工程）。その後、表面を５μｍ程度研磨したウェーハを作製した。
このように作製したウェーハのうち各熱処理条件１枚ずつに、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製 Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後レーザー散乱方式の異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 ＳＰ１）でエッチング後の残渣突起を計測し、欠陥密度を算出した結果、いずれのウェーハも第１熱処理工程で欠陥が消滅して、欠陥密度は０であった。
このように作製したウェーハのうち各熱処理条件１枚ずつに、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製 Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後レーザー散乱方式の異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 ＳＰ１）でエッチング後の残渣突起を計測し、欠陥密度を算出した結果、いずれのウェーハも第１熱処理工程で欠陥が消滅して、欠陥密度は０であった。
また、別のウェーハに、エタノールにヨウ素を２ｇ滴下した溶液を塗布する処理（Ｃｈｅｍｉｃａｌ Ｐａｓｓｉｖａｔｉｏｎ処理 以下ＣＰ処理）を行い、ライフタイム測定装置（ＳＥＭＩＬＡＢ社製 ＷＴ−２０００）でライフタイムを測定した。測定結果を表１に示す。
表１に示すように、雰囲気がＡｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気の場合には、３００℃以上１３００℃未満の範囲で良好なライフタイムが測定された。また、Ｈ２ガス雰囲気の場合には、９００℃以上になるとライフタイムの悪化とともに、スリップ転位が発生してしまった。このため、Ｈ２ガス雰囲気では３００℃以上９００℃未満の温度が好ましいことがわかる。また、Ｏ２ガス雰囲気では、８００〜１０００℃の範囲ではライフタイムの悪化が見られ、３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満ではライフタイムの低下が見られなかった。このため、Ｏ２ガス雰囲気では、３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満の温度範囲が好ましいことがわかる。
また、別のウェーハは、フラッシュメモリ作製プロセスのシミュレーション熱処理を施し、ウェーハ内にＢＭＤを形成した。その後、５％ＨＦに浸漬し、表面に形成された酸化膜を除去した。その後、ＲＩＥ装置でエッチングを行い、残渣突起の個数を電子顕微鏡を用いて計測し、欠陥密度を算出した。算出されたＢＭＤ密度と、第２熱処理工程の温度、雰囲気との関係を示すグラフを図３に示す。
図３に示すように、Ｏ２ガス雰囲気以外の雰囲気での急速熱処理を行ったウェーハのＢＭＤ密度は全体として高く、一方、Ｏ２ガス雰囲気での急速熱処理を行ったウェーハのＢＭＤ密度は、ＢＭＤ形成が抑制され、検出下限以下であった。このように、雰囲気により、デバイス作製熱処理の際のＢＭＤ形成を容易に制御することができる。
図３に示すように、Ｏ２ガス雰囲気以外の雰囲気での急速熱処理を行ったウェーハのＢＭＤ密度は全体として高く、一方、Ｏ２ガス雰囲気での急速熱処理を行ったウェーハのＢＭＤ密度は、ＢＭＤ形成が抑制され、検出下限以下であった。このように、雰囲気により、デバイス作製熱処理の際のＢＭＤ形成を容易に制御することができる。
（実験例）
図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、育成したインゴットから切り出した複数のシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、Ａｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気、Ｏ２ガス雰囲気の各雰囲気で、１２５０〜１３５０℃、１０秒間の急速熱処理（第１熱処理工程）を施し、ウェーハ表層のＲＩＥ欠陥を消滅させた。
図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、育成したインゴットから切り出した複数のシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、Ａｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気、Ｏ２ガス雰囲気の各雰囲気で、１２５０〜１３５０℃、１０秒間の急速熱処理（第１熱処理工程）を施し、ウェーハ表層のＲＩＥ欠陥を消滅させた。
当該熱処理後のウェーハの表面を５μｍ程度研磨して、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製 Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後レーザー散乱方式の異物検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 ＳＰ１）で、エッチング後の残渣突起を計測し、欠陥密度を算出した。結果を表２に示す。
表２から、第１熱処理工程において、１３００℃より高い温度での急速熱処理により、ＲＩＥ欠陥を完全に消滅させていることがわかる。また、５μｍ研磨後の表面の欠陥の測定結果であるため、本実施例では表面から少なくとも５μｍの深さまでの欠陥が、１３００℃より高い温度の急速熱処理により消滅していることがわかる。
また、別のウェーハのライフタイムを実施例と同様の方法で測定した結果を表３に示す。
また、別のウェーハのライフタイムを実施例と同様の方法で測定した結果を表３に示す。
表３からわかるように、温度が高いほどライフタイムが低下し、特に１３００℃を超える温度で急速熱処理を行うと、ライフタイムが大きく低下していることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…単結晶引き上げ装置、 １１…引き上げ室、 １２…ルツボ、
１３…ルツボ保持軸、 １４…ヒータ、 １５…断熱材、 １６…整流筒、
１７…固液界面、 １８…シリコン融液、 １９…ワイヤ、
２０…シリコン単結晶インゴット、 ２１…シードチャック、
５１…ガス排気口、 ５２…急速加熱・急速冷却装置、 ５３…チャンバー、
５４…加熱ランプ、 ５５…オートシャッター、 ５６…石英トレイ、
５７…支持部、 ５８…バッファ、 ５９…パイロメーター、 Ｗ…シリコン基板。
１３…ルツボ保持軸、 １４…ヒータ、 １５…断熱材、 １６…整流筒、
１７…固液界面、 １８…シリコン融液、 １９…ワイヤ、
２０…シリコン単結晶インゴット、 ２１…シードチャック、
５１…ガス排気口、 ５２…急速加熱・急速冷却装置、 ５３…チャンバー、
５４…加熱ランプ、 ５５…オートシャッター、 ５６…石英トレイ、
５７…支持部、 ５８…バッファ、 ５９…パイロメーター、 Ｗ…シリコン基板。
Claims (7)
- シリコン基板を製造する方法であって、少なくとも、
チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１−６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備することを特徴とするシリコン基板の製造方法。 - 前記第２熱処理工程において、前記第１熱処理工程に続いて、前記第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の前記第２の温度まで急速降温し、前記シリコン基板に、前記第２の温度で１−６０秒保持して急速熱処理を施すことによって、前記第２熱処理工程を行うことを特徴とする請求項１に記載のシリコン基板の製造方法。
- 前記第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、前記第２の温度を３００℃以上１３００℃未満とすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
- 前記第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、前記第２の温度を３００℃以上９００℃未満とすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
- 前記第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、前記第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
- 前記シリコン基板を、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることを特徴とする請求項１乃至請求項５のいずれか一項に記載のシリコン基板の製造方法。
- 請求項１乃至請求項６のいずれか一項に記載のシリコン基板の製造方法によって製造されたシリコン基板であって、前記シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010159550A JP5439305B2 (ja) | 2010-07-14 | 2010-07-14 | シリコン基板の製造方法及びシリコン基板 |
| CN2011800345961A CN103003927A (zh) | 2010-07-14 | 2011-06-07 | 硅基板的制造方法及硅基板 |
| US13/704,905 US20130093060A1 (en) | 2010-07-14 | 2011-06-07 | Method for producing silicon wafer and silicon wafer |
| PCT/JP2011/003188 WO2012008087A1 (ja) | 2010-07-14 | 2011-06-07 | シリコン基板の製造方法及びシリコン基板 |
| KR1020137000608A KR101684873B1 (ko) | 2010-07-14 | 2011-06-07 | 실리콘 기판의 제조 방법 및 실리콘 기판 |
| DE112011101914T DE112011101914T5 (de) | 2010-07-14 | 2011-06-07 | Verfahren zum Herstellen eines Siliziumwafers und Siliziumwafer |
| TW100120574A TWI471940B (zh) | 2010-07-14 | 2011-06-13 | Silicon substrate manufacturing method and silicon substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010159550A JP5439305B2 (ja) | 2010-07-14 | 2010-07-14 | シリコン基板の製造方法及びシリコン基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012023182A true JP2012023182A (ja) | 2012-02-02 |
| JP5439305B2 JP5439305B2 (ja) | 2014-03-12 |
Family
ID=45469107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010159550A Active JP5439305B2 (ja) | 2010-07-14 | 2010-07-14 | シリコン基板の製造方法及びシリコン基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20130093060A1 (ja) |
| JP (1) | JP5439305B2 (ja) |
| KR (1) | KR101684873B1 (ja) |
| CN (1) | CN103003927A (ja) |
| DE (1) | DE112011101914T5 (ja) |
| TW (1) | TWI471940B (ja) |
| WO (1) | WO2012008087A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105580119A (zh) * | 2013-11-26 | 2016-05-11 | 信越半导体株式会社 | 热处理方法 |
| JP2016152370A (ja) * | 2015-02-19 | 2016-08-22 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP2019192831A (ja) * | 2018-04-26 | 2019-10-31 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| CN110717276A (zh) * | 2019-10-14 | 2020-01-21 | 西北工业大学 | 基于工业ct扫描的异型气膜孔几何结构检测与评定方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5572569B2 (ja) | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| US9343379B2 (en) * | 2011-10-14 | 2016-05-17 | Sunedison Semiconductor Limited | Method to delineate crystal related defects |
| JP6065366B2 (ja) | 2012-01-30 | 2017-01-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| DE112014006165B4 (de) * | 2014-01-14 | 2023-02-09 | Sumco Corporation | Verfahren zur Herstellung eines Silicium-Wafers |
| EP3653761B1 (en) * | 2016-12-28 | 2024-02-28 | Sunedison Semiconductor Limited | Silicon wafers with intrinsic gettering and gate oxide integrity yield |
| JP6897598B2 (ja) * | 2018-02-16 | 2021-06-30 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP7160943B2 (ja) | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269221A (ja) * | 1999-03-18 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ |
| JP2003124220A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
| JP2004006825A (ja) * | 2003-04-18 | 2004-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005123241A (ja) * | 2003-10-14 | 2005-05-12 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4011016A (en) * | 1974-04-30 | 1977-03-08 | Martin Marietta Corporation | Semiconductor radiation wavelength detector |
| DE69841714D1 (de) | 1997-04-09 | 2010-07-22 | Memc Electronic Materials | Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag |
| JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
| KR100378184B1 (ko) | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP4106862B2 (ja) * | 2000-10-25 | 2008-06-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP2003224130A (ja) | 2002-01-29 | 2003-08-08 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
| JP2003297839A (ja) | 2002-04-03 | 2003-10-17 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハの熱処理方法 |
| JP4743010B2 (ja) * | 2005-08-26 | 2011-08-10 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの表面欠陥評価方法 |
| JP5239155B2 (ja) * | 2006-06-20 | 2013-07-17 | 信越半導体株式会社 | シリコンウエーハの製造方法 |
| JP5151628B2 (ja) | 2008-04-02 | 2013-02-27 | 信越半導体株式会社 | シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス |
| JP2010027959A (ja) * | 2008-07-23 | 2010-02-04 | Sumco Corp | 高抵抗ｓｉｍｏｘウェーハの製造方法 |
| US8476149B2 (en) * | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
| JP5561918B2 (ja) * | 2008-07-31 | 2014-07-30 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
-
2010
- 2010-07-14 JP JP2010159550A patent/JP5439305B2/ja active Active
-
2011
- 2011-06-07 US US13/704,905 patent/US20130093060A1/en not_active Abandoned
- 2011-06-07 CN CN2011800345961A patent/CN103003927A/zh active Pending
- 2011-06-07 WO PCT/JP2011/003188 patent/WO2012008087A1/ja active Application Filing
- 2011-06-07 KR KR1020137000608A patent/KR101684873B1/ko active IP Right Grant
- 2011-06-07 DE DE112011101914T patent/DE112011101914T5/de not_active Withdrawn
- 2011-06-13 TW TW100120574A patent/TWI471940B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269221A (ja) * | 1999-03-18 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ |
| JP2003124220A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004006825A (ja) * | 2003-04-18 | 2004-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2005123241A (ja) * | 2003-10-14 | 2005-05-12 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105580119A (zh) * | 2013-11-26 | 2016-05-11 | 信越半导体株式会社 | 热处理方法 |
| US9922842B2 (en) | 2013-11-26 | 2018-03-20 | Shin-Etsu Handotai Co., Ltd. | Heat treatment method |
| JP2016152370A (ja) * | 2015-02-19 | 2016-08-22 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| WO2016132661A1 (ja) * | 2015-02-19 | 2016-08-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| US10297463B2 (en) | 2015-02-19 | 2019-05-21 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon wafer |
| JP2019192831A (ja) * | 2018-04-26 | 2019-10-31 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP7051560B2 (ja) | 2018-04-26 | 2022-04-11 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| CN110717276A (zh) * | 2019-10-14 | 2020-01-21 | 西北工业大学 | 基于工业ct扫描的异型气膜孔几何结构检测与评定方法 |
| CN110717276B (zh) * | 2019-10-14 | 2021-11-16 | 西北工业大学 | 基于工业ct扫描的异型气膜孔几何结构检测与评定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201214569A (en) | 2012-04-01 |
| CN103003927A (zh) | 2013-03-27 |
| WO2012008087A1 (ja) | 2012-01-19 |
| JP5439305B2 (ja) | 2014-03-12 |
| KR20140001815A (ko) | 2014-01-07 |
| US20130093060A1 (en) | 2013-04-18 |
| TWI471940B (zh) | 2015-02-01 |
| DE112011101914T5 (de) | 2013-03-28 |
| KR101684873B1 (ko) | 2016-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5439305B2 (ja) | シリコン基板の製造方法及びシリコン基板 | |
| JP5578172B2 (ja) | アニールウエーハの製造方法およびデバイスの製造方法 | |
| JP3994602B2 (ja) | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ | |
| JP5167654B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
| JP4853027B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP5572569B2 (ja) | シリコン基板の製造方法及びシリコン基板 | |
| JP2000053497A (ja) | 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法 | |
| JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| JP2004134439A (ja) | アニールウェーハおよびアニールウェーハの製造方法 | |
| JP5151628B2 (ja) | シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス | |
| JP2011222842A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 | |
| JP4857517B2 (ja) | アニールウエーハ及びアニールウエーハの製造方法 | |
| JP2013175742A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 | |
| JP2005119964A (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
| JP2002134514A (ja) | シリコンウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5439305 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |