WO2012008087A1 - シリコン基板の製造方法及びシリコン基板 - Google Patents

シリコン基板の製造方法及びシリコン基板 Download PDF

Info

Publication number
WO2012008087A1
WO2012008087A1 PCT/JP2011/003188 JP2011003188W WO2012008087A1 WO 2012008087 A1 WO2012008087 A1 WO 2012008087A1 JP 2011003188 W JP2011003188 W JP 2011003188W WO 2012008087 A1 WO2012008087 A1 WO 2012008087A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon substrate
heat treatment
atmosphere
temperature
gas
Prior art date
Application number
PCT/JP2011/003188
Other languages
English (en)
French (fr)
Inventor
鉄也 岡
江原　幸治
高橋　修治
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to US13/704,905 priority Critical patent/US20130093060A1/en
Priority to DE112011101914T priority patent/DE112011101914T5/de
Priority to CN2011800345961A priority patent/CN103003927A/zh
Priority to KR1020137000608A priority patent/KR101684873B1/ko
Publication of WO2012008087A1 publication Critical patent/WO2012008087A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method

Definitions

  • the present invention relates to a method of manufacturing a silicon substrate and a silicon substrate manufactured by the method.
  • CZ method silicon single crystal grown by the CZ method
  • oxygen of about 10-20 ppma JEIDA: using a conversion factor by the Japan Electronics Industry Promotion Association
  • the crystal is supersaturated in the course of cooling, and aggregates to form oxygen precipitates (hereinafter referred to as glow-in oxygen precipitates) when the crystal temperature becomes 700 ° C. or lower.
  • oxygen precipitates hereinafter referred to as glow-in oxygen precipitates
  • the size is extremely small, and TZDB (Time Zero Dielectric Breakdown) characteristics and device characteristics that are one of oxide breakdown voltage characteristics and device characteristics are not deteriorated at the shipping stage. Defects due to single crystal growth that deteriorate the oxide breakdown voltage characteristics and device characteristics are vacancy-type points called vacancy (hereinafter sometimes abbreviated as Va) taken into the silicon single crystal from the crystal melt.
  • Va vacancy
  • I interstitial-silicon
  • FIG. 4 shows the average value G (° C./mm) of the temperature gradient in the crystal in the pulling axis direction in the temperature range from the silicon melting point to 1300 ° C. by changing the pulling rate V (mm / min) during single crystal growth. It is a figure which shows the defect area
  • the temperature distribution in the single crystal depends on the structure in the CZ furnace (hereinafter referred to as hot zone (HZ)), and the distribution hardly changes even if the pulling rate is changed.
  • HZ hot zone
  • V / G corresponds to only a change in pulling speed. That is, the pulling speed V and V / G are approximately directly proportional. Therefore, the pulling speed V is used on the vertical axis of FIG.
  • the BMD as described above occurs on the surface of the silicon substrate which is the device active region, it adversely affects the device characteristics such as junction leakage.
  • it exists in the bulk other than the device active region it is mixed in the device process This is effective because it functions as a gettering site for capturing metal impurities.
  • RTP Rapid Thermal Process
  • This RTP treatment is a nitride film formation atmosphere on a silicon substrate or a mixed gas atmosphere of a nitride film formation atmosphere gas and a non-nitride film formation gas such as a noble gas or a reducing gas, for example, 50 ° C./sec.
  • This is a heat treatment method in which the temperature is rapidly raised from room temperature at a rate of temperature rise, heated and held at a temperature of about 1200 ° C.
  • Va is injected from the surface of the silicon substrate while maintaining a high temperature of, for example, 1200 ° C. in an N 2 atmosphere, and the temperature range from 1200 ° C. to 700 ° C. is cooled at a rate of temperature decrease of, for example, 5 ° C./sec. Then, redistribution due to diffusion of Va and disappearance of I occur. As a result, Va is unevenly distributed in the bulk.
  • the silicon substrate in such a state is heat-treated at, for example, 800 ° C., oxygen rapidly clusters in a high Va concentration region, but oxygen does not cluster in a low Va concentration region. In this state, when heat treatment is performed at a temperature of 1000 ° C. for a certain time, clustered oxygen grows to form BMD.
  • BMD having a distribution in the depth direction of the silicon substrate is formed according to the concentration profile of Va formed by RTP treatment. Therefore, by controlling the conditions such as the atmosphere, maximum temperature, and holding time of the RTP process, a desired Va concentration profile is formed on the silicon substrate, and then an oxygen precipitation heat treatment is performed on the obtained silicon substrate.
  • a silicon substrate having a desired DZ width and BMD profile in the depth direction can be manufactured.
  • Patent Document 3 discloses that when RTP treatment is performed in an oxygen gas atmosphere, an oxide film is formed on the surface, and I is injected from the oxide film interface, so that BMD formation is suppressed.
  • the RTP treatment can promote BMD formation or conversely, depending on conditions such as the atmospheric gas and the maximum holding temperature.
  • the annealing since the annealing is performed for a very short time, almost no outward diffusion of oxygen occurs, and a decrease in oxygen concentration at the surface layer can be ignored.
  • Patent Document 4 describes a method in which a silicon substrate having an entire surface made of an N region is cut out from a single crystal in an N region where Va and I aggregates are not present as a silicon substrate.
  • this method since there is no glow-in defect in Si as a material, it can be considered that it can be easily made defect-free by RTP treatment.
  • the TDDB characteristic which is the long-term reliability characteristic of the oxide film after measurement, is measured, the TZDB characteristic is hardly lowered in the Nv region of the silicon substrate, but the TDDB characteristic may be lowered.
  • the region where the TDDB characteristic is deteriorated is a region where the defect detected by the RIE method exists in the Nv region, a silicon substrate having no RIE defect on the surface layer and its manufacture Method development is extremely important.
  • the crystal defect evaluation method by this RIE method will be explained.
  • the RIE method is a method for evaluating a minute crystal defect containing silicon oxide (hereinafter referred to as SiOx) in a semiconductor single crystal substrate while providing resolution in the depth direction.
  • SiOx silicon oxide
  • Patent Document 6 The method disclosed in Patent Document 6 is known. It has been.
  • This method evaluates crystal defects by performing highly selective anisotropic etching such as reactive ion etching at a constant thickness on the main surface of the substrate and detecting the remaining etching residue. is there. Since the etching rate is different between the crystal defect forming region containing SiOx and the non-forming region not containing (the former has a lower etching rate), when the reactive ion etching is performed, the main surface of the substrate is formed. Remains a cone-shaped hillock with a crystal defect containing SiOx as a vertex. Crystal defects are emphasized in the form of protrusions by anisotropic etching, and even minute defects can be easily detected.
  • highly selective anisotropic etching such as reactive ion etching at a constant thickness on the main surface of the substrate and detecting the remaining etching residue. is there. Since the etching rate is different between the crystal defect forming region containing SiOx and the non-forming region not containing (the former has a lower etching
  • the depletion layer expands. If a defect such as BMD is present in this depletion layer region, it causes junction leakage. For these reasons, it is required that the substrate surface layer (especially, the region from the surface to 3 ⁇ m), which is the operation region of many devices, does not have glow-in defects such as COP, BMD, and glow-in oxygen precipitates. Yes.
  • the oxygen concentration below the solid solubility limit. For example, it can be achieved by a method of heat treatment at 1100 ° C. or more and lowering the oxygen concentration of the surface layer by utilizing the outward diffusion of oxygen, so that the oxygen concentration of the surface layer is reduced by the outward diffusion of oxygen.
  • the mechanical strength of the surface layer is also lowered.
  • lifetime is reduced by the formation of defect levels due to metal impurities, oxygen precipitation, vacancies, and the like. Therefore, in order to ensure the function of the semiconductor element stably, it is necessary to manufacture the silicon substrate so that the lifetime is at least 500 ⁇ sec.
  • the present inventor has found that RIE defects on the surface of the silicon substrate can be eliminated by RTP treatment at a temperature higher than 1300 ° C.
  • the lifetime after the heat treatment is greatly reduced in the silicon substrate subjected to RTP treatment at a temperature higher than 1300 ° C.
  • the lifetime is less than 500 ⁇ sec, there is a high possibility of a device failure, which causes a problem.
  • the present invention has been made in view of the above problems, and is a defect (RIE defect) detected by an RIE method such as oxygen precipitates, COP, OSF, etc., at a depth of at least 1 ⁇ m from the surface to be a device fabrication region. ) And a lifetime of 500 ⁇ sec or more, and a silicon substrate manufactured by the method.
  • RIE defect a defect detected by an RIE method such as oxygen precipitates, COP, OSF, etc.
  • the present invention is a method for manufacturing a silicon substrate, and at least a rapid heating / rapid cooling device is provided on a silicon substrate cut out from a silicon single crystal ingot grown by the Czochralski method. Used in a first atmosphere containing at least one of a nitride film forming atmosphere gas, a rare gas and an oxidizing gas, and held at a first temperature higher than 1300 ° C.
  • a method for manufacturing a silicon substrate comprising: a second heat treatment step for performing a rapid heat treatment on the silicon substrate at the controlled second temperature and second atmosphere.
  • the first temperature is rapidly increased from the first temperature to the second temperature lower than 1300 ° C. at a temperature lowering rate of 5 ° C./sec to 150 ° C./sec. It is preferable to perform the second heat treatment step by lowering the temperature and subjecting the silicon substrate to a rapid heat treatment while maintaining the second temperature at the second temperature for 1-60 seconds.
  • the second heat treatment step by performing the rapid heat treatment, the vacancy concentration inside the silicon substrate can be efficiently reduced, and the generation of defects due to vacancies can be effectively suppressed. It is possible to reliably prevent the lifetime from decreasing.
  • the second atmosphere in the second heat treatment step is an atmosphere containing at least one kind of gas of a rare gas and a nitride film forming atmosphere gas, and the second temperature is set to be 300 ° C. or higher and lower than 1300 ° C. be able to.
  • the atmosphere includes at least one kind of a rare gas and a nitride film forming atmosphere gas, a silicon substrate on which sufficient BMD is deposited in the device manufacturing process can be obtained.
  • the second atmosphere in the second heat treatment step may be an atmosphere of a reducing gas or a mixed gas of a reducing gas and a rare gas
  • the second temperature may be 300 ° C. or higher and lower than 900 ° C.
  • the second atmosphere in the second heat treatment step may be an oxidizing gas atmosphere, and the second temperature may be 300 ° C. or higher and 700 ° C. or lower, or 1100 ° C. or higher and lower than 1300 ° C.
  • the silicon substrate is a silicon single crystal wafer cut from a silicon single crystal ingot whose entire surface is an OSF region and whose entire surface is an N region, or a region where the OSF region and the N region are mixed.
  • a silicon single crystal wafer cut from a silicon single crystal ingot whose entire surface is an OSF region and whose entire surface is an N region, or a region where the OSF region and the N region are mixed.
  • the present invention is a silicon substrate manufactured by the method for manufacturing a silicon substrate of the present invention, wherein there is a defect detected by the RIE method at a depth of at least 1 ⁇ m from the surface of the silicon substrate which is a device manufacturing region.
  • the present invention provides a silicon substrate characterized in that the lifetime of the silicon substrate is 500 ⁇ sec or more. With such a silicon substrate, there is no device characteristic defect due to a defect in the device fabrication region or a reduction in lifetime, and a high-quality device fabrication substrate is obtained.
  • a second temperature for subsequently suppressing the generation of defects due to vacancies as a second heat treatment.
  • the present invention has been completed by finding that rapid thermal processing is performed in the second atmosphere. As a result, the lifetime can be prevented from decreasing as well as the surface layer defect disappears, so that a high-quality silicon substrate free from device defects can be manufactured.
  • FIG. 1 is a schematic view showing a silicon single crystal pulling apparatus.
  • FIG. 2 is a schematic view showing a single-wafer rapid heating / cooling device.
  • a silicon single crystal ingot is first grown and a silicon substrate is cut out from the silicon single crystal ingot.
  • the diameter of the silicon single crystal ingot to be grown is not particularly limited, and can be, for example, 150 mm to 300 mm or more, and can be grown to a desired size in accordance with the application.
  • the defect region of the silicon single crystal ingot to be grown for example, a V-Rich region, an OSF region, an N region, or a region in which these regions are mixed can be grown. Then, a silicon single crystal ingot in which the entire surface is an OSF region and the entire surface is an N region, or a region where the OSF region and the N region are mixed is grown. Even in the case of a silicon substrate cut out from a silicon single crystal ingot including a V-Rich region where COP or the like is likely to occur, the present invention can greatly reduce defects.
  • a silicon substrate cut out from a silicon single crystal ingot whose entire surface is an OSF region, and whose entire surface is an N region, or a region where the OSF region and the N region are mixed, it hardly contains a COP that hardly disappears.
  • the rapid heat treatment of the present invention is particularly effective because defects can be surely eliminated and RIE defects at deeper positions can be easily eliminated.
  • FIG. 1 shows a single crystal pulling apparatus 10.
  • the single crystal pulling apparatus 10 includes a pulling chamber 11, a crucible 12 provided in the pulling chamber 11, a heater 14 disposed around the crucible 12, a crucible holding shaft 13 for rotating the crucible 12, and a rotation mechanism thereof. (Not shown), a seed chuck 21 that holds a seed crystal of silicon, a wire 19 that pulls up the seed chuck 21, and a winding mechanism (not shown) that rotates or winds the wire 19. ing.
  • the crucible 12 is provided with a quartz crucible on the inner side containing the silicon melt (hot water) 18 and on the outer side with a graphite crucible.
  • a heat insulating material 15 is disposed around the outside of the heater 14.
  • annular graphite tube (rectifying tube) 16 may be provided as shown in FIG. 1, or an annular outer heat insulating material (not shown) may be provided on the outer periphery of the solid-liquid interface 17 of the crystal.
  • a cylindrical cooling device that blows cooling gas or cools the single crystal by blocking radiant heat.
  • a magnet (not shown) is installed outside the pulling chamber 11 in the horizontal direction, and a magnetic field in the horizontal direction or the vertical direction is applied to the silicon melt 18, thereby suppressing convection of the melt and a single crystal.
  • MCZ method apparatus for achieving stable growth. Each part of these apparatuses can be the same as that of the prior art, for example.
  • a high-purity polycrystalline raw material of silicon is heated to a melting point (about 1420 ° C.) or higher and melted.
  • a melting point about 1420 ° C.
  • the tip of the seed crystal is brought into contact with or immersed in the approximate center of the surface of the silicon melt 18.
  • the crucible holding shaft 13 is rotated in an appropriate direction, and the wire 19 is wound while being rotated, and the seed crystal is pulled up to start growing the silicon single crystal ingot 20.
  • the pulling speed and temperature are appropriately adjusted so that a desired defect region is obtained, and a substantially cylindrical silicon single crystal ingot 20 is obtained.
  • the silicon single crystal ingot can be manufactured again so that a desired defect region can be obtained by controlling the pulling rate in this test.
  • the silicon single crystal ingot thus manufactured can be sliced, polished, etc., for example, to obtain a silicon substrate.
  • the silicon substrate obtained in this manner is a first atmosphere containing at least one of a nitride film forming atmosphere gas, a rare gas, and an oxidizing gas using a rapid heating / cooling apparatus.
  • a first heat treatment step is performed in which rapid heat treatment is performed by holding at a first temperature higher than 1300 ° C. and lower than the melting point of silicon for 1-60 seconds.
  • the heat treatment temperature is higher than 1300 ° C., the RIE defect at least 1 ⁇ m deep from the surface of the silicon substrate can be surely eliminated, and the defect appears on the surface to be the device fabrication region. In this way, device failure can be prevented.
  • the rapid heat treatment time in the first heat treatment step is kept for 1 to 60 seconds, and in particular, by setting the upper limit to 60 seconds, there is almost no deterioration in productivity, so there is no increase in cost. Moreover, the occurrence of slip dislocation during the rapid heat treatment can be reliably prevented. Further, since the outward diffusion of oxygen can be moderated during the heat treatment and a large decrease in oxygen concentration can be prevented from occurring on the surface layer, a decrease in mechanical strength can be prevented. Also, in the above atmosphere, RIE defects on the substrate surface layer can be eliminated, and at the same time, point defects such as new vacancies can be uniformly formed inside the substrate. Is greatly promoted, and a silicon substrate having a high gettering ability can be manufactured. In the case of an atmosphere containing an oxidizing gas, BMD formation during device heat treatment is suppressed depending on the concentration. Thus, the atmosphere can be adjusted to control the formation of BMD during device heat treatment.
  • FIG. 2 shows a schematic diagram of an example of a rapid heating / rapid cooling apparatus that can be used.
  • the rapid heating / cooling device 52 has a chamber 53 made of quartz, and the silicon substrate W can be rapidly heat-treated in the chamber 53. Heating is performed by a heating lamp 54 (for example, a halogen lamp) disposed so as to surround the chamber 53 from above, below, left, and right.
  • the heating lamps 54 can control power supplied independently.
  • an auto shutter 55 is provided to block outside air.
  • the auto shutter 55 is provided with a wafer insertion opening (not shown) that can be opened and closed by a gate valve. Further, the auto shutter 55 is provided with a gas exhaust port 51 so that the furnace atmosphere can be adjusted.
  • the silicon substrate W is disposed on a three-point support portion 57 formed on the quartz tray 56.
  • a quartz buffer 58 is provided on the gas inlet side of the quartz tray 56, and can prevent an introduced gas such as an oxidizing gas, a nitriding gas, and an Ar gas from directly hitting the silicon substrate W. .
  • the chamber 53 is provided with a temperature measurement special window (not shown), and the pyrometer 59 installed outside the chamber 53 can measure the temperature of the silicon substrate W through the special window.
  • the second temperature and the second atmosphere for suppressing the generation of defects due to vacancies inside the silicon substrate are controlled, and the control is performed on the silicon substrate.
  • a second heat treatment step is performed in which rapid heat treatment is performed at the second temperature and the second atmosphere.
  • Such a second heat treatment step can suppress the formation of defect aggregation due to vacancy agglomeration and vacancies and prevent the lifetime from greatly decreasing.
  • a silicon substrate having a time of 500 ⁇ sec or more can be obtained.
  • the temperature is rapidly lowered from the first temperature to a second temperature lower than 1300 ° C. at a temperature drop rate of 5 ° C./sec or more and 150 ° C./sec or less. It is preferable to perform the second heat treatment step by subjecting the substrate to a rapid heat treatment by holding at a second temperature for 1-60 seconds. If the second heat treatment step is performed under the above-described conditions, it is possible to efficiently achieve the reduction of the vacancy concentration and the suppression of the formation of defect levels due to the vacancies, and effectively prevent the lifetime from decreasing. be able to.
  • the second atmosphere in the second heat treatment step can be an atmosphere containing at least one kind of a rare gas and a nitride film forming atmosphere gas, and the second temperature can be set to 300 ° C. or higher and lower than 1300 ° C. .
  • the second atmosphere is an atmosphere containing at least one kind of a rare gas and a nitride film forming atmosphere gas, the BMD formation during the device heat treatment is further promoted.
  • the second temperature in the atmosphere is particularly preferably 300 ° C. or higher and 900 ° C. or lower or 1100 ° C. or higher and 1250 ° C. or lower. If it is the temperature of the said range, aggregation of a void
  • the second atmosphere in the second heat treatment step may be an atmosphere of a reducing gas or a mixed gas of a reducing gas and a rare gas
  • the second temperature may be 300 ° C. or higher and lower than 900 ° C.
  • the atmosphere is a reducing gas or a mixed gas of a reducing gas and a rare gas
  • BMD formation during device heat treatment is further promoted. If the second temperature is less than 900 ° C., slip dislocation is difficult to enter, which is preferable.
  • the reducing gas is hydrogen
  • hydrogen is injected into the substrate.
  • Hydrogen causes a donor to be formed by heat treatment in a device process, and such a donor causes a decrease in lifetime and a change in substrate resistivity.
  • the temperature of the heat treatment in the device process has been lowered, and it is not preferable that hydrogen that causes the formation of donors is distributed at a high concentration in the silicon substrate. Therefore, in the temperature range of 300 ° C. or higher and lower than 900 ° C. If the second heat treatment step of the present invention is performed, the implanted hydrogen has a low concentration, so there is no problem.
  • the second atmosphere in the second heat treatment step may be an oxidizing gas atmosphere
  • the second temperature may be 300 ° C. or higher and 700 ° C. or lower, or 1100 ° C. or higher and lower than 1300 ° C.
  • the effect of suppressing the aggregation of pores is low at a heat treatment temperature higher than 700 ° C. and lower than 1100 ° C., but in the temperature range of 300 ° C. or higher and 700 ° C. or lower, or 1100 ° C. or higher and lower than 1300 ° C. If there is, it is possible to effectively suppress the agglomeration of vacancies and reliably suppress the defects due to the vacancies.
  • the nitride film forming atmosphere gas that can be used in the present invention
  • N 2 gas, NH 3 gas, or the like can be used.
  • Ar gas can be used as the reducing gas.
  • H 2 gas can be used as the oxidizing gas, for example, gas containing O 2 .
  • the gas is not limited to the above type.
  • the second temperature and atmosphere controlled by the second heat treatment step are not particularly limited as long as they can suppress generation of defects due to vacancies.
  • the silicon substrate is taken out from the rapid heating / rapid cooling device once, and then the second heat treatment step may be performed, or the second heat treatment step may be performed a plurality of times to obtain the effects of the present invention. be able to.
  • the silicon substrate manufactured by the silicon substrate manufacturing method of the present invention as described above, there is no defect detected by the RIE method at a depth of at least 1 ⁇ m from the surface of the silicon substrate as a device manufacturing region, In addition, it becomes a high-quality device manufacturing substrate in which the lifetime of the silicon substrate is 500 ⁇ sec or more.
  • Example and comparative examples A silicon single crystal pulling apparatus shown in FIG. 1 is used to apply a transverse magnetic field to grow an N region silicon single crystal ingot (diameter 12 inches (300 mm), orientation ⁇ 100>, conductive p-type) by the MCZ method.
  • CP treatment Chemical Passivation treatment
  • Another wafer was subjected to a simulation heat treatment of the flash memory manufacturing process to form a BMD in the wafer. Then, it was immersed in 5% HF, and the oxide film formed on the surface was removed. Thereafter, etching was performed with an RIE apparatus, and the number of residual protrusions was measured using an electron microscope to calculate the defect density.
  • a graph showing the relationship between the calculated BMD density and the temperature and atmosphere of the second heat treatment step is shown in FIG. As shown in FIG.
  • the BMD density of the wafer subjected to the rapid heat treatment in an atmosphere other than the O 2 gas atmosphere is high as a whole, while the BMD density of the wafer subjected to the rapid heat treatment in the O 2 gas atmosphere is BMD Formation was suppressed and was below the lower limit of detection.
  • the BMD formation during the device fabrication heat treatment can be easily controlled by the atmosphere.
  • a silicon single crystal pulling apparatus shown in FIG. 1 is used to apply a transverse magnetic field to grow an N region silicon single crystal ingot (diameter 12 inches (300 mm), orientation ⁇ 100>, conductive p-type) by the MCZ method.
  • rapid heat treatment first heat treatment step
  • the surface of the wafer after the heat treatment was polished by about 5 ⁇ m and etched using a magnetron RIE apparatus (Centura manufactured by Applied Materials). Thereafter, the residual protrusions after etching were measured with a laser scattering type foreign substance inspection apparatus (SP1 manufactured by KLA-Tencor), and the defect density was calculated. The results are shown in Table 2.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、シリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１－６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備するシリコン基板の製造方法である。これによって、デバイス作製領域となる表面から少なくとも１μｍの深さに、酸素析出物、ＣＯＰ、ＯＳＦ等のＲＩＥ法により検出される欠陥（ＲＩＥ欠陥）が存在せず、かつ、ライフタイムが５００μｓｅｃ以上のシリコン基板の製造方法及び当該方法により製造されたシリコン基板が提供される。

Description

シリコン基板の製造方法及びシリコン基板
　本発明は、シリコン基板を製造する方法及び、当該方法により製造されたシリコン基板に関する。
　近年は、半導体回路の高集積化に伴う素子の微細化に伴い、その基板となるチョクラルスキー法（以下、ＣＺ法という）で作製されたシリコン単結晶に対する品質要求が高まってきている。
　ところで、ＣＺ法で育成されたシリコン単結晶には、通常１０－２０ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が石英ルツボから溶け出し、シリコン融液界面にてシリコン結晶中に取り込まれる。
　その後、結晶が冷却される過程で過飽和状態になり、結晶温度が７００℃以下になると凝集して酸素析出物（以下、グローイン酸素析出物という）を形成する。しかしながら、そのサイズは極めて小さく、出荷段階では、酸化膜耐圧特性のひとつであるＴＺＤＢ（Ｔｉｍｅ　Ｚｅｒｏ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒｅａｋｄｏｗｎ）特性やデバイス特性を低下させることはない。酸化膜耐圧特性やデバイス特性を悪化させる単結晶成長起因の欠陥は、結晶の融液からシリコン単結晶に取り込まれたベーカンシー（Ｖａｃａｎｃｙ、以下Ｖａと略記することがある）と呼ばれる空孔型の点欠陥と、インタースティシャル－シリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ－Ｓｉ　以下Ｉと略記することがある）と呼ばれる格子間型シリコン点欠陥が、結晶冷却中に過飽和になり、酸素とともに凝集した複合欠陥であり、ＦＰＤ、ＬＳＴＤ、ＣＯＰ、ＯＳＦ等のグローイン（Ｇｒｏｗｎ　ｉｎ）欠陥であることが判明している。
　これらの欠陥を説明するに当たって、先ず、シリコン単結晶に取り込まれるＶａとＩのそれぞれの取り込まれる濃度を決定する因子について説明する。
　図４は、単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のシリコン単結晶の欠陥領域を示す図である。
　一般に、単結晶内の温度分布はＣＺ炉内構造（以下、ホットゾーン（ＨＺ）という）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらない。このため、同一構造のＣＺ炉の場合は、Ｖ／Ｇは引き上げ速度の変化のみに対応することになる。即ち、引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって、図４の縦軸には引き上げ速度Ｖを用いている。
　引き上げ速度Ｖが比較的高速な領域では、ベーカンシーと呼ばれる点欠陥である空孔が凝集したボイドと考えられるＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローイン欠陥が、結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はＶ－ｒｉｃｈ領域と呼ばれている。
　また、成長速度を遅くしていくと、結晶周辺部に発生していたＯＳＦリングが結晶内部に向かって収縮していき、ついには消滅する。更に成長速度を遅くすると、Ｖａやインタースティシャルシリコンの過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎという）領域が出現する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、凝集して欠陥とはならないことが判明してきた。このＮ領域は、Ｖａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
　Ｎｖ領域では、熱酸化処理した際に酸素析出物（Ｂｕｌｋ　Ｍｉｃｒｏ　Ｄｅｆｅｃｔ、以下ＢＭＤという）が多く発生し、Ｎｉ領域では酸素析出が殆ど発生しないことがわかっている。更に成長速度の遅い領域は、Ｉが過飽和となり、その結果Ｉが集合した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ　Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に存在し、Ｉ－Ｒｉｃｈ領域と呼ばれている。
　これらのことから、結晶の中心から径方向全域に渡ってＮ領域となるような範囲に成長速度を制御しながら引き上げた単結晶を切断、研磨することにより、全面がＮ領域の極めて欠陥の少ないシリコン基板を得ることができる。
　また、上記のようなＢＭＤがデバイス活性領域であるシリコン基板表面に発生すると、接合リーク等のデバイス特性に悪影響を及ぼすが、一方でデバイス活性領域以外のバルクに存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
　近年、ＢＭＤの発生しないＮｉ領域の内部にＢＭＤを形成する方法として、ＲＴＰ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓ）処理する方法（急速加熱・急速冷却熱処理）が提案されている。このＲＴＰ処理とは、シリコン基板に窒化膜形成雰囲気、あるいは、窒化膜形成雰囲気ガスと希ガス、還元性ガス等の窒化膜非形成雰囲気ガスとの混合ガス雰囲気中で、例えば５０℃／ｓｅｃといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／ｓｅｃといった降温速度で急速に冷却する熱処理方法である。
　ＲＴＰ処理後に酸素析出熱処理を行うことによって、ＢＭＤが形成されるメカニズムについては、特許文献１や特許文献２に詳細に記述されている。ここで、ＢＭＤ形成メカニズムについて簡単に説明する。
　まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にシリコン基板表面よりＶａの注入が起こり、１２００℃から７００℃の温度範囲を例えば５℃／ｓｅｃという降温速度で冷却する間にＶａの拡散による再分布とＩとの消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。このような状態のシリコン基板を例えば８００℃で熱処理すると高いＶａ濃度の領域では酸素が急速にクラスター化するが、低いＶａ濃度の領域では酸素のクラスター化が発生しない。この状態で、次いで例えば１０００℃で一定時間熱処理すると、クラスター化した酸素が成長してＢＭＤが形成される。
　このように、ＲＴＰ処理後のシリコン基板に酸素析出熱処理が施されると、ＲＴＰ処理で形成されたＶａの濃度プロファイルに従って、シリコン基板の深さ方向に分布を有するＢＭＤを形成することになる。したがって、ＲＴＰ処理の雰囲気や最高温度、保持時間等の条件を制御して行うことにより、シリコン基板に所望のＶａ濃度プロファイルを形成し、その後得られたシリコン基板に酸素析出熱処理を行うことによって、所望のＤＺ幅及び深さ方向のＢＭＤプロファイルを有するシリコン基板を製造することができるのである。
　特許文献３には酸素ガス雰囲気中でＲＴＰ処理すると表面に酸化膜が形成され、酸化膜界面からＩが注入されるためＢＭＤ形成が抑制されることが開示されている。このようにＲＴＰ処置は雰囲気ガス、最高保持温度等の条件により、ＢＭＤ形成を促進することも、逆に抑制することも可能である。
　このようなＲＴＰ処理の場合は極めて短時間アニールであるため、酸素の外方拡散が殆ど発生せず、表層での酸素濃度の低下は無視できる。
　また、特許文献４には、シリコン基板としてＶａやＩの凝集体の存在しないＮ領域の単結晶から切り出して、全面がＮ領域からなるシリコン基板をＲＴＰ処理する方法が記載されている。
　この方法の場合は、材料となるＳｉ中にグローイン欠陥が存在しないため、ＲＴＰ処理により容易に無欠陥とすることができるように考えられるが、全面がＮ領域のシリコン基板を準備し、ＲＴＰ処理を行った後、酸化膜の長期信頼性である経時破壊特性であるＴＤＤＢ特性を測定すると、シリコン基板のＮｖ領域においてＴＺＤＢ特性は殆ど低下しないが、ＴＤＤＢ特性が低下する場合がある。特許文献５に記載したように、このＴＤＤＢ特性が低下する領域は、Ｎｖ領域でかつＲＩＥ法で検出される欠陥が存在する領域であることから、表層にＲＩＥ欠陥が存在しないシリコン基板及びその製造方法の開発は極めて重要である。
　このＲＩＥ法による結晶欠陥の評価方法について、解説する。
　ＲＩＥ法とは、半導体単結晶基板中の酸化珪素（以下ＳｉＯｘという）を含有する微小な結晶欠陥を深さ方向の分解能を付与しつつ評価する方法で、特許文献６に開示された方法が知られている。
　この方法は、基板の主表面に対して、反応性イオンエッチングなどの高選択性の異方性エッチングを一定厚さで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。
　ＳｉＯｘを含有する結晶欠陥の形成領域と、含有しない非形成領域とでは、エッチング速度が相違するので（前者の方がエッチング速度が小さい）、上記反応性イオンエッチングを施すと、基板の主表面にはＳｉＯｘを含有する結晶欠陥を頂点とした円錐状のヒロックが残留する。結晶欠陥が異方性エッチングによる突起部の形で強調され、微小な欠陥であっても容易に検出することができる。
　以下、特許文献６で開示された結晶欠陥の評価方法について説明する。
　熱処理によって、シリコン基板中に過飽和に溶存していた酸素がＳｉＯｘとして析出した酸素析出物が形成される。そして、このシリコン基板を、市販のＲＩＥ装置を用いて、ハロゲン系混合ガス（例えばＨＢｒ／Ｃｌ２／Ｈｅ＋Ｏ２）雰囲気中で、シリコン基板内に含まれるＢＭＤに対して高選択比の異方性エッチングによってシリコン基板の主表面からエッチングすると、ＢＭＤに起因した円錐状突起物がエッチング残渣（ヒロック）として形成される。したがって、このヒロックに基づいて結晶欠陥を評価することができる。例えば、得られたヒロックの数を数えれば、エッチングした範囲のシリコン基板中のＢＭＤの密度を求めることができる。
　上記のようなＲＩＥ法により従来の熱処理方法で熱処理された基板表層の欠陥を評価した場合、十分には欠陥が消滅していなかった。
特開２００１－２０３２１０号公報 特表２００１－５０３００９号公報 特開２００３－２９７８３９号公報 特開２００１－２０３２１０号公報 特開２００９－２４９２０５号公報 特許第３４５１９５５号公報
　デバイス工程でＭＯＳトランジスターを作製し、その動作のためにゲート電極に逆バイアスを印加すると空乏層が拡がるが、この空乏層領域にＢＭＤ等の欠陥が存在すると、接合リークの原因となる。これらのことから、多くのデバイスの動作領域である基板表層（特には表面から３μｍまでの領域）には、ＣＯＰに代表されるグローイン欠陥やＢＭＤやグローイン酸素析出物は存在しないことが求められている。一般的にＣＯＰ、ＯＳＦ核、酸素析出物等のような酸素関連の欠陥を消滅させるためには酸素濃度を固溶限以下にする必要がある。例えば１１００℃以上で熱処理し、酸素の外方拡散を利用して表層の酸素濃度を低下させることにより固溶限以下にする方法で達成可能であるが、酸素の外方拡散により表層の酸素濃度が著しく低下してしまうため、表層の機械的強度も低下してしまうといった問題点もあった。
　さらに、半導体素子が適正に機能するためには、少数キャリアが十分なライフタイムを有していることが必要である。少数キャリアのライフタイム（以下、ライフタイムという）は、金属不純物、酸素析出、空孔などに起因する欠陥準位の形成によって低下する。従って、半導体素子の機能を安定に確保するためには、ライフタイムが少なくとも５００μｓｅｃ以上となるように、シリコン基板を製造することが必要である。
　これらから鑑みて、最近のデバイスにおいては、デバイス動作領域には酸素関連のグローイン欠陥やグローイン酸素析出物がなく、しかもライフタイムが５００μｓｅｃ以上であり、しかもデバイス熱処理によりゲッタリングサイトとなるＢＭＤが析出するシリコン基板が有効である。
　本発明者は、鋭意研究を実施した結果、１３００℃より高い温度でＲＴＰ処理することにより、シリコン基板表層のＲＩＥ欠陥を消滅させることができることを見出した。しかし同時に、１３００℃より高い温度でＲＴＰ処理したシリコン基板では、熱処理後のライフタイムが大きく低下することが判明した。前述したように、ライフタイムが５００μｓｅｃ未満の場合は、デバイス不良となる可能性が高いために問題となる。
　以上の観点から、デバイスが適正に機能するためには、ＲＩＥ欠陥がなく、かつライフタイムが十分長いシリコン基板を提供する必要がある。
　本発明は、上記問題点に鑑みてなされたものであって、デバイス作製領域となる表面から少なくとも１μｍの深さに、酸素析出物、ＣＯＰ、ＯＳＦ等のＲＩＥ法により検出される欠陥（ＲＩＥ欠陥）が存在せず、かつ、ライフタイムが５００μｓｅｃ以上のシリコン基板の製造方法及び当該方法により製造されたシリコン基板を提供することを目的とする。
　上記目的を達成するために、本発明は、シリコン基板を製造する方法であって、少なくとも、チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１－６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備することを特徴とするシリコン基板の製造方法を提供する。
　このような第１熱処理工程を行うことで、シリコン基板表面から少なくとも１μｍの深さにわたってＲＩＥ法により検出される欠陥を消滅させることができる。そして、第１熱処理工程に続いて、上記の第２熱処理工程を行うことで、第１熱処理工程でシリコン基板内部で過剰に増加した空孔の濃度を低下させるとともに、空孔に起因した欠陥準位の発生を抑制させることができるため、製造されるシリコン基板のライフタイムの低下を防止することができる。また、急速熱処理を行うことで、デバイス熱処理時の基板内部のＢＭＤ析出を効果的に制御することができる。
　このとき、前記第２熱処理工程において、前記第１熱処理工程に続いて、前記第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の前記第２の温度まで急速降温し、前記シリコン基板に、前記第２の温度で１－６０秒保持して急速熱処理を施すことによって、前記第２熱処理工程を行うことが好ましい。
　このように、第２熱処理工程において、上記の急速熱処理を施すことによって、シリコン基板内部の空孔濃度を効率的に低下させ、空孔起因の欠陥の発生を効果的に抑制することができるため、ライフタイムの低下を確実に防止できる。
　このとき、前記第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、前記第２の温度を３００℃以上１３００℃未満とすることができる。
　このような第２熱処理工程を行うことで、空孔濃度の低減や空孔起因の欠陥の発生抑制を十分に達成でき、確実にライフタイムの低下の無いシリコン基板を製造することができる。また、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気であれば、デバイス作製工程で十分なＢＭＤが析出するシリコン基板とすることができる。
　また、前記第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、前記第２の温度を３００℃以上９００℃未満とすることができる。
　このような第２熱処理工程を行うことで、空孔濃度の低減や空孔起因の欠陥の発生抑制を十分に達成でき、確実にライフタイムの低下の無いシリコン基板とすることができる。また、第２の雰囲気が還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気の場合には、温度が９００℃未満であればスリップ転位の発生も確実に防止することができ、ＢＭＤ析出も良好なシリコン基板を製造できる。
　このとき、前記第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、前記第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることができる。
　このような第２熱処理工程を行うことで、格子間シリコンの注入による空孔の消滅や空孔起因の欠陥抑制を十分に達成でき、よりライフタイムの長いシリコン基板とすることができる。
　このとき、前記シリコン基板を、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることが好ましい。
　このようなシリコン単結晶ウェーハとすることで、第１の熱処理工程で、より欠陥を消滅させ易いため、後工程で研磨、エッチング等を行っても、デバイス作製領域となる表面に欠陥が表出せず、より高品質のシリコン基板を製造することができる。
　また、本発明は、本発明のシリコン基板の製造方法によって製造されたシリコン基板であって、前記シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板を提供する。
　このようなシリコン基板であれば、デバイス作製領域の欠陥やライフタイムの低下によるデバイス特性不良が無く、高品質のデバイス作製用基板となる。
　以上のように、本発明によれば、表層に欠陥が存在せず、ライフタイム低下が無いため、デバイス不良が生じず、高品質のシリコン基板を製造することができる。
シリコン単結晶引き上げ装置の一例を示す概略図である。 枚葉式の急速加熱・急速冷却装置の一例を示す概略図である。 実施例、比較例において熱処理を行った熱処理温度、雰囲気とＢＭＤ密度の関係を示すグラフである。 シリコン単結晶製造における引き上げ速度と欠陥領域の関係を示す説明図である。
　表層に欠陥が無く、デバイス不良の発生が無いシリコン基板を製造するために本発明者らは鋭意検討を行った。
　その結果、１３００℃より高い温度で急速熱処理を施すことによって、シリコン基板の表面から少なくとも１μｍの深さまでＲＩＥ法により検出される欠陥を消滅させることができることを見出した。
　そして、さらに検討した結果、上記のように１３００℃より高い温度で急速熱処理を行ったシリコン基板のライフタイムを評価すると、ライフタイムの低下が見られるという問題を見出した。その原因は明らかではないが、１３００℃より高い温度で熱処理することで、基板内部に高濃度の空孔が過剰に発生し、冷却の過程で空孔が凝集する、もしくは空孔と基板内部に存在するその他の元素が結合することにより、欠陥準位を形成するためであると推察される。ライフタイムの低下は、デバイス工程での歩留り低下やデバイス機能を不安定にさせる要因となる可能性があるため、好ましくない。
　このようなライフタイムの低下を防止するために、１３００℃より高い温度でウェーハ表層の欠陥を消滅させた後に、続いて第２熱処理として、空孔起因の欠陥の発生を抑制する第２の温度、第２の雰囲気で急速熱処理を行うことを見出して、本発明を完成させた。これにより、表層の欠陥消滅とともにライフタイムの低下を防止できるため、デバイス不良の無い、高品質のシリコン基板を製造することができる。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　図１は、シリコン単結晶引き上げ装置を示す概略図である。図２は、枚葉式の急速加熱・急速冷却装置を示す概略図である。
　本発明の製造方法では、まずシリコン単結晶インゴットを育成して、当該シリコン単結晶インゴットからシリコン基板を切り出す。
　育成するシリコン単結晶インゴットの直径等は特に限定されず、例えば１５０ｍｍ～３００ｍｍ、あるいはそれ以上とすることができ、用途に合わせて所望の大きさに育成することができる。
　また、育成するシリコン単結晶インゴットの欠陥領域については、例えば、全面がＶ－Ｒｉｃｈ領域、ＯＳＦ領域、Ｎ領域、又はこれらの領域が混合した領域からなるものを育成することができるが、好ましくは、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットを育成する。
　ＣＯＰ等が発生しやすい、Ｖ－Ｒｉｃｈ領域を含むシリコン単結晶インゴットから切り出されたシリコン基板であっても、本発明であれば、欠陥を大きく低減できる。また、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン基板であれば、最も消滅しにくいＣＯＰをほとんど含まないため、本発明の急速熱処理によって確実に欠陥を消滅させることができ、また、より深い位置のＲＩＥ欠陥も消滅させることが容易であるため、特に有効である。
　ここで、本発明の製造方法に用いることができる単結晶引き上げ装置について説明する。
　図１に単結晶引き上げ装置１０を示す。この単結晶引き上げ装置１０は、引き上げ室１１と、引き上げ室１１中に設けられたルツボ１２と、ルツボ１２の周囲に配置されたヒータ１４と、ルツボ１２を回転させるルツボ保持軸１３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック２１と、シードチャック２１を引き上げるワイヤ１９と、ワイヤ１９を回転または巻き取る、巻き取り機構（図示せず）とを備えて構成されている。ルツボ１２は、その内側のシリコン融液（湯）１８を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ１４の外側周囲には断熱材１５が配置されている。
　また製造条件に合わせて、図１のように環状の黒鉛筒（整流筒）１６を設けたり、結晶の固液界面１７の外周に、環状の外側断熱材（図示せず）を設けることもできる。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置を設けることも可能である。
　また、引き上げ室１１の水平方向の外側に、磁石（図示せず）を設置し、シリコン融液１８に水平方向あるいは垂直方向の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長を図る、いわゆるＭＣＺ法の装置を用いることもできる。
　これらの装置の各部は、例えば従来と同様のものとすることができる。
　以下に、上記のような単結晶引き上げ装置１０による単結晶育成方法の一例について説明する。
　まず、ルツボ１２内で、シリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ１９を巻き出すことにより、シリコン融液１８の表面略中心部に種結晶の先端を接触または浸漬させる。その後、ルツボ保持軸１３を適宜の方向に回転させるとともに、ワイヤ１９を回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶インゴット２０の育成を開始する。
　以後、引き上げ速度と温度を所望の欠陥領域となるように適切に調整し、略円柱形状のシリコン単結晶インゴット２０を得る。
　この所望の引き上げ速度（成長速度）を効率よく制御するにあたっては、例えば、予め、引き上げ速度を変化させながらインゴットを育成し、引き上げ速度と欠陥領域の関係を調査する予備試験を行い、その後、その関係に基づいて、改めて、本試験で引き上げ速度を制御して、所望の欠陥領域が得られるようにシリコン単結晶インゴットを製造することができる。
　そして、このように製造したシリコン単結晶インゴットに対して、例えば、スライス、研磨等を行って、シリコン基板を得ることができる。
　本発明では、このように得られたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１－６０秒保持して急速熱処理を施す第１熱処理工程を行う。
　この第１熱処理工程で、１３００℃より高い熱処理温度であれば、シリコン基板の表面から少なくとも深さ１μｍの領域のＲＩＥ欠陥を確実に消滅させることができ、欠陥がデバイス作製領域となる表面に現れることが無く、デバイス不良を防止することができる。
　また第１熱処理工程での急速熱処理時間は、１－６０秒間保持して行えば十分であり、特に、上限を６０秒とすることで、生産性の悪化はほとんど無いためコストアップとならず、また、急速熱処理中のスリップ転位の発生を確実に防ぐことができる。また、熱処理中に酸素の外方拡散を適度にし、表層で大きな酸素濃度低下が生じるのを防ぐことができるため、機械的強度の低下を防止できる。
　また、上記の雰囲気であれば、基板表層のＲＩＥ欠陥を消滅させると同時に、基板内部に新たな空孔等の点欠陥を均一に形成することができ、後工程のデバイス熱処理時等にＢＭＤ形成が大幅に促進され、ゲッタリング能力の高いシリコン基板を製造することができる。また、酸化性ガスを含む雰囲気の場合には、濃度によってはデバイス熱処理時のＢＭＤ形成が抑制される。このように、雰囲気を調節して、デバイス熱処理時のＢＭＤ形成を制御することができる。
　また、本発明の急速熱処理に用いることができる急速加熱・急速冷却装置としては、特に限定されず、市販されている従来と同様のものを用いることができ、本発明の急速熱処理に用いることができる急速加熱・急速冷却装置の一例の概略図を図２に示す。
　この急速加熱・急速冷却装置５２は、石英からなるチャンバー５３を有し、このチャンバー５３内でシリコン基板Ｗを急速熱処理できるようになっている。加熱は、チャンバー５３を上下左右から囲繞するように配置される加熱ランプ５４（例えばハロゲンランプ）によって行う。この加熱ランプ５４は、それぞれ独立に供給される電力を制御できるようになっている。
　ガスの排気側は、オートシャッター５５が装備され、外気を封鎖している。オートシャッター５５は、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター５５にはガス排気口５１が設けられており、炉内雰囲気を調整できるようになっている。
　そして、シリコン基板Ｗは、石英トレイ５６に形成された３点支持部５７上に配置される。石英トレイ５６のガス導入口側には、石英製のバッファ５８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスが、シリコン基板Ｗに直接当たるのを防ぐことができる。
　また、チャンバー５３には不図示の温度測定用特殊窓が設けられており、チャンバー５３の外部に設置されたパイロメータ５９により、その特殊窓を通してシリコン基板Ｗの温度を測定することができる。
　そして、本発明では、上記のような第１熱処理工程に続いて、シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程を行う。
　このような、第２熱処理工程により、空孔の凝集や空孔に起因した欠陥準位が形成されるのを抑制し、ライフタイムが大きく低下することを防ぐことができるため、熱処理後のライフタイムが５００μｓｅｃ以上のシリコン基板を得ることができる。
　このとき、第２熱処理工程において、第１熱処理工程に続いて、第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の第２の温度まで急速降温し、シリコン基板に、第２の温度で１－６０秒保持して急速熱処理を施すことによって、第２熱処理工程を行うことが好ましい。
　上記の条件で第２熱処理工程を行えば、空孔濃度の低減や、空孔起因の欠陥準位の形成の抑制を効率的に達成することができ、ライフタイムの低下を効果的に防止することができる。
　また、第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、第２の温度を３００℃以上１３００℃未満とすることができる。
　このような熱処理の雰囲気、温度であれば、空孔の凝集や空孔に起因した欠陥準位の形成をより効果的に抑制することができる。さらに、第２の雰囲気が希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気であれば、デバイス熱処理時のＢＭＤ形成がより促進される。また、当該雰囲気の際の第２の温度としては、３００℃以上９００℃以下もしくは１１００℃以上１２５０℃以下が特に好ましい。当該範囲の温度であれば、空孔の凝集をさらに抑制することができ、ライフタイム低下のほとんど無い熱処理を実施できる。
　また、第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、第２の温度を３００℃以上９００℃未満とすることもできる。
　このような熱処理の雰囲気、温度でも、空孔の凝集をより効果的に抑制することができ、空孔や空孔に起因した欠陥準位の形成を確実に抑制することができる。さらに、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気であれば、デバイス熱処理時のＢＭＤ形成もより促進される。第２の温度が９００℃未満であれば、スリップ転位が入りにくいため、好ましい。また、還元性ガスが水素の場合、基板内に水素が注入される。水素は、デバイスプロセスの熱処理によりドナーを形成する原因となり、このようなドナーはライフタイムの低下や基板抵抗率を変化させる原因となる。特に近年、デバイスプロセスの熱処理は低温化が進んでおり、ドナーを形成する原因となる水素がシリコン基板中に高濃度に分布することは好ましくないため、上記３００℃以上９００℃未満の温度範囲で本発明の第２熱処理工程を行えば、注入される水素は低濃度なので問題とならない。
　また、第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることもできる。
　このような熱処理の雰囲気、温度でも、空孔の凝集をより効果的に抑制することができ、空孔に起因した欠陥準位の形成を確実に抑制することができる。この酸化性ガス雰囲気の場合、７００℃より高く１１００℃未満の熱処理温度では、空孔の凝集抑制効果が低いが、上記３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満の温度範囲であれば、効果的に空孔の凝集を抑制して、空孔起因の欠陥を確実に抑制できる。
　ここで、本発明で用いることができる窒化膜形成雰囲気ガスとしては、例えば、Ｎ２ガス、ＮＨ３ガス等とすることができ、希ガスとしては、例えばＡｒガスを、還元性ガスとしては、例えばＨ２ガスを、酸化性ガスとしては、例えばＯ２を含むガスとすることができる。ただし、上記の種類のガスに限定されない。
　なお、上記の条件以外でも、第２熱処理工程の制御する第２の温度、雰囲気としては、特に限定されず、空孔起因の欠陥発生を抑制できるものであればよい。また、第１熱処理工程後、一度急速加熱・急速冷却装置からシリコン基板を取り出した後、第２熱処理工程を行ってもよいし、第２熱処理工程を複数回行っても本発明の効果を得ることができる。
　以上のような本発明のシリコン基板の製造方法により製造されたシリコン基板であれば、シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、シリコン基板のライフタイムが５００μｓｅｃ以上である高品質のデバイス作製用基板となる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例）
　図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、育成したインゴットから切り出した複数のシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、Ａｒガス雰囲気下、１３５０℃、１０秒間の急速熱処理（第１熱処理工程）を施し、ウェーハ表層のＲＩＥ欠陥を消滅させた。
　続いて、１３００℃未満の第２の温度（３００～１３００℃）まで３０℃／ｓｅｃの降温速度で冷却し、所定ガスの雰囲気（Ａｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気、Ｈ２ガス雰囲気、Ｏ２ガス雰囲気）で、１０秒間熱処理した（第２熱処理工程）。その後、表面を５μｍ程度研磨したウェーハを作製した。
　このように作製したウェーハのうち各熱処理条件１枚ずつに、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ社製　Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後レーザー散乱方式の異物検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製　ＳＰ１）でエッチング後の残渣突起を計測し、欠陥密度を算出した結果、いずれのウェーハも第１熱処理工程で欠陥が消滅して、欠陥密度は０であった。
　また、別のウェーハに、エタノールにヨウ素を２ｇ滴下した溶液を塗布する処理（Ｃｈｅｍｉｃａｌ　Ｐａｓｓｉｖａｔｉｏｎ処理　以下ＣＰ処理）を行い、ライフタイム測定装置（ＳＥＭＩＬＡＢ社製　ＷＴ－２０００）でライフタイムを測定した。測定結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、雰囲気がＡｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気の場合には、３００℃以上１３００℃未満の範囲で良好なライフタイムが測定された。また、Ｈ２ガス雰囲気の場合には、９００℃以上になるとライフタイムの悪化とともに、スリップ転位が発生してしまった。このため、Ｈ２ガス雰囲気では３００℃以上９００℃未満の温度が好ましいことがわかる。また、Ｏ２ガス雰囲気では、８００～１０００℃の範囲ではライフタイムの悪化が見られ、３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満ではライフタイムの低下が見られなかった。このため、Ｏ２ガス雰囲気では、３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満の温度範囲が好ましいことがわかる。
　また、別のウェーハは、フラッシュメモリ作製プロセスのシミュレーション熱処理を施し、ウェーハ内にＢＭＤを形成した。その後、５％ＨＦに浸漬し、表面に形成された酸化膜を除去した。その後、ＲＩＥ装置でエッチングを行い、残渣突起の個数を電子顕微鏡を用いて計測し、欠陥密度を算出した。算出されたＢＭＤ密度と、第２熱処理工程の温度、雰囲気との関係を示すグラフを図３に示す。
　図３に示すように、Ｏ２ガス雰囲気以外の雰囲気での急速熱処理を行ったウェーハのＢＭＤ密度は全体として高く、一方、Ｏ２ガス雰囲気での急速熱処理を行ったウェーハのＢＭＤ密度は、ＢＭＤ形成が抑制され、検出下限以下であった。このように、雰囲気により、デバイス作製熱処理の際のＢＭＤ形成を容易に制御することができる。
（実験例）
　図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、育成したインゴットから切り出した複数のシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、Ａｒガス雰囲気、Ｎ２ガス雰囲気、ＮＨ３／Ａｒガス雰囲気、Ｏ２ガス雰囲気の各雰囲気で、１２５０～１３５０℃、１０秒間の急速熱処理（第１熱処理工程）を施し、ウェーハ表層のＲＩＥ欠陥を消滅させた。
　当該熱処理後のウェーハの表面を５μｍ程度研磨して、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ社製　Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後レーザー散乱方式の異物検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製　ＳＰ１）で、エッチング後の残渣突起を計測し、欠陥密度を算出した。結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２から、第１熱処理工程において、１３００℃より高い温度での急速熱処理により、ＲＩＥ欠陥を完全に消滅させていることがわかる。また、５μｍ研磨後の表面の欠陥の測定結果であるため、本実施例では表面から少なくとも５μｍの深さまでの欠陥が、１３００℃より高い温度の急速熱処理により消滅していることがわかる。
　また、別のウェーハのライフタイムを実施例と同様の方法で測定した結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３からわかるように、温度が高いほどライフタイムが低下し、特に１３００℃を超える温度で急速熱処理を行うと、ライフタイムが大きく低下していることがわかる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　シリコン基板を製造する方法であって、少なくとも、
    　チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１－６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備することを特徴とするシリコン基板の製造方法。
  2. 　前記第２熱処理工程において、前記第１熱処理工程に続いて、前記第１の温度から５℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の降温速度で１３００℃未満の前記第２の温度まで急速降温し、前記シリコン基板に、前記第２の温度で１－６０秒保持して急速熱処理を施すことによって、前記第２熱処理工程を行うことを特徴とする請求項１に記載のシリコン基板の製造方法。
  3. 　前記第２熱処理工程における第２の雰囲気を、希ガス及び窒化膜形成雰囲気ガスのうちの少なくとも一種類のガスを含む雰囲気とし、前記第２の温度を３００℃以上１３００℃未満とすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
  4. 　前記第２熱処理工程における第２の雰囲気を、還元性ガス又は還元性ガスと希ガスの混合ガスの雰囲気とし、前記第２の温度を３００℃以上９００℃未満とすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
  5. 　前記第２熱処理工程における第２の雰囲気を、酸化性ガス雰囲気とし、前記第２の温度を３００℃以上７００℃以下、もしくは、１１００℃以上１３００℃未満とすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
  6. 　前記シリコン基板を、全面がＯＳＦ領域、全面がＮ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることを特徴とする請求項１乃至請求項５のいずれか一項に記載のシリコン基板の製造方法。
  7. 　請求項１乃至請求項６のいずれか一項に記載のシリコン基板の製造方法によって製造されたシリコン基板であって、前記シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板。
     
PCT/JP2011/003188 2010-07-14 2011-06-07 シリコン基板の製造方法及びシリコン基板 WO2012008087A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/704,905 US20130093060A1 (en) 2010-07-14 2011-06-07 Method for producing silicon wafer and silicon wafer
DE112011101914T DE112011101914T5 (de) 2010-07-14 2011-06-07 Verfahren zum Herstellen eines Siliziumwafers und Siliziumwafer
CN2011800345961A CN103003927A (zh) 2010-07-14 2011-06-07 硅基板的制造方法及硅基板
KR1020137000608A KR101684873B1 (ko) 2010-07-14 2011-06-07 실리콘 기판의 제조 방법 및 실리콘 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-159550 2010-07-14
JP2010159550A JP5439305B2 (ja) 2010-07-14 2010-07-14 シリコン基板の製造方法及びシリコン基板

Publications (1)

Publication Number Publication Date
WO2012008087A1 true WO2012008087A1 (ja) 2012-01-19

Family

ID=45469107

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003188 WO2012008087A1 (ja) 2010-07-14 2011-06-07 シリコン基板の製造方法及びシリコン基板

Country Status (7)

Country Link
US (1) US20130093060A1 (ja)
JP (1) JP5439305B2 (ja)
KR (1) KR101684873B1 (ja)
CN (1) CN103003927A (ja)
DE (1) DE112011101914T5 (ja)
TW (1) TWI471940B (ja)
WO (1) WO2012008087A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114659A1 (ja) * 2011-02-24 2012-08-30 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP2013157425A (ja) * 2012-01-30 2013-08-15 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
JP6086056B2 (ja) 2013-11-26 2017-03-01 信越半導体株式会社 熱処理方法
US10177008B2 (en) * 2014-01-14 2019-01-08 Sumco Corporation Silicon wafer and method for manufacturing the same
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
KR102306730B1 (ko) 2016-12-28 2021-09-30 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP7051560B2 (ja) * 2018-04-26 2022-04-11 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
CN110717276B (zh) * 2019-10-14 2021-11-16 西北工业大学 基于工业ct扫描的异型气膜孔几何结构检测与评定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269221A (ja) * 1999-03-18 2000-09-29 Shin Etsu Handotai Co Ltd シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ
JP2003124220A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004006825A (ja) * 2003-04-18 2004-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004063685A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005123241A (ja) * 2003-10-14 2005-05-12 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011016A (en) * 1974-04-30 1977-03-08 Martin Marietta Corporation Semiconductor radiation wavelength detector
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2003224130A (ja) 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269221A (ja) * 1999-03-18 2000-09-29 Shin Etsu Handotai Co Ltd シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ
JP2003124220A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004063685A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004006825A (ja) * 2003-04-18 2004-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005123241A (ja) * 2003-10-14 2005-05-12 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114659A1 (ja) * 2011-02-24 2012-08-30 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP2012175023A (ja) * 2011-02-24 2012-09-10 Shin Etsu Handotai Co Ltd シリコン基板の製造方法及びシリコン基板
US9390905B2 (en) 2011-02-24 2016-07-12 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon substrate and silicon substrate
JP2013157425A (ja) * 2012-01-30 2013-08-15 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US9431285B2 (en) 2012-01-30 2016-08-30 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
DE112011101914T5 (de) 2013-03-28
KR101684873B1 (ko) 2016-12-09
JP5439305B2 (ja) 2014-03-12
KR20140001815A (ko) 2014-01-07
CN103003927A (zh) 2013-03-27
TW201214569A (en) 2012-04-01
TWI471940B (zh) 2015-02-01
JP2012023182A (ja) 2012-02-02
US20130093060A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
JP3994602B2 (ja) シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
JP6044660B2 (ja) シリコンウェーハの製造方法
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
JP5572569B2 (ja) シリコン基板の製造方法及びシリコン基板
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2000053497A (ja) 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11806424

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13704905

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120111019149

Country of ref document: DE

Ref document number: 112011101914

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20137000608

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11806424

Country of ref document: EP

Kind code of ref document: A1