DE19938340C1 - Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Info

Publication number
DE19938340C1
DE19938340C1 DE19938340A DE19938340A DE19938340C1 DE 19938340 C1 DE19938340 C1 DE 19938340C1 DE 19938340 A DE19938340 A DE 19938340A DE 19938340 A DE19938340 A DE 19938340A DE 19938340 C1 DE19938340 C1 DE 19938340C1
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
epitaxial layer
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19938340A
Other languages
English (en)
Inventor
Klaus Mesmann
Guido Wenski
Thomas Altmann
Martin Fuerfanger
Gerhard Heier
Wolfgang Siebert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE19938340A priority Critical patent/DE19938340C1/de
Priority to KR10-2000-0045248A priority patent/KR100394972B1/ko
Priority to JP2000240005A priority patent/JP3631949B2/ja
Priority to TW089116264A priority patent/TW529084B/zh
Application granted granted Critical
Publication of DE19938340C1 publication Critical patent/DE19938340C1/de
Priority to US10/402,171 priority patent/US6899762B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Abstract

Gegenstand der Erfindung ist eine Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material. Die Halbleiterscheibe ist dadurch gekennzeichnet, daß die epitaktische Schicht einen maximalen lokalen Ebenheitswert SGQR max von gleich oder kleiner 0,13 _m und eine maximale Dichte von 0,14 Streulichtzentren pro cm 2 aufweist, und die Vorderseite der Halbleiterscheibe vor dem Abscheiden der epitaktischen Schicht eine Oberflächenrauhigkeit von 0,05 bis 0,29 nm RMS, gemessen durch AFM auf einer 1 _m x 1 _m großen Referenzfläche besitzt. DOLLAR A Gegenstand der Erfindung ist ferner ein Verfahren zur Herstellung der Halbleiterscheibe. Das Verfahren umfaßt die folgenden Prozeßschritte: DOLLAR A (a) als einzigen Polierschritt ein gleichzeitiges Polieren der Vorderseite und der Rückseite der Halbleiterscheibe zwischen sich drehenden Poliertellern unter Zuführen eines alkalischen Poliersols, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegt, deren Dicke um 2 bis 20 _m geringer bemessen ist als die Dicke der ferig polierten Halbleiterscheibe: DOLLAR A (b) gleichzeitiges Behandeln der Vorderseite und der Rückseite der Halbleiterscheibe zwischen sich drehenden Poliertellern unter Zuführen einer Flüssigkeit, die mindestens einen mehrwertigen Alkohol mit 2 bis 6 Kohlenstoffatomen enthält, DOLLAR A (c) Reinigen und Trocknen der Halbleiterscheibe; und DOLLAR A (d) Abscheiden der epitaktischen Schicht auf ...

Description

Die Erfindung betrifft die kostengünstige Herstellung einer Halbleiterscheibe mit einer epitaktischen Beschichtung auf einer Vorderseite, die über eine verbesserte Ebenheit und eine reduzierte Anzahl von Lichtstreuzentren auf der Epitaxieschicht verfügt. Derartige Halbleiterscheiben eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm.
Eine Halbleiterscheibe, die insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm geeignet sein soll, muß eine Vielzahl besonderer Eigenschaften aufweisen. Einige dieser Eigenschaften sind beispielsweise in der 1997 National Technology Roadmap for Semiconductors (NTRS), Semiconductor Industry Association (SIA), San Jose, Table 20, S. 64-66 aufgelistet. Eine besonders wichtige Eigenschaft ist die lokale Ebenheit der Halbleiterscheibe. Die moderne Steppertechnologie verlangt optimale lokale Ebenheiten in allen Teilbereichen einer Seite der Halbleiterscheibe, ausgedrückt beispielsweise als SFQR (site front-sur­ face referenced least squares/range = Bereich der positiven und negativen Abwei­ chung von einer über Fehlerquadratminimierung definierten Vorderseite für eine Bauelementefläche definierter Dimension). Die Größe SFQRmax gibt den höchsten SFQR-Wert für alle Bauelementeflächen auf einer Halbleiterscheibe an. Eine allgemein anerkannte Faustregel besagt, daß der SFQRmax-Wert einer Halbleiterscheibe gleich oder kleiner der auf dieser Scheibe möglichen Linienbreite von darauf herzustellenden Halbleiterbauelementen sein muß. Eine Überschreitung dieses Wertes führt zu Fokussierungsproblemen des Steppers und damit zum Verlust des betreffenden Bauele­ mentes. Eine weitere wichtige Eigenschaft von Halbleiterscheiben ist die Anzahl von Lichtstreuzentren (localized light scatterers, LLS) auf der Oberfläche, auf welcher Halbleiter-Bauelemente erzeugt werden sollen; in einer gewissen Anzahl und Größe können LLS zum Ausfall der Bauelemente führen. Die endgültige Ebenheit einer Halbleiterscheibe wird in der Regel durch einen Polierprozeß erzeugt. Zur Verbesserung der Ebenheitswerte einer Halbleiterscheibe wurden Apparate und Verfahren zum gleichzeitigen Polieren von Vorder- und Rückseite der Halbleiterscheibe bereitgestellt und weiterentwickelt. Diese sogenannte Doppelseitenpolitur ist beispielsweise in der US 3,691,694 beschrieben. Gemäß einer in der EP 208 315 B1 beschriebenen Ausführungsform der Doppelseitenpolitur werden Halbleiterscheiben in Läuferscheiben aus Metall oder Kunststoff, die über geeignet dimensionierte Aussparungen verfügen, zwischen zwei rotierenden, mit einem Poliertuch belegten Poliertellern in Gegenwart eines Poliersols auf einer durch die Maschinen- und Prozeßparameter vorbestimmten Bahn bewegt und dadurch poliert. In der englischsprachigen Literatur werden diese Läuferscheiben als "carrier" bezeichnet. In der nicht vorveröffentlichten DE 199 05 737 A1 ist ein Doppelseitenpolierverfahren beschrieben, welches zu Halbleiterscheiben mit verbesserter Ebenheit vor allem im Randbereich führt; dabei kommen Läuferscheiben zum Einsatz, deren Dicke so bemessen ist, daß die Enddicke der fertig polierten Scheiben nur um 2 bis 20 µm größer ist als die Läuferscheibendicke. In der EP-887 152 A2 ist eine für die Doppelseitenpolitur geeignete Läuferscheibe beschrieben.
Einkristalline Halbleiterscheiben mit einer einkristallin aufgewachsenen Schicht derselben Kristallorientierung, einer sogenannten Epitaxie- oder epitaktisch aufgewachsenen Schicht, auf welcher Halbleiter-Bauelemente aufgebracht werden, beispielsweise eine Siliciumscheibe mit einer Siliciumschicht, weisen gegenüber Halbleiterscheiben aus einem homogenen Material gewisse Vorteile auf. In erster Linie ist dabei das sogenannte Latch-up-Problem zu nennen, das beispielsweise in bipolaren CMOS-Schaltkreisen auf homogenem Material auftreten und zu Spannungen in den bipolaren Transistoren führen kann, die eine Ladungsumkehr ermöglichen und einen Kurzschluß des betreffenden Bauelementes bewirken können. Dem Fachmann ist be­ kannt, daß dieses Latch-up-Problem effektiv durch den Einsatz einer epitaxierten Halbleiterscheibe aus einer hochdotierten Substratscheibe (niedriger elektrischer Widerstand) und einer niedrig dotierten Epitaxieschicht (hoher Widerstand) verhindert werden kann, was gleichzeitig eine erwünschte Getterwirkung des Sub­ strates bewirkt und außerdem den Flächenverbrauch des Bauele­ mentes senkt. Darüber hinaus weisen epitaxierte Oberflächen ei­ ne im Vergleich mit polierten Halbleiterscheiben niedrigere De­ fektdichte, ausgedrückt als LLS, die beispielsweise sogenannte COPs (crystal-originated particles) sein können, auf, was in der Regel zu einer höheren Ausbeute an intakten Halbleiter- Bauelementen führt. Weiterhin besitzen Epitaxieschichten keinen nenneswerten Sauerstoffgehalt, womit das Risiko von potentiell Schaltkreis-zerstörenden Sauerstoffpräzipitaten in Bauelemente­ relevanten Bereichen ausgeschlossen ist.
Nach dem Stand der Technik werden epitaxierte Halbleiterschei­ ben aus geeigneten Vorprodukten durch die Prozeßfolge Abtrags­ polieren - Endpolieren - Reinigen - Epitaxie hergestellt, wobei die Oberflächenrauhigkeit nach dem Abtragspolieren, gemessen mit dem Atomic-Force-Microscope-Verfahren (AFM) in einem Be­ reich von 1 µm × 1 µm, je nach Prozeßführung etwa 0,5 bis 3 nm RMS (root-mean-square) und nach dem Endpolieren etwa 0,05 bis 0,2 nm RMS beträgt. Ebenfalls bekannt sind drei- oder vier­ stufige Polierprozesse, bei denen die Rauhigkeit sukzessiv ab­ gesenkt wird. In der EP 684 634 A2 ist eine Vorgehensvariante beschrieben, bei welcher im Abtragspolier­ schritt nacheinander zwei verschiedene Poliersole unterschied­ licher Körnung zugeführt werden, bevor die Halbleiterscheiben einem Endpoliturschritt unterzogen werden. Nachteil mehrstufi­ ger Polierverfahren ist, daß mit jedem zusätzlichen Schritt die Herstellkosten der Halbleiterscheiben ansteigen.
In der EP 711 854 A1 ist ein Verfahren zur Her­ stellung einer epitaxierten Scheibe beschrieben, indem eine ge­ sägt-geläppt-geätzte Siliciumscheibe abtragspoliert wird, wobei sich eine Oberflächenrauhigkeit von 0,3 bis 1,2 nm RMS (AFM, 1 µm × 1 µm) einstellt, und zur Kostensenkung ohne Durchführung eines glättenden Endpolierschrittes eine epitaktische Silicium­ schicht abgeschieden wird. Zwar ist die so hergestellte Epita­ xieschicht einer unter vorheriger Anwendung eines Endpolier­ schrittes konventionell hergestellten Epitaxieschicht in ihren elektrischen Eigenschaften vergleichbar, jedoch führt der durch die relativ hohe Ausgangsrauhigkeit verursachte Anstieg an Lichtstreuzentren auf der epitaxierten Oberfläche potentiell zum vermehrten Ausfall von auf diesen Scheiben hergestellten Bauelementen.
Es war daher die Aufgabe gestellt, ein Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe bereitzustellen, die insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm geeignet ist und die erwähnten Nachteile hinsichtlich der Anzahl an Lichtstreuzentren auf der epitaxierten Oberfläche nicht aufweist, und die durch ein kostengünstiges Herstellungsverfahren zugänglich ist. Ferner sollten die weiteren Eigenschaften der epitaxierten Halb­ leiterscheibe mindestens genau so gut sein wie die von nach dem Stand der Technik hergestellten epitaxierten Halbleiterscheiben.
Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material, das folgende Prozeßschritte umfaßt:
  • a) als einzigen Polierschritt ein gleichzeitiges Polieren der Vorderseite und der Rücksei­ te der Halbleiterscheibe zwischen sich drehenden Poliertellern unter Zuführen eines alkalischen Poliersols, wobei die Halbleiterscheibe in einer Aussparung einer Läufer­ scheibe liegt, deren Dicke um 2 bis 20 µm geringer bemessen ist als die Dicke der fertig polierten Halbleiter­ scheibe;
  • b) gleichzeitiges Behandeln der Vorderseite und der Rückseite der Halbleiterscheibe zwischen sich drehenden Poliertellern un­ ter Zuführen einer Flüssigkeit, die mindestens einen mehrwerti­ gen Alkohol mit 2 bis 6 Kohlenstoffatomen enthält,
  • c) Reinigen und Trocknen der Halbleiterscheibe; und
  • d) Abscheiden der epitaktischen Schicht auf der Vorderseite der gemäß der Schritte (a) bis (c) hergestellten Halbleiter­ scheibe.
Wesentliches Merkmal der Erfindung ist es, daß durch gleichzei­ tiges Polieren einer Vorderseite und einer Rückseite einer Halbleiterscheibe in einem einzigen Polierschritt, gefolgt von der Zuführung einer mindestens einen mehrwertigen Alkohol mit 2 bis 6 Kohlenstoffatomen enthaltenden wäßrigen Flüssigkeit eine Halbleiterscheibe mit hoher Ebenheit und niedriger Rauhigkeit erzeugt wird. Das Verfahren kommt ohne die Durchführung eines kostenintensiven und die Geometrie der Halbleiterscheibe ver­ schlechternden Endpolierschrittes aus und führt zu einer epi­ taktisch beschichteten Halbleiterscheibe mit einer sehr de­ fektarmen Oberfläche.
Ausgangsprodukt des Verfahrens ist eine Halbleiterscheibe, die auf bekannte Weise von einem Kristall abgetrennt wurde, bei­ spielsweise von einem abgelängten und rundgeschliffenen Einkri­ stall aus Silicium, und deren Vorder- und/oder Rückseite mit­ tels eines Oberflächenschleifschrittes bearbeitet wurde. Falls dies gewünscht wird, kann der Kristall mit einem oder mehreren Orientierungsmerkmalen zur Indentifizierung der Kristallachsen versehen werden, beispielweise einem Notch und/oder einem Flat. Ebenso kann die Kante der Halbleiterscheibe an einer geeigneten Stelle in der Prozeßkette mittels einer geeignet profilierten Schleifscheibe verrundet werden. Außerdem besteht die Möglich­ keit, daß die Oberfläche der Halbleiterscheibe nach dem Schleifschritt geätzt wird.
Endprodukt des Verfahrens ist eine mindestens auf der Vorder­ seite epitaxierte Halbleiterscheibe, die den Anforderungen an epitaxierte Halbleiterscheiben als Ausgangsmaterial für Halb­ leiterbauelemente-Prozesse mit Linienbreiten gleich oder klei­ ner 0,13 µm genügt und aufgrund hoher Ausbeuten und Wegfall des Endpolierschrittes den nach dem Stand der Technik hergestellten Halbleiterscheiben bezüglich ihrer Herstellkosten überlegen ist.
Das erfindungsgemäße Verfahren kann prinzipiell zur Herstellung eines scheibenförmigen Körpers eingesetzt werden, der aus einem Material besteht, welches mit dem eingesetzten chemo-mechani­ schen Doppelseiten-Polierverfahren bearbeitet und epitaxiert werden kann. Silicium in einkristalliner Form mit einer Kri­ stallorientierung (100), (110) oder (111), beispielsweise kri­ stallisiert durch einen Czochralski- oder einen Zonenzieh­ prozeß, ist bevorzugt. Das Silicium enthält dabei eine gewisse Menge an Dotierstoff, wobei man zwischen Dotierstoffen aus der 3. Hauptgruppe des Periodensystems der Elemente, beispielsweise Bor, die zu Material vom p-Typ führen, und Elementen der 5. Hauptgruppe, beispielsweise Phosphor, Arsen oder Antimon, die zu Material vom n-Typ führen, unterscheidet. Silicium oder Si­ licium/Germanium ist als Material für die epitaktische Be­ schichtung bevorzugt. Die epitaktische Beschichtung beispiels­ weise aus Silicium unterscheidet sich durch ihren Dotierstoff­ gehalt in ihren elektrischen Eigenschaften in der Regel von de­ nen der Halbleiterscheibe, was in der Konstruktion der inte­ grierten Halbleiter-Bauelemente ausgenutzt wird; dies ist je­ doch nicht zwingend erforderlich. Außerdem könnte im Hinblick auf die geplante Verwendung der erfindungsgemäßen epitaxierten Halbleiterscheibe gewünscht sein, eine Epitaxieschicht ohne jeglichen Dotierstoffgehalt aufzuwachsen, was ebenfalls prob­ lemlos möglich ist. Im Rahmen der Erfindung sind Silicium­ scheiben mit einer epitaktischen Beschichtung aus Silicium be­ sonders bevorzugt, wobei Siliciumscheibe und Epitaxieschicht entweder beide vom p-Typ oder beide vom n-Typ sind.
Das Verfahren eignet sich besonders zur Herstellung von Silici­ umscheiben mit Durchmessern von insbesondere 200 mm, 300 mm, 400 mm und 450 mm und Dicken von wenigen 100 µm bis einigen cm, bevorzugt von 400 µm bis 1200 µm. Die epitaxierten Halbleiter­ scheiben können entweder direkt als Ausgangsmaterial für die Herstellung von Halbleiterbauelementen eingesetzt werden oder nach Aufbringen von Rückseitenversiegelungen oder weiterer Be­ handlung der Rückseite durch Schleifen, Ätzen, Polieren etc. jeweils nach dem Stand der Technik ihrem Bestimmungszweck zuge­ führt werden. Neben der Herstellung von Scheiben aus einem ho­ mogenen Material kann die Erfindung natürlich auch zur Herstel­ lung von mehrschichtig aufgebauten Halbleitersubstraten wie SOI-Scheiben (silicon-on-insulator) und sogenannten "bonded wa­ fers" eingesetzt werden, obwohl hierbei der Kostenvorteil ver­ loren gehen kann.
Die weitere Beschreibung des Verfahrens erfolgt am Beispiel der Herstellung einer Siliciumscheibe mit einer epitaktischen Be­ schichtung der Vorderseite mit Silicium.
Prinzipiell ist es möglich, eine bespielsweise durch ein Innen­ loch- oder Drahtsägeverfahren gesägte Siliciumscheibe direkt dem erfindungsgemäßen Prozeß zu unterziehen. Es ist jedoch sinnvoll und daher bevorzugt, die scharf begrenzte und daher mechanisch sehr empfindliche Scheibenkante mit Hilfe einer ge­ eignet profilierten Schleifscheibe zu verrunden. Weiterhin ist es zwecks Verbesserung der Geometrie und teilweisem Abtrag der zerstörten Kristallschichten möglich, die Siliciumscheibe einem mechanischen Abtragsschritt wie Läppen oder Schleifen zu unter­ ziehen, um den Materialabtrag im Polierschritt zu reduzieren. Bevorzugt ist, die Siliciumscheibe einem Oberflächen- Schleifschritt zu unterziehen, wobei entweder eine Seite ge­ schliffen wird oder beide Seiten sequentiell oder beide Seiten gleichzeitig geschliffen werden. Zum Entfernen des in den me­ chanischen Prozeßschritten zwangsläufig erzeugten Damage der Scheibenobenfläche und -kante und zum Entfernen von gegebenen­ falls vorhandenen Verunreinigungen kann an dieser Stelle ein Ätzschritt folgen. Dieser Ätzschritt kann entweder als naßche­ mische Behandlung der Siliciumscheibe in einer alkalischen oder sauren Ätzmischung oder als Plasmabehandlung ausgeführt werden. Ein saurer Ätzschritt in einer Mischung aus konzentrierter wäß­ riger Salpetersäure und konzentrierter wäßriger Flußsäure gemäß der in der nicht vorveröffentlichten deutschen Patentschrift mit der Nummer DE 198 33 257 C1 beanspruchten Ausführungsform ist bevorzugt.
Ein besonders bevorzugtes Ausgangsmaterial für die erfindungs­ gemäße Prozeßfolge sind Halbleiterscheiben aus Silicium mit ei­ nem Durchmesser von gleich oder größer 200 mm, hergestellt durch Sägen eines Silicium-Einkristalls, gefolgt von Kantenver­ runden, sequentiellem Oberflächenschleifen beider Scheibensei­ ten unter Abtrag von 10 µm bis 100 µm Silicium pro Seite und naßchemischem Ätzen in einer sauren Ätzmischung unter Abtrag von 5 µm bis 50 µm Silicium pro Scheibenseite.
Schritt (a) der erfindungsgemäßen Prozeßfolge
Ein für die Herstellung der erfindungsgemäßen epitaxierten Halbleiterscheiben geeigneter Polierprozeß ist beispielsweise in der nicht vorveröffentlichten deutschen Offenlegungsschrift mit der Nummer DE 199 05 737 A1 beschrieben. Zur Durchführung kann eine handelsübliche Doppelseitenpoliermaschine geeigneter Größe, z. B. eine Ma­ schine das Typs AC2000 von Fa. Peter Wolters, verwendet werden. Die Poliermaschine besteht im wesentlichen aus einem frei hori­ zontal drehbaren unteren Polierteller und einem frei horizontal drehbaren oberen Polierteller, die beide mit jeweils einem Po­ liertuch bedeckt sind, und erlaubt unter kontinuierlicher Zu­ führung eines alkalischen Poliersols geeigneter chemischer Zu­ sammensetzung das beidseitige abtragende Polieren von Halb­ leiterscheiben, in diesem Falle von Siliciumscheiben. In der Regel wird aus Kostengründen eine Vielzahl von Siliciumscheiben gleichzeitig poliert. Die Siliciumscheiben werden dabei durch Läuferscheiben, die über ausreichend dimensionierte Aussparun­ gen zur Aufnahme der Siliciumscheiben verfügen, während des Po­ lierens auf einer durch Maschinen- und Prozeßparameter bestimm­ ten geometrischen Bahn gehalten. Die Läuferscheiben sind mit einer Verzahnung mit der Poliermaschine über einen sich drehen­ den inneren und einen sich in der Regel gegenläufig drehenden äußeren Stift- oder Zahnkranz in Kontakt und werden dadurch in eine rotierende Bewegung zwischen den beiden Poliertellern ver­ setzt. Besonders bevorzugt ist der gleichzeitige Einsatz von vier bis sechs Läuferscheiben, die mit jeweils mindestens drei in gleichen Abständen auf einer kreisförmigen Bahn angeordneten Siliciumscheiben belegt sind.
Grundsätzlich können die Läuferscheiben beispielsweise aus Me­ tall, Kunststoff, faserverstärktem Kunststoff oder kunststoff­ beschichtetem Metall gefertigt sein. Läuferscheiben aus Stahl oder aus faserverstärktem Kunststoff sind bevorzugt; Läufer­ scheiben aus rostfreiem Chromstahl sind besonders bevorzugt.
Die Läuferscheiben besitzen eine oder mehrere Aussparungen be­ vorzugt in Kreisform zur Aufnahme von einer oder mehrerer Sili­ ciumscheiben. Um eine freie Beweglichkeit der Siliciumscheibe in der rotierenden Läuferscheibe zu gewährleisten, muß die Aus­ sparung geringfügig größer im Durchmesser sein als die zu po­ lierenden Siliciumscheiben. Zur Verhinderung einer Beschädigung der Scheibenkante während des Polierens durch die Innenkante der Aussparung in der Läuferscheibe ist es sinnvoll, die Innen­ seite der Aussparungen mit einer Kunststoffbeschichtung von gleicher Dicke wie die Läuferscheibe auszukleiden, beispiels­ weise aus Polyamid, Polyethylen, Polypropylen oder Poly­ vinylidendifluorid. Die Dicke der Läuferscheiben sollte so be­ messen sein, daß die Enddicke der polierten Scheiben bevorzugt um 2 bis 20 µm größer ist als die Läuferscheibendicke. Der Si­ liciumabtrag durch den Polierschritt beträgt 5 bis 100 µm, be­ vorzugt 10 µm bis 50 µm.
Im Rahmen der hinsichtlich der Dickenverhältnisse gemachten Ausführungen wird der Polierschritt bevorzugt in der dem Fach­ mann bekannten Art und Weise durchgeführt. Bevorzugt wird mit 5 einem handelsüblichen Polyurethan-Poliertuch einer Härte von 40 bis 120 (Shore A) poliert. Besonders bevorzugt sind Polyure­ thantücher mit eingearbeiteten Polyethylenfasern in einem Här­ tebereich von 60 bis 90 (Shore A). Im Falle der Politur von Si­ liciumscheiben empfiehlt sich die kontinuierliche Zuführung ei­ nes Poliersols mit einem pH-Wert von bevorzugt 9 bis 12, beson­ ders bevorzugt 10 bis 11, aus bevorzugt 1 bis 10 Gew.-%, beson­ ders bevorzugt 1 bis 5 Gew.-% SiO2 in Wasser, unter Zusatz von anorganischen Basen, wie Natriumhydroxid und Kaliumhydroxid, und/oder alkalischen Salzen, wie Kaliumcarbonat, und/oder orga­ nischen Basen, wie Tetramethylammoniumhydroxid. Der Polierdruck beträgt bevorzugt 0,05 bis 0,5 bar, besonders bevorzugt 0,1 bis 0,3 bar.
Schritt (b) der erfindungsgemäßen Prozeßfolge
Nach Beendigung des Polierschrittes (a) muß die chemisch sehr reaktive hydrophobe Scheibenoberfläche passiviert werden. Im Rahmen der Erfindung gelingt dies durch Zuführung einer wäßri­ gen Flüssigkeit, die mindestens einen mehrwertigen Alkohol mit 2 bis 6 Kohlenstoffatomen enthält und als Stoppmittel wirkt. Die Zuführung der Flüssigkeit ersetzt die Zuführung des weiter oben beschriebenen Poliermittels, ohne daß die Poliermaschine geöffnet wird, wodurch ein gleichzeitiges Behandeln von Vorder­ seite und Rückseite der Halbleiterscheibe zwischen den sich drehenden Poliertellern mit diesem Stoppmittel stattfindet, oh­ ne daß eine zwischenzeitliche Exposition der reaktiven Schei­ benoberfläche gegenüber Luftsauerstoff stattfindet. Es hat sich zur Reduktion von Friktionskräften als sinnvoll erwiesen, dabei den Druck auf 0,02 bis 0,10 bar zu reduzieren, was daher bevor­ zugt ist. Eine kurzzeitige Zuführung von Wasser zwischen der Zuführung von Poliermittel und Stoppmittel ist möglich, bringt jedoch keine nennenswerten Vorteile mit sich.
Als mehrwertiger Alkohol mit 2 bis 6 Kohlenstoffatomen kommen handelsübliche Substanzen in Betracht, die in für die Herstel­ lung von Halbleiterscheiben ausreichender Reinheit erhältlich und mit Wasser mischbar sind. Bevorzugt werden Ethylenglykol (Ethandiol-1,2), Propylenglykole (Propandiol-1,2 und -1,3), Bu­ tylenglykole (Butandiol-1,3 und -1,4) und Glycerin (Propantri­ ol-1,2,3) in Konzentrationen von 0,1 bis 10 Vol-% eingesetzt. Propylenglykole und Glycerin in Konzentrationen von 0,3 bis 3 Vol-% sind besonders bevorzugt. Das Stoppmittel kann außerdem kurzkettige einwertige Alkohole, wie i-Propanol und n-Butanol, in Konzentrationen von 0,1 bis 2 Vol-% enthalten. Daneben ist die Zugabe geringer Mengen an Oligo- und Polymeralkoholen, bei­ spielsweise höhere Ethylenglykole, Polyvinylalkohole oder Poly­ etherpolyole, sowie Tensiden möglich. Die Zugabe stark saurer oder stark alkalischer Komponenten ist nicht wünschenswert, da sich im ersteren Falle durch unkontrollierte pH-Wert-Änderungen Siliciumdioxid-Partikel bilden können, die zu verkratzten Scheibenoberflächen führen, während im letzteren Falle Ätz­ flecken auf der Scheibenoberfläche die Folge sein können.
Schritt (c) der erfindungsgemäßen Prozeßfolge
Nach dem Stoppschritt (b) werden die Siliciumscheiben von der Poliermaschine entfernt und einer Reinigung und Trocknung nach dem Stand der Technik unterzogen. Die Reinigung kann entweder als Batchverfahren unter gleichzeitiger Reinigung einer Viel­ zahl von Scheiben in Bädern oder mit Sprühverfahren oder auch als Einzelscheibenprozeß ausgeführt werden. Im Rahmen der Er­ findung bevorzugt ist eine Badreinigung unter gleichzeitiger Reinigung aller Scheiben aus einem Poliervorgang, beispielswei­ se in der Sequenz wäßrige Flußsäure - Reinstwasser - Tetrame­ thylammoniumhydroxid (TMAH)/Hydrogenperoxid (H2O2) - Reinstwas­ ser, wobei eine Megaschallunterstützung im TMAH/H2O2-Bad zur verbesserten Partikelentfernung von Vorteil ist. Zur flecken­ freien Trocknung sind am Markt Geräte erhältlich, die bei­ spielsweise nach dem Schleudertrocknungs-, Heißwasser-, Maran­ goni- oder HF/Ozon-Prinzip arbeiten und alle gleichermaßen be­ vorzugt sind. Die so erhaltenen doppelseitenpolierten Scheiben sind trocken, hydrophil und frei von Flecken, Kratzern und wei­ teren unter gebündeltem Licht sichtbaren Fehlern und weisen - je nach gewählten Polierbedingungen und -medien - gemäß AFM- Messungen (1 µm × 1 µm) eine Rauhigkeit zwischen 0,05 und 0,29 nm RMS auf. Messungen auf einem handelsüblichen, beispielsweise kapazitiv oder optisch arbeitenden Geometriemeßgerät zeigen für Bauelementeflächen von 25 mm × 25 mm lokale Geometriewerte SFQRmax von gleich oder kleiner als 0,13 µm an.
Schritt (d) der erfindungsgemäßen Prozeßfolge
Die gemäß der Schritte (a) bis (c) behandelten Siliciumscheiben werden nun nach Stan­ dardverfahren mit einer epitaktischen Siliciumschicht mindestens auf der Vorderseite versehen. Dies geschieht bevorzugt nach dem CVD-Verfahren (chemical vapor deposi­ tion), indem Silane, beispielsweise Silan, SiH4, Dichlorsilan, SiH2Cl2, oder Trichlorsilan, SiHCl3, zur Scheibenoberfläche geführt werden, sich dort bei Temperaturen zwischen 900°C und 1250°C zu elementarem Silicium und flüchtigen Nebenprodukten zersetzen und eine epitaktische, das heißt einkristalline, kristallographisch an der Halbleiterschei­ be orientiert aufgewachsene Siliciumschicht bilden. Dabei wird bevorzugt das in der Natur vorkommende Si-Isotopengemisch verwendet. Es ist jedoch im Rahmen der Er­ findung ebenfalls möglich, künstlich veränderte Si-Isotopengemische oder Si- Reinisotope einzusetzen. Bevorzugt werden Siliciumschichten mit einer Dicke zwischen 0,3 µm and 10 µm epitaktisch aufgewachsen. Die Epitaxieschicht kann undotiert oder gezielt beispielsweise mit Bor, Phosphor, Arsen oder Antimon dotiert sein, um den Lei­ tungstyp und die gewünschte Leitfähigkeit einzustellen.
Nach Durchführung der epitaktischen Beschichtung mindestens der Vorderseite der be­ sonders bevorzugt aus Silicium bestehenden Halbleiterscheibe besonders bevorzugt mit Silicium liegt eine Halbleiterscheibe vor, die eine hydrophobe Oberfläche besitzt und in dieser Form einer Weiterverarbeitung zur Herstellung integrierter Bauelemente zuge­ führt werden kann. Es ist jedoch möglich, wenn auch im Rahmen der Erfindung nicht zwingend notwendig, die Scheibenoberfläche zum Schutz vor Kontaminationen zu hyd­ rophilieren, das heißt, sie mit einer dünnen Oxidschicht zu überziehen, beispielsweise einer Oxidschicht einer Dicke von etwa 1 nm, die dem Fachmann als "native oxide" be­ kannt ist. Dies kann prinzipiell auf zwei verschiedene Arten geschehen: Zum einen kann die Oberfläche der epitaxierten Halbleiterscheibe mit einem oxidativ wirkenden Gas, beispielsweise Ozon, behandelt werden, was in der Epitaxiekammer selbst oder in einer separaten Anlage durchgeführt werden kann. Zum anderen ist eine Hydrophilierung in einer Badanlage mit einer Badse­ quenz vom RCA-Typ, gefolgt von einer Trocknung der Scheiben, möglich.
Nach Durchführung der erfindungsgemäßen Prozeßsequenz (a) bis (d) liegen mindestens auf der Vorderseite epitaxierte Halblei­ terscheiben mit einer schleierfreien Oberfläche vor, die vor ihrer weiteren Weiterverarbeitung zur Herstellung von Halblei­ ter-Bauelementen einer Charaktersisierung ihrer Eigenschaften zugeführt werden können. Messungen auf einem handelsüblichen, beispielsweise kapazitiv oder optisch arbeitenden Geometriemeß­ gerät zeigen für Bauelementeflächen von 25 mm × 25 mm lokale Geometriewerte SFQRmax von gleich oder kleiner als 0,13 µm an. Messungen mit einem auf Laserbasis arbeitenden optischen Ober­ flächeninspektionsgerät zeigen eine maximale Dichte von 0,14 Streulichtzentren pro cm2 epitaxierter Scheibenoberfläche.
Falls notwendig, kann an einer geeigneten Stelle der Prozeß­ kette eine Laserbeschriftung zur Scheibenidentifizierung und/ oder ein Kantenpolierschritt eingefügt werden, zum Beispiel vor oder nach dem Schleifen im Falle der Lasermarkierung sowie vor, im oder nach der Doppelseitenpolitur im Falle des Kantenpolie­ rens. Eine Reihe weiterer, für bestimmte Produkte erforderliche Prozeßschritte wie beispielsweise die Aufbringung von Rücksei­ tenbeschichtungen aus Polysilicium, Siliciumdioxid und/oder Si­ liciumnitrid läßt sich ebenfalls nach dem Fachmann bekannten Verfahren an den geeigneten Stellen in die Prozeßkette einbau­ en. Es kann darüber hinaus auch zweckmäßig sein, die Halblei­ terscheibe vor oder nach einzelnen Prozeßschritten einer Batch- oder Einzelscheibenreinigung nach dem Stand der Technik zu un­ terziehen.
Hinsichtlich der weiteren üblicherweise zur Scheibencharakte­ risierung herangezogenen, dem Fachmann wohlbekannten Parameter wie beispielsweise Metallkontamination der Scheibenoberfläche und Minoritätsladungsträger-Lebensdauer sowie nanotopologische Eigenschaften weist eine erfindungsgemäß hergestellte epita­ xierte Halbleiterscheibe keine Nachteile gegenüber einer epita­ xierten Halbleiterscheibe auf, die nach dem Stand der Technik unter Anwendung eines Endpolierschrittes vor der Abscheidung der Epitaxieschicht hergestellt wird.
Eine erfindungsgemäß hergestellte epitaxierte Halbleiterschei­ be, insbesondere eine Siliciumscheibe mit einer epitaktischen Siliciumbeschichtung, erfüllt die Anforderungen für die Her­ stellung von Halbleiterbauelementen mit Linienbreiten gleich oder kleiner 0,13 µm. Das erfindungsgemäße Verfahren hat sich als optimale Lösung zur Herstellung von epitaxierten Silicium­ scheiben mit den geschilderten Merkmalen erwiesen. An das Aus­ gangsprodukt werden minimale Geometrieanforderungen gestellt, was die Anforderungen an die Vorprozesse reduziert. Die im er­ findungsgemäßen Schritt erzielte gute Geometrie tritt schon nach relativ geringen Materialabträgen und durch die erhöhte Prozeßsicherheit, gepaart mit einem verringerten Bruchrisiko, in sehr hohen Ausbeuten auf, ohne daß kostenintensive Schritte zur lokalen Geometriekorrektur beispielsweise durch Plasmaätzen notwendig sind, und bleibt durch die entfallende Notwendigkeit der Durchführung eines Endpolierschrittes auch am erfindungs­ gemäßen Endprodukt voll erhalten. Überraschend und nicht zu er­ warten ist, daß die erfindungsgemäße Prozeßsequenz zu einem Produkt führt, das in seinen Eigenschaften nicht nur nach dem Stand der Technik hergestellten Halbleiterscheiben überlegen ist, sondern gleichzeitig gegenüber diesen im Hinblick auf sei­ ne Herstellkosten durch Verzicht auf einen Endpolierschritt si­ gnifikante Vorteile aufweist.
Alle im folgenden aufgeführten Beispiele und Vergleichsbeispie­ le betreffen die Herstellung von Siliciumscheiben mit einem Durchmesser von (300 ± 0,2) mm, einem Sauerstoffgehalt von (6 ± 1) . 1017 Atomen/cm3 und einer Bor-Dotierung, die zu einem Wi­ derstand im Bereich von 5 bis 20 mΩ.cm führt, und die eine epi­ taktische Siliciumschicht auf der Vorderseite mit einer Bor- Dotierung, die zu einem Widerstand im Bereich von 1 bis 10 Ω.cm führt, besitzen. Die dazu benötigten Einkristalle wurden nach dem Stand der Technik gezogen, abgelängt, rundgeschliffen und auf einer handelsüblichen Drahtsäge in Scheiben mit einer auf das Endprodukt zugeschnittenen Dicke zersägt. Nach dem Verrun­ den der Kanten folgte auf einer Rotationsschleifmaschine ein Oberflächen-Schleifschritt mit Diamanten der Körnung 600 Mesh, wobei nacheinander von der Scheibenvorder- und -rückseite je 30 µm Silicium abgetragen wurden. Daran schloß sich ein saurer Ätzschritt nach dem Strömungsätzverfahren an, wobei durch Ein­ tauchen der sich drehenden Scheiben in eine Mischung aus 90 Gew.-% konzentrierter Salpetersäure (70 Gew.-% in wäßriger Lö­ sung), 10 Gew.-% konzentrierter Flußsäure (50 Gew.-% in wäßri­ ger Lösung) und 0,1 Gew.-% Ammoniumlaurylsulfat pro Scheiben­ seite gleichzeitig je 10 µm Silicium abgetragen wurde. Die Ätz­ mischung war auf (20 ± 1)°C temperiert und wurde mit Stick­ stoffgas durchströmt.
Beispiel
Für dieses Beispiel standen 300-mm-Siliciumscheiben mit geätz­ ter Oberfläche und einer Dicke von 815 µm zur Verfügung. Außer­ dem standen fünf Läuferscheiben aus rostfreiem Chromstahl mit geläppter Oberfläche und einer Dicke von 770 µm zur Verfügung, die über jeweils drei kreisförmige, in gleichen Abständen auf einer Kreisbahn angeordnete, mit Polyamid ausgekleidete Aus­ sparungen vom Innendurchmesser 301 mm verfügten und die gleich­ zeitige Politur von 15 300-mm-Siliciumscheiben auf einer Dop­ pelseitenpoliermaschine des Typs AC2000 von Fa. Peter Wolters ermöglichten.
Schritt (a): Der Doppelseitenpolierschritt wurde mit einem han­ delsüblichen, mit Polyethylenfasern verstärkten Polyurethan- Poliertuch SUBA500 von Fa. Rodel mit der Härte 74 (Shore A), welches jeweils auf dem oberen und dem unteren Polierteller aufgeklebt war, unter Verwendung eines Poliersols des Typs Le­ vasil 200 von Fa. Bayer mit einem SiO2-Feststoffgehalt von 3 Gew.-% und einem durch Kaliumcarbonat- und Kaliumhydroxidzu­ gaben auf einen auf 10,5 eingestellten pH-Wert unter einem An­ preßdruck von 0,15 bar durchgeführt. Die Politur erfolgte bei einer Temperatur des oberen und des unteren Poliertellers von jeweils 40°C und führte zu einer Abtragsrate von 0,60 µm/min.
Schritt (b): Die Zuführung des Poliermittel wurde nach Errei­ chen einer Dicke der polierten Scheiben von 775 µm beendet und für einen Zeitraum von 3 min durch die Zuführung eines Stopp­ mittels ersetzt, welches aus einer wäßrigen Lösung von 1 Vol-% Glycerin, 1 Vol-% n-Butanol und 0,07 Vol-% eines handelsübli­ chen Tensids mit dem Markennamen Silapur (Zubereitung auf der Basis von Alkylbenzolsulfonsäure und Aminethoxylat; Hersteller Fa. ICB) ersetzt, wobei unterer Polierteller, oberer Polier­ teller und Läuferscheiben weiter bewegt wurden und der Druck auf 0,05 bar reduziert wurde.
Schritt (c): Die polierten Siliciumscheiben wurden aus der Po­ liermaschine entfernt und in einer Batch-Reinigungsanlage mit der Badsequenz wäßrige Flußsäure - Reinstwasser - TMAH/H2O2/Me­ gaschall - Reinstwasser gereinigt und in einem mit i-Propanol nach dem Marangoniprinzip arbeitenden handelsüblichen Trockner getrocknet. Die Scheiben wiesen eine Oberflächenrauhigkeit von 0,24 nm RMS (AFM, 1 µm × 1 µm) auf.
Schritt (d): Die gereinigt/getrockneten polierten Silicium­ scheiben wurden in einem Epitaxiereaktor des Typs Centura HT308 der Fa. Applied Materials auf der Vorderseite mit einer epi­ taktisch aufgewachsenen Siliciumschicht versehen, wobei als Si­ liciumkomponente SiHCl3 zum Einsatz kam und der Widerstand durch Dotierung mit Diboran, B2H6, eingestellt wurde. Bei einer Reaktorkammertemperatur von 1090°C wurde bei einer Abscheide­ rate von 3 µm/min eine Schicht der Dicke 2,8 µm abgeschieden.
Charakterisierung der epitaxierten Siliciumscheiben
Die mit Silicium auf der Vorderseite epitaxierten Silicium­ scheiben wurden in einer Badanlage nach dem Stand der Technik hydrophiliert und getrocknet und auf einem nach dem Laserprin­ zip arbeitenden Oberflächeninspektionsgerät des Typs SP1 der Fa. KLA-Tencor hinsichtlich ihrer Defekte auf der epitaxierten Vorderseite charakterisiert; für die Gesamtzahl der LLS-Defekte gleich oder größer 0,12 µm ergab sich im DWN-Kanal ("dark field wide") ein Mittelwert von 51 ± 20, entsprechend (0,07 ± 0,03) LLS/­ cm2. Anschließend wurden die Scheiben auf einem nach dem kapa­ zitiven Prinzip arbeitenden Geometriemeßgerät des Typs AFS der Fa. ADE mit 3 mm Randausschluß hinsichtlich ihrer lokalen Geo­ metrie gemessen; für die SFQRmax-Werte (Raster 25 mm × 25 mm) ergab sich ein Mittelwert von (0,10 ± 0,01) µm.
Vergleichsbeispiel 1
Es wurde vorgegangen wie in Beispiel 1 beschrieben mit der Aus­ nahme, daß während des Stoppschrittes anstelle der beschriebe­ nen Flüssigkeit auf Glycerinbasis eine Mischung aus 3 Gew.-% Levasil 200 und 1 Vol-% n-Butanol in Wasser eingesetzt wurde. Die polierten Scheiben wiesen nach Reinigung und Trocknung eine Rauhigkeit von 0,55 nm RMS (AFM, 1 µm × 1 µm) auf. Nach epitak­ tischer Beschichtung und Hydrophilierung wurde auf der Vorder­ seite ein Mittelwert der LLS-Defekte gleich oder größer 0,12 µm im DWN-Kanal von 368 ± 124, entsprechend (0,52 ± 0,18) LLS/cm2, und ein SFQRmax-Mittelwert von (0,10 ± 0,01) µm bestimmt.
Vergleichsbeispiel 2
Es wurde vorgegangen wie in Vergleichsbeispiel 1 beschrieben mit dem Unterschied, daß vor der Durchführung der epitaktischen Beschichtung ein Endpolierschritt auf der Scheibenvorderseite nach dem Stand der Technik eingefügt wurde. Dabei kam ein wei­ ches Polyurethan-Poliertuch und eine wäßrige Suspension des Po­ liermittels Typ Glanzox 3900 von Fa. Fujimi mit einem SiO2- Feststoffgehalt von 2 Gew.-% und einem pH-Wert von 10 zum Ein­ satz; nach Abtrag von 0,5 µm Silicium bei einem Anpreßdruck von 0,15 bar wurden die Scheiben nach dem RCA-Verfahren gereinigt und mit Hilfe eines eines Marangonitrockners getrocknet. Die Rauhigkeit der endpolierten Vorderseite betrug 0,09 nm RMS (AFM, 1 µm × 1 µm). Nach epitaktischer Siliciumabscheidung auf der endpolierten Vorderseite wurden folgende Meßwerte erhalten: Mittelwert LLS-Defektzahl Vorderseite gleich oder größer 0,12 µm im DWN-Kanal 78 ± 23, entsprechend (0,11 ± 0,03) LLS/cm2; Mit­ telwert SFQRmax (0,12 ± 0,03) µm.
Weitere Charakterisierung der hergestellten Scheiben
Die Vorderseiten, Rückseiten und Kanten der nach dem oben auf­ geführten Beispiel und den beiden Vergleichsbeispielen herge­ stellten 300-mm-Siliciumscheiben wurden mit den üblichen, dem Fachmann bekannten Methoden hinsichtlich Metallkontamination der Scheibenoberfläche und Minoritätsladungsträger-Lebensdauer sowie nanotopologische Eigenschaften charakterisiert. Es wurden keine statistisch relevanten Abweichungen zwischen den einzel­ nen Versuchsgruppen beobachtet.

Claims (11)

1. Verfahren zur Herstellung einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material, dadurch gekennzeichnet, daß das Verfahren folgende Prozeßschritte umfaßt:
  • a) als einzigen Polierschritt ein gleichzeitiges Polieren der Vorderseite und der Rücksei­ te der Halbleiterscheibe zwischen sich drehenden Poliertellern unter Zuführen eines alkalischen Poliersols, wobei die Halbleiterscheibe in einer Aussparung einer Läufer­ scheibe liegt, deren Dicke um 2 bis 20 µm geringer bemessen ist als die Dicke der fertig polierten Halbleiterscheibe;
  • b) gleichzeitiges Behandeln der Vorderseite und der Rückseite der Halbleiterscheibe zwischen sich drehenden Poliertellern unter Zuführen einer Flüssigkeit, die mindestens einen mehrwertigen Alkohol mit 2 bis 6 Kohlenstoffatomen enthält;
  • c) Reinigen und Trocknen der Halbleiterscheibe; und
  • d) Abscheiden der epitaktischen Schicht auf der Vorderseite der gemäß der Schritte (a) bis (c) hergestellten Halbleiterscheibe.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe und die epitaktische Beschichtung aus Silicium bestehen.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das in Schritt (a) eingesetzte alkalische Poliersol im wesentlichen aus einer Suspension von Siliciumdioxidteilchen und einer anorganischen und/oder einer organischen Base in Wasser besteht, die einen pH-Wert von 9 bis 12 besitzt und kontinuierlich zugeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die in Schritt (b) eingesetzte Flüssigkeit mindestens einen mehrwertigen Alkohol aus einer Gruppe von Verbindungen enthält, die Ethylenglykol, Glycerin, Propylenglykole und Butylenglykole umfaßt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die in Schritt (b) eingesetzte Flüssigkeit mindestens einen Stoff aus einer Gruppe von Verbindungen enthält, die einwertige Alkohole und Tenside umfaßt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die in Schritt (d) abgeschiedene epitaktische Schicht eine Dicke von 0,3 µm bis 10 µm besitzt und bei einer Temperatur zwischen 900°C und 1250°C abgeschieden wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die in Schritt (d) abgeschiedene epitaktische Schicht mit einem oxidierenden Gas hydrophiliert wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die in Schritt (d) abgeschiedene epitaktische Schicht naßchemisch hydrophiliert wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Halbleiterscheibe durch Aufsägen eines Halbleiterkristalls erzeugt und vor dem Polieren einem Schleifschritt unterworfen wird, wobei eine oder beide Seiten der Halbleiterscheibe geschliffen werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß vor oder nach dem Schleifen der Halbleiterscheibe eine Kante der Halbleiterscheibe verrundet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß vor dem Polieren der Halbleiterscheibe ein Ätzschritt unter Materialabtrag von jeder der beiden Scheibenseiten durchgeführt wird.
DE19938340A 1999-08-13 1999-08-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe Expired - Fee Related DE19938340C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19938340A DE19938340C1 (de) 1999-08-13 1999-08-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
KR10-2000-0045248A KR100394972B1 (ko) 1999-08-13 2000-08-04 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
JP2000240005A JP3631949B2 (ja) 1999-08-13 2000-08-08 半導体ウェハ、その製造方法および使用
TW089116264A TW529084B (en) 1999-08-13 2000-08-11 Epitaxially coated semiconductor wafer and process for producing it
US10/402,171 US6899762B2 (en) 1999-08-13 2003-03-28 Epitaxially coated semiconductor wafer and process for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19938340A DE19938340C1 (de) 1999-08-13 1999-08-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE19938340C1 true DE19938340C1 (de) 2001-02-15

Family

ID=7918248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19938340A Expired - Fee Related DE19938340C1 (de) 1999-08-13 1999-08-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Country Status (5)

Country Link
US (1) US6899762B2 (de)
JP (1) JP3631949B2 (de)
KR (1) KR100394972B1 (de)
DE (1) DE19938340C1 (de)
TW (1) TW529084B (de)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
DE10046933A1 (de) * 2000-09-21 2002-04-18 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
EP1498517A1 (de) * 2002-04-24 2005-01-19 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung von silicium-einkristall, silicium-einkristall und silicium-wafer
DE10328845A1 (de) * 2003-06-26 2005-02-10 Siltronic Ag Verfahren zur nasschemischen Oberflächenbehandlung einer Halbleiterscheibe
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
DE102009010556A1 (de) 2009-02-25 2010-09-02 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009022224A1 (de) 2009-05-20 2010-11-25 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US8268708B2 (en) 2009-01-14 2012-09-18 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
DE102012008220A1 (de) * 2012-04-25 2013-10-31 Süss Microtec Photomask Equipment Gmbh & Co. Kg Verfahren zum Reinigen von Fotomasken unter Verwendung von Megaschall
US8728942B2 (en) 2009-08-21 2014-05-20 Sumico Corporation Method for producing epitaxial silicon wafer
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095589A (ko) * 2002-06-12 2003-12-24 동부전자 주식회사 반도체 소자의 제조 방법
JP4092993B2 (ja) * 2002-09-13 2008-05-28 信越半導体株式会社 単結晶育成方法
US7179746B2 (en) 2002-12-02 2007-02-20 Foundation fõr Advancement of Internati{dot over (o)}nal Science Method of surface treatment for manufacturing semiconductor device
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
KR20050055531A (ko) * 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5231449B2 (ja) * 2006-12-28 2013-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 平滑なウェハの製造方法
KR100920885B1 (ko) * 2006-12-28 2009-10-09 주식회사 실트론 에픽텍셜 웨이퍼의 제작 방법
US8153019B2 (en) 2007-08-06 2012-04-10 Micron Technology, Inc. Methods for substantially equalizing rates at which material is removed over an area of a structure or film that includes recesses or crevices
JP4911042B2 (ja) * 2008-01-18 2012-04-04 信越半導体株式会社 単結晶ウエーハ及びエピタキシャルウエーハ
KR100969161B1 (ko) 2008-07-23 2010-07-08 주식회사 실트론 에피텍셜 웨이퍼 비저항 표준 샘플 제조방법 및 이방법으로 제조된 비저항 표준 샘플을 이용한 비저항 측정장비 보정 방법
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
DE102008044646B4 (de) 2008-08-27 2011-06-22 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
KR101322969B1 (ko) 2009-04-13 2013-12-19 가부시키가이샤 섬코 실리콘 에피택셜 웨이퍼의 제조 방법
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2011044606A (ja) * 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法
JP5707682B2 (ja) * 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
DE102009048436B4 (de) 2009-10-07 2012-12-20 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
US8932952B2 (en) * 2010-04-30 2015-01-13 Sumco Corporation Method for polishing silicon wafer and polishing liquid therefor
DE102010024040A1 (de) * 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9368415B1 (en) 2015-02-25 2016-06-14 International Business Machines Corporation Non-destructive, wafer scale method to evaluate defect density in heterogeneous epitaxial layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0684634A2 (de) * 1994-05-18 1995-11-29 MEMC Electronic Materials, Inc. Verfahren zum Grobpolieren von Halbleiterscheiben zur Verminderung der Rauheit der Oberfläche
EP0711854A1 (de) * 1994-11-14 1996-05-15 Shin-Etsu Handotai Company Limited Epitaktisches Plättchen und Verfahren zu seiner Herstellung
EP0887152A2 (de) * 1997-06-25 1998-12-30 Shin-Etsu Handotai Co., Ltd. Trägervorrichtung für Doppelseitenpoliermaschine
DE19833257C1 (de) * 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE19905737A1 (de) * 1999-02-11 2000-08-31 Wacker Siltronic Halbleitermat Halbleiterscheibe mit verbesserter Ebenheit und Verfahren zur Herstellung der Halbleiterscheibe

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0684634A2 (de) * 1994-05-18 1995-11-29 MEMC Electronic Materials, Inc. Verfahren zum Grobpolieren von Halbleiterscheiben zur Verminderung der Rauheit der Oberfläche
EP0711854A1 (de) * 1994-11-14 1996-05-15 Shin-Etsu Handotai Company Limited Epitaktisches Plättchen und Verfahren zu seiner Herstellung
EP0887152A2 (de) * 1997-06-25 1998-12-30 Shin-Etsu Handotai Co., Ltd. Trägervorrichtung für Doppelseitenpoliermaschine
DE19833257C1 (de) * 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE19905737A1 (de) * 1999-02-11 2000-08-31 Wacker Siltronic Halbleitermat Halbleiterscheibe mit verbesserter Ebenheit und Verfahren zur Herstellung der Halbleiterscheibe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The National Technology Roadings for Semiconduc- tors: Technology Needs 1997, Semiconductor Industry Association (SIA), San Jose, pp. 64-66 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
DE10046933A1 (de) * 2000-09-21 2002-04-18 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung
EP1498517A1 (de) * 2002-04-24 2005-01-19 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung von silicium-einkristall, silicium-einkristall und silicium-wafer
EP1498517A4 (de) * 2002-04-24 2008-09-17 Shinetsu Handotai Kk Verfahren zur herstellung von silicium-einkristall, silicium-einkristall und silicium-wafer
DE10328845A1 (de) * 2003-06-26 2005-02-10 Siltronic Ag Verfahren zur nasschemischen Oberflächenbehandlung einer Halbleiterscheibe
DE10328845B4 (de) * 2003-06-26 2005-10-20 Siltronic Ag Verfahren zur Oberflächenbehandlung einer Halbleiterscheibe
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US7935614B2 (en) 2005-09-22 2011-05-03 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US8268708B2 (en) 2009-01-14 2012-09-18 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US8372298B2 (en) 2009-02-25 2013-02-12 Siltronic Ag Method for producing epitaxially coated silicon wafers
DE102009010556A1 (de) 2009-02-25 2010-09-02 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009022224A1 (de) 2009-05-20 2010-11-25 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8709156B2 (en) 2009-05-20 2014-04-29 Siltronic Ag Methods for producing epitaxially coated silicon wafers
US8728942B2 (en) 2009-08-21 2014-05-20 Sumico Corporation Method for producing epitaxial silicon wafer
DE112010003353B4 (de) 2009-08-21 2018-06-14 Sumco Corporation Verfahren zur Herstellung von epitaktischen Siliziumwafern
DE102012008220A1 (de) * 2012-04-25 2013-10-31 Süss Microtec Photomask Equipment Gmbh & Co. Kg Verfahren zum Reinigen von Fotomasken unter Verwendung von Megaschall
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Also Published As

Publication number Publication date
JP2001127016A (ja) 2001-05-11
JP3631949B2 (ja) 2005-03-23
KR20010021223A (ko) 2001-03-15
US20030186028A1 (en) 2003-10-02
TW529084B (en) 2003-04-21
US6899762B2 (en) 2005-05-31
KR100394972B1 (ko) 2003-08-19

Similar Documents

Publication Publication Date Title
DE19938340C1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP1209727B1 (de) Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE69917010T2 (de) Schleifmittelzusammensetzung zum polieren eines halbleiterbauteils und herstellung des halbleiterbauteils mit derselben
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10004578C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE19960823B4 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE112010003353B4 (de) Verfahren zur Herstellung von epitaktischen Siliziumwafern
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE19905737A1 (de) Halbleiterscheibe mit verbesserter Ebenheit und Verfahren zur Herstellung der Halbleiterscheibe
DE19833257C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE102007019565A1 (de) Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE112012000788T5 (de) Verfahren zum Herstellen eines Siliziumwafers
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
EP1146551A1 (de) Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE10046933C2 (de) Verfahren zur Politur von Siliciumscheiben
DE10012840C2 (de) Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
DE10143741A1 (de) Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
EP3701563B1 (de) Halbleiterscheibe aus einkristallinem silizium
DE10064081C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE10212657A1 (de) Verfahren zur Reinigung einer Siliciumscheibe nach der Politur
DE102013213839A1 (de) Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301