CN110517946B - SiC衬底的制造方法 - Google Patents

SiC衬底的制造方法 Download PDF

Info

Publication number
CN110517946B
CN110517946B CN201910407416.8A CN201910407416A CN110517946B CN 110517946 B CN110517946 B CN 110517946B CN 201910407416 A CN201910407416 A CN 201910407416A CN 110517946 B CN110517946 B CN 110517946B
Authority
CN
China
Prior art keywords
sic substrate
scratch
scratches
length
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910407416.8A
Other languages
English (en)
Other versions
CN110517946A (zh
Inventor
木村泰广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110517946A publication Critical patent/CN110517946A/zh
Application granted granted Critical
Publication of CN110517946B publication Critical patent/CN110517946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

得到能够防止成品率降低和器件不良的SiC衬底的制造方法。对SiC衬底(1)进行CMP处理。在CMP处理后对SiC衬底(1)的表面的图像进行拍摄而对刮痕进行检测。在图像中对比度值大于或等于阈值的刮痕成为外延缺陷的起点。将SiC衬底(1)的直径设为D，将在SiC衬底(1)之上形成的器件芯片的长边的长度设为A，将能够允许的由刮痕引起的器件不良率设为F，在具有大于或等于阈值的对比度值的刮痕的长度L小于或等于π(D/2)2/A×F/100的情况下将所述SiC衬底(1)判定为合格品。

Description

SiC衬底的制造方法
技术领域
本发明涉及碳化硅(下面，记述为SiC)衬底的制造方法。
背景技术
SiC是作为新一代的功率半导体材料而受期待的材料之一。SiC衬底通常在外延生长前对衬底表面进行化学机械研磨加工(下面，记述为CMP处理)。此时，有时由于磨粒而在衬底表面产生刮痕。此外，虽然提出了减少刮痕的方法(例如，参照专利文献1)，但在实际的生产中不能够完全防止由于意外的因素引起的刮痕。如果存在刮痕，则在外延生长时有时会以刮痕为起点而产生三角缺陷或胡萝卜缺陷等外延缺陷。因此，对于外延生长前的SiC衬底，通常规定了刮痕长度的上限标准。
专利文献1：国际公开第2014/091929号
在现有的SiC衬底的制造方法中，不能够仅提取成为外延缺陷的起点的有害刮痕。因此，有时将有害刮痕少的SiC衬底判断为次品而导致成品率降低。另一方面，如果为了提高成品率而降低刮痕的检测灵敏度，则有时会将有害刮痕多的SiC衬底判断为合格品而产生器件不良。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于得到能够防止成品率降低和器件不良的SiC衬底的制造方法。
本发明涉及的SiC衬底的制造方法的特征在于，具备如下工序：对SiC衬底进行CMP处理；在所述CMP处理后对所述SiC衬底的表面的图像进行拍摄而对刮痕进行检测；在所述图像中对比度值大于或等于阈值的刮痕成为外延缺陷的起点，将所述SiC衬底的直径设为D，将在所述SiC衬底之上形成的器件芯片的长边的长度设为A，将能够允许的由刮痕引起的器件不良率设为F，在具有大于或等于所述阈值的对比度值的所述刮痕的长度L小于或等于π(D/2)2/A×F/100的情况下将所述SiC衬底判定为合格品。
发明的效果
发明人发现在SiC衬底的表面的显微镜图像中对比度值高的刮痕会成为外延缺陷的起点。因此，通过提取对比度值高的刮痕，能够仅提取成为外延缺陷的起点的有害刮痕。因此，能够防止将不存在问题的SiC衬底判断为次品而导致成品率降低。另外，通过设置有害刮痕的长度的上限标准，能够防止器件不良。
附图说明
图1是表示实施方式1涉及的SiC衬底的制造方法的流程图。
图2是表示实施方式1涉及的SiC衬底的制造方法的剖视图。
图3是表示实施方式1涉及的SiC衬底的制造方法的剖视图。
图4是表示实施方式1涉及的SiC衬底的制造方法的剖视图。
图5是在CMP处理后通过图像传感器等拍摄元件对SiC衬底表面的共焦点微分干涉显微镜图像进行拍摄而得到的图像。
图6是表示图5的图像的沿坐标A的像素的亮度的图。
图7是表示在CMP处理后对SiC衬底的表面的刮痕进行检测而得到的结果的图。
图8是表示与器件芯片的长边的长度相对的能够允许的刮痕长度的图。
图9是表示实施方式2涉及的SiC衬底的制造方法的流程图。
图10是表示实施方式2涉及的SiC衬底的制造方法的变形例的流程图。
标号的说明
1SiC衬底，2检测器，3SiC膜。
具体实施方式
参照附图对实施方式涉及的SiC衬底的制造方法进行说明。对相同或对应的结构要素标注相同标号，有时省略重复说明。
实施方式1.
图1是表示实施方式1涉及的SiC衬底的制造方法的流程图。图2至图4是表示实施方式1涉及的SiC衬底的制造方法的剖视图。首先，将由升华法等制造出的SiC单晶加工成衬底状态而形成SiC衬底1。接着，如图2所示对SiC衬底1进行CMP处理(步骤S1)。接着，进行清洗处理(步骤S2)。接着，如图3所示，通过检测器2对SiC衬底1的表面的图像进行拍摄而对刮痕进行检测(步骤S3)。
图5是在CMP处理后通过图像传感器等拍摄元件对SiC衬底表面的共焦点微分干涉显微镜图像进行拍摄而得到的图像。图6是表示图5的图像的沿坐标A的像素的亮度的图。在刮痕部，与没有缺陷的部分相比像素的亮度高。对比度是对两部分的像素的亮度的差异进行了数值化得到的。
图7是表示在CMP处理后对SiC衬底的表面的刮痕进行检测而得到的结果的图。作为检测器2，使用了“レーザーテック”公司的SiC衬底缺陷检查/评价装置SICA88或SICA6X。调查了被检测为刮痕的缺陷图像的对比度值、在进行了外延生长时该刮痕是否成为外延缺陷的起点。图中◆为成为外延缺陷的起点的有害刮痕，●为没有成为外延缺陷的起点的无害刮痕。
通过利用该SICA进行的调查，发现了对比度值大致大于或等于70的刮痕成为外延缺陷的起点。这样，检测出的刮痕中的对比度值大于或等于阈值的刮痕成为三角缺陷或胡萝卜缺陷等外延缺陷的起点。三角缺陷为不同种类多类型的堆垛层错。但是，由于认为阈值根据外延生长前的蚀刻条件而产生变化，因此针对各个外延条件设定对比度值的阈值即可。
由刮痕所引起的外延缺陷导致的对SiC器件的成品率的影响大幅依赖于器件的芯片尺寸。在芯片尺寸大的情况下，即使缺陷数量少，器件成品率也大幅降低，相反，在芯片尺寸小的情况下，即使缺陷数量多，对器件的影响也小。通常，将缺陷密度设为DD，将芯片面积设为S，相对于缺陷密度的不良率由100-F[％]＝exp(-DD×S)表示。但是，由于刮痕的单位是长度，因此依靠缺陷密度无法表现出不良率。
因此，基于上述刮痕检查结果以下述方式对SiC衬底是否合格进行判定(步骤S4)。这里，将SiC衬底1的直径设为D，将在SiC衬底1之上形成的器件芯片的长边的长度设为A，将短边的长度设为B，将能够允许的由刮痕引起的器件不良率设为F[％]。在该情况下，SiC衬底1的面积为π(D/2)2。如果将其除以器件的芯片面积A×B，则成为每块衬底的总芯片数量的近似值。如果将能够允许的器件不良率F/100乘以总芯片数量，则成为能够允许的不良芯片数量N。由于在刮痕横穿器件的短边的情况下由刮痕引起的器件不良数量最大，因此N×B为能够允许的刮痕长度。因此，在具有大于或等于阈值的对比度值的刮痕的长度L小于或等于π(D/2)2/A×F/100的情况下，将SiC衬底1判定为合格品。判定为合格品的SiC衬底1的因刮痕引起的器件不良率小于或等于F[％]。
接着，在外延反应器内通过氢等还原性气体对判定为合格品的SiC衬底1的表面进行蚀刻(步骤S5)。由此，将SiC衬底1的表面的加工损伤层除去，通过升华将附着异物除去。接着，如图4所示，在外延反应器内流过硅烷及丙烷等生长气体而在SiC衬底1之上使SiC膜3外延生长(步骤S6)。之后，在SiC膜3形成晶体管等器件。
如以上说明所述，发明人发现在SiC衬底的表面的图像中对比度值高的刮痕会成为外延缺陷的起点。因此，通过提取对比度值高的刮痕，能够仅提取成为外延缺陷的起点的有害刮痕。因此，能够防止将不存在问题的SiC衬底判断为次品而导致成品率降低。另外，通过设置有害刮痕的长度的上限标准，能够防止器件不良。
此外，在上述SiC衬底的合格品判定的公式中，考虑到衬底外周的不能够形成器件的周边除外区域的宽度E，也可以将D设为D-2E。例如，如果将SiC衬底的直径设为100mm，将周边除外区域的宽度设为3mm，将器件芯片的长边的长度设为10mm，将器件不良率设为5％，则能够允许的刮痕长度L为π((100-2×3)/2)2/10×5/100＝34.7mm。
图8是表示与器件芯片的长边的长度相对的能够允许的刮痕长度的图。实线为直径150mmΦ的6英寸SiC衬底的情况，虚线为直径100mmΦ的4英寸SiC衬底的情况。将外周除外区域E的宽度设为3mm，将能够允许的器件不良率F设为3％。可知器件芯片的长边的长度越短，能够允许的刮痕长度越长。例如，就直径100mm的晶片而言，在器件芯片的长边为2mm的情况下能够允许的刮痕长度小于或等于110mm，在长边为10mm的情况下能够允许的刮痕长度小于或等于21mm。就直径为150mm的晶片而言，在器件芯片的长边A为2mm的情况下能够允许的刮痕长度小于或等于250mm，在长边为10mm的情况下能够允许的刮痕长度小于或等于50mm。
实施方式2.
图9是表示实施方式2涉及的SiC衬底的制造方法的流程图。在本实施方式中，在有害刮痕的长度超过上限标准的情况下对SiC衬底1进行再次CMP处理。直至将SiC衬底1判定为合格品为止重复CMP处理和刮痕的检测等。但是，由于在SiC器件生产线上能够流转的衬底厚度是已确定下来的，因此在再次CMP处理前对衬底厚度进行测量，将比标准薄的衬底判定为不合格(步骤S7)。
在CMP处理后残留的刮痕的深度浅，大致为10nm左右。因此，在再次CMP处理中不需要与第一次的CMP处理相同的研磨量，降低研磨速率(polishing rate)等以难以产生刮痕的条件进行再次CMP处理。
图10是表示实施方式2涉及的SiC衬底的制造方法的变形例的流程图。考虑形成长边的长度为A1、A2、A3这3种器件的情况。其中，A1>A2>A3。由刮痕引起的器件不良率依赖于器件芯片的长边的长度，长边的长度越短，能够允许的刮痕长度越长。各个器件所能够允许的刮痕长度L1、L2、L3的大小关系为L1<L2<L3。
因此，在对比度值高的刮痕的长度小于或等于L1的情况下判定为L1合格品(步骤S8)。L1合格品能够应用于长边的长度为A1～A3的器件用途。在刮痕的长度小于或等于L2的情况下判定为L2合格品(步骤S9)。L2合格品能够应用于长边的长度为A2、A3的器件用途。在刮痕的长度小于或等于L3的情况下判定为L3合格品(步骤S10)。L3合格品能够应用于长边的长度为A3的器件用途。这样，针对芯片尺寸不同的各个器件用途，根据刮痕长度对SiC衬底进行分选。就SiC器件而言，外延膜厚度和载流子浓度根据耐压等级等器件用途而不同，因此在外延生长后不能够指派用途。因此，在外延生长前对SiC衬底进行分选是重要的。

Claims (3)

1.一种SiC衬底的制造方法，其特征在于，具备如下工序：
对SiC衬底进行CMP处理；
在所述CMP处理后对所述SiC衬底的表面的图像进行拍摄而对刮痕进行检测；
在所述图像中对比度值大于或等于阈值的刮痕成为外延缺陷的起点，将所述SiC衬底的直径设为D，将在所述SiC衬底之上形成的器件芯片的长边的长度设为A，将能够允许的由刮痕引起的器件不良率设为F，在具有大于或等于所述阈值的对比度值的所述刮痕的长度L小于或等于π(D/2)2/A×F/100的情况下将所述SiC衬底判定为合格品。
2.根据权利要求1所述的SiC衬底的制造方法，其特征在于，
直至将所述SiC衬底判定为合格品为止重复所述CMP处理和所述刮痕的检测。
3.根据权利要求1或2所述的SiC衬底的制造方法，其特征在于，
还具备在判定为合格品的所述SiC衬底之上使SiC膜外延生长的工序。
CN201910407416.8A 2018-05-21 2019-05-16 SiC衬底的制造方法 Active CN110517946B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-097208 2018-05-21
JP2018097208A JP6874737B2 (ja) 2018-05-21 2018-05-21 ＳｉＣ基板の製造方法

Publications (2)

Publication Number Publication Date
CN110517946A CN110517946A (zh) 2019-11-29
CN110517946B true CN110517946B (zh) 2022-12-23

Family

ID=68419869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910407416.8A Active CN110517946B (zh) 2018-05-21 2019-05-16 SiC衬底的制造方法

Country Status (4)

Country Link
US (1) US10559508B2 (zh)
JP (1) JP6874737B2 (zh)
CN (1) CN110517946B (zh)
DE (1) DE102019202027B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056515B2 (ja) * 2018-10-30 2022-04-19 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2021166161A1 (ja) * 2020-02-20 2021-08-26 株式会社日立ハイテク 欠陥検査システム、欠陥検査方法及び教師データの作成方法
TWI790591B (zh) * 2021-04-12 2023-01-21 環球晶圓股份有限公司 晶圓加工系統及其重工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591790A (zh) * 2003-08-27 2005-03-09 松下电器产业株式会社 半导体器件的制造方法
CN102931118A (zh) * 2012-11-27 2013-02-13 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN103579035A (zh) * 2012-08-06 2014-02-12 无锡华润上华科技有限公司 缺陷密度计算方法
CN104103224A (zh) * 2013-04-11 2014-10-15 三星泰科威株式会社 面板检查方法和设备
CN106783540A (zh) * 2016-12-15 2017-05-31 中国电子科技集团公司第五十五研究所 减少外延片表面划痕的方法
CN107615469A (zh) * 2015-05-27 2018-01-19 信越半导体株式会社 半导体晶圆的评价方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186124A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 化学的機械的研磨方法および半導体ウエハの処理方法
JP4523935B2 (ja) 2006-12-27 2010-08-11 昭和電工株式会社 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
JP5459585B2 (ja) * 2009-06-29 2014-04-02 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
JP4716148B1 (ja) * 2010-03-30 2011-07-06 レーザーテック株式会社 検査装置並びに欠陥分類方法及び欠陥検出方法
US9406115B2 (en) * 2010-07-03 2016-08-02 Rudolph Technologies, Inc. Scratch detection method and apparatus
JP5419293B2 (ja) * 2010-09-27 2014-02-19 レーザーテック株式会社 検査装置
JP5400228B1 (ja) 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板
JP6106419B2 (ja) 2012-12-12 2017-03-29 昭和電工株式会社 ＳｉＣ基板の製造方法
JP2015076555A (ja) * 2013-10-10 2015-04-20 株式会社ディスコ 加工装置
WO2017158744A1 (ja) * 2016-03-16 2017-09-21 株式会社 日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591790A (zh) * 2003-08-27 2005-03-09 松下电器产业株式会社 半导体器件的制造方法
CN103579035A (zh) * 2012-08-06 2014-02-12 无锡华润上华科技有限公司 缺陷密度计算方法
CN102931118A (zh) * 2012-11-27 2013-02-13 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN104103224A (zh) * 2013-04-11 2014-10-15 三星泰科威株式会社 面板检查方法和设备
CN107615469A (zh) * 2015-05-27 2018-01-19 信越半导体株式会社 半导体晶圆的评价方法
CN106783540A (zh) * 2016-12-15 2017-05-31 中国电子科技集团公司第五十五研究所 减少外延片表面划痕的方法

Also Published As

Publication number Publication date
JP2019202900A (ja) 2019-11-28
US20190355629A1 (en) 2019-11-21
DE102019202027B4 (de) 2022-12-29
US10559508B2 (en) 2020-02-11
CN110517946A (zh) 2019-11-29
DE102019202027A1 (de) 2019-11-21
JP6874737B2 (ja) 2021-05-19

Similar Documents

Publication Publication Date Title
CN110517946B (zh) SiC衬底的制造方法
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
US9343379B2 (en) Method to delineate crystal related defects
US9806036B2 (en) Semiconductor wafer, semiconductor structure and method of manufacturing the semiconductor wafer
JP5467923B2 (ja) 金属汚染評価用シリコンウエーハの製造方法
JPWO2009150896A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
JP6809422B2 (ja) 半導体ウェーハの評価方法
KR102508209B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
KR102508213B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
KR101356400B1 (ko) 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법
WO2022190469A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
JP2005159013A (ja) シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP2004303973A (ja) 半導体基板の検査方法および製造方法並びに半導体基板
CN110770887A (zh) 硅晶片制造工序的评价方法和硅晶片的制造方法
JP2004279353A (ja) 半導体単結晶の評価方法
JP2000091172A (ja) シリコンウェーハ及びその品質評価及び管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant