KR102508213B1 - 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 - Google Patents

실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 Download PDF

Info

Publication number
KR102508213B1
KR102508213B1 KR1020217016881A KR20217016881A KR102508213B1 KR 102508213 B1 KR102508213 B1 KR 102508213B1 KR 1020217016881 A KR1020217016881 A KR 1020217016881A KR 20217016881 A KR20217016881 A KR 20217016881A KR 102508213 B1 KR102508213 B1 KR 102508213B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
epitaxial layer
less
plane
Prior art date
Application number
KR1020217016881A
Other languages
English (en)
Other versions
KR20210082252A (ko
Inventor
마사유키 이시바시
미도리 요시다
다이스케 마루오카
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20210082252A publication Critical patent/KR20210082252A/ko
Application granted granted Critical
Publication of KR102508213B1 publication Critical patent/KR102508213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

DIC 결함을 억제할 수 있는 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼를 제공하기 위해, {110}면, 또는 {110}면으로부터의 오프 앵글이 1도 미만인 면을 주면(主面)으로 하는 실리콘 단결정 웨이퍼의 상기 주면에, 에피택셜층을 기상 성장시키는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서, 상기 실리콘 단결정 웨이퍼의 온도를 1100℃∼1135℃로 하고, 2.0㎛/분∼3.0㎛/분의 성장 속도로 상기 에피택셜층을 기상 성장시킨다.

Description

실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
본 발명은, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼에 관한 것이다.
{110}면을 주면(主面)으로 하는 실리콘 웨이퍼를 이용하면, pMOS 트랜지스터에 있어서 캐리어 이동도가 {100}면을 주면으로 하는 웨이퍼보다도 높은 점에서, pMOS 트랜지스터를 고속화할 수 있는 것이 알려져 있다. 한편, 에피택셜 웨이퍼는, 에피택셜층의 결함이 매우 적은 점에서 고성능 디바이스의 소재로서 이용되고 있다. 이 때문에, {110}면을 주면으로 한 에피택셜 웨이퍼는, MPU 등의 고성능 디바이스의 소재로서 기대된다(특허문헌 1).
일본공개특허공보 2009-302140호
그러나, {110}면을 주면으로 하는 에피택셜 웨이퍼에서는, 에피택셜 성장으로 형성되는, 폭 100㎛ 정도, 높이 10㎚ 정도의 표면의 요철 형상의 단차 형상 미소 결함이 발생하기 쉬워, 미분 간섭 콘트라스트(Differential Interference Contrast, DIC)법에 의해 검출되는 DIC 결함이 커진다는 문제가 있다. 또한, DIC법은, 웨이퍼 표면의 높이 또는 깊이가 소정의 문턱값, 예를 들면, 2㎚를 초과한 요철 형상의 단차 형상 미소 결함의 개수를 검출할 수 있는 방법이고, 이 종류의 단차 형상 미소 결함은, 폭 30∼200㎛, 높이 2∼90㎚ 정도의 결함이고, 다른 검출 모드에서는 검출되기 어려운 결함이다.
본 발명이 해결하고자 하는 과제는, DIC 결함을 억제할 수 있는 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼를 제공하는 것이다.
본 발명은, {110}면, 또는 {110}면으로부터의 오프 앵글이 1도 미만인 면을 주면으로 하는 실리콘 단결정 웨이퍼의 상기 주면에, 에피택셜층을 기상 성장시키는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서,
상기 실리콘 단결정 웨이퍼의 온도를 1100℃∼1135℃로 하고, 2.0㎛/분∼3.0㎛/분의 성장 속도로 상기 에피택셜층을 기상 성장시키는 실리콘 에피택셜 웨이퍼의 제조 방법이다.
실리콘 단결정 웨이퍼의 주면은, {110}면으로부터의 오프 앵글이 0도 초과, 1도 미만의 면인 것이 보다 바람직하다.
상기 에피택셜층을 기상 성장시킨 후, 상기 에피택셜층의 표면을 경면 연마해도 좋다. 이 경우, 입경이 20㎚ 이하인 지립을 포함하는 연마액을 이용하여, 연마값(硏磨代)을 0 초과, 0.2㎛ 이하로 하여 경면 연마하는 것이 보다 바람직하다.
본 발명은, {110}면, 또는 {110}면으로부터의 오프 앵글이 1도 미만인 면을 주면으로 하는 실리콘 단결정 기판에 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼로서,
미분 간섭 콘트라스트법을 이용하여 관찰되는, 상기 에피택셜층의 표면의 미소 단차 결함이, 1.5개/300㎜ 웨이퍼 이하이고,
백색 현미경을 이용하여 관찰되는, 상기 에피택셜층의 표면 거칠기의 PV값이, 10㎚ 미만인 실리콘 에피택셜 웨이퍼이다.
실리콘 단결정 웨이퍼의 주면은, {110}면으로부터의 오프 앵글이 0도 초과, 1도 미만의 면인 것이 보다 바람직하다.
상기 에피택셜층의 표면의 헤이즈 레벨(SP2, DWO 모드로 측정)이 0.4ppm 이하인 것이 보다 바람직하다.
상기 실리콘 단결정 웨이퍼는, 붕소가 첨가되고, 저항률이 1mΩ·㎝∼100mΩ·㎝로 조정된 웨이퍼인 것이 보다 바람직하다.
본 발명에 의하면, DIC 결함을 억제할 수 있는 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼를 제공할 수 있다.
도 1은 본 발명의 실시예 1∼4와 비교예 1∼6의 성장 속도 및 성장 온도(웨이퍼 온도)를 나타내는 그래프이다.
도 2는 웨이퍼의 온도 및 성장 속도와 DIC 결함의 관계를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다. 도 1은, 본 발명의 실시예 1∼4와 비교예 1∼6의 성장 속도 및 성장 온도(웨이퍼 온도)를 나타내는 그래프이다.
본 실시 형태의 실리콘 에피택셜 웨이퍼의 제조 방법은, {110}면, 또는 {110}면으로부터의 오프 앵글이 1도 미만인 면을 주면으로 하는 실리콘 단결정 웨이퍼의 상기 주면에, 에피택셜층을 기상 성장시키는 것이다. 주면의, {110}면으로부터의 오프 앵글이 1도 이상인 웨이퍼는, 캐리어 이동도가 높다는 디바이스 특성이 불충분해지기 때문에, 본 실시 형태의 제조 방법을 적용하기에 바람직한 웨이퍼는, {110}면으로부터의 오프 앵글이 0도인 면을 주면으로 하는 실리콘 단결정 웨이퍼, 또는 {110}면으로부터의 오프 앵글이 0도 초과, 1도 미만인 면을 주면으로 하는 실리콘 단결정 웨이퍼이다. 특히, {110}면으로부터의 오프 앵글이 0도 초과, 1도 미만인 면을 주면으로 하는 실리콘 단결정 웨이퍼를 이용하면, DIC 결함뿐만 아니라, 에피택셜층의 표면 거칠기의 PV값을 보다 작게 할 수 있다.
본 실시 형태의 실리콘 에피택셜 웨이퍼의 제조 방법은, 전술한 결정면을 갖는 실리콘 단결정 웨이퍼의 주면에, 에피택셜층을 기상 성장시킴에 있어서, 웨이퍼의 온도와 에피택셜층의 성장 속도를, 웨이퍼의 온도를 1100℃∼1135℃로 하고, 에피택셜층의 성장 속도를 2.0㎛/분∼3.0㎛/분으로 하는 조건으로 행한다. 보다 구체적으로는, 도 1의 실시예 1∼실시예 6에 나타내는 범위이고, 1100℃×2.0㎛/분∼1135℃×3.0㎛/분의 범위이다. 웨이퍼의 온도는, 기상 성장 장치의 챔버 내에 투입된 웨이퍼의 실온도이고, 가열 램프로의 공급 전력 등에 의해 제어된다. 또한, 에피택셜층의 성장 속도는, 웨이퍼의 주면에 형성되는 에피택셜층의 단위 시간당의 막두께이고, 기상 성장 장치의 챔버 내에 공급하는 반응 가스(예를 들면 4염화 규소 SiCl4나 트리클로로실란 SiHCl3 등)의 단위 시간당의 농도(원료 가스의 농도와 유량)에 의해 제어된다.
본 발명자들이, 웨이퍼의 온도 및 성장 속도와 DIC 결함의 관계를 조사한 결과, 도 2에 나타내는 인식이 얻어졌다. 도 2는, 에피택셜층의 성장 속도를 상대적으로 느린 조건과 빠른 조건의 2수준으로 하고, 이들 2수준의 각각에 대해서 웨이퍼의 온도를 상대적으로 높은 온도와 낮은 온도의 2수준으로 한 조건으로, 에피택셜층을 형성한 경우의 DIC 결함의 결과를 나타내는 그래프이다. 이에 의하면, 에피택셜층의 성장 속도를 상대적으로 빠르게 설정한 경우는, 웨이퍼의 온도를 낮게 설정할수록 DIC 결함은 적어지고, 반대로 에피택셜층의 성장 속도를 상대적으로 느리게 설정한 경우는, 웨이퍼의 온도를 높게 설정할수록 DIC 결함은 적어진다. 따라서, 에피택셜층의 성장 속도를 상대적으로 빠른 속도라고 여겨지는 2.0㎛/분∼3.0㎛/분의 조건으로 행하는 경우에는, 웨이퍼의 온도를 상대적으로 낮다고 여겨지는 1100℃∼1135℃로 하는 것이 바람직하다. 이러한 조건으로 제조하면, 미분 간섭 콘트라스트법을 이용하여 관찰되는, 에피택셜층의 표면의 미소 단차 결함이, 1.5개/300㎜ 웨이퍼 이하이고, 백색 현미경을 이용하여 관찰되는, 에피택셜층의 표면 거칠기의 PV값이, 10㎚ 미만인 실리콘 에피택셜 웨이퍼를 얻을 수 있다.
본 실시 형태의 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서, 에피택셜층을 기상 성장시킨 후, 에피택셜층의 표면을 경면 연마해도 좋다. 이 경우, 예를 들어 입경이 20㎚ 이하인 지립을 포함하는 연마액을 이용하여, 연마값을 0 초과, 0.2㎛ 이하로 하여 경면 연마할 수 있다. 에피택셜층의 표면을 경면 연마함으로써, 에피택셜층의 표면의 헤이즈 레벨(SP2, DWO 모드로 측정)이 0.4ppm 이하인 실리콘 에피택셜 웨이퍼를 얻을 수 있다.
또한, 게터링 효과를 얻기 위해, 실리콘 단결정 웨이퍼는, 붕소가 첨가되고, 저항률이 1mΩ·㎝∼100mΩ·㎝로 조정된 웨이퍼라도 좋다.
이하, 본 발명의 실시예 1∼4 및 비교예 1∼6에 의해 본 발명을 더욱 상세하게 설명한다.
CZ법을 이용한 실리콘 단결정 인상 장치에 의해, 주축 방위가 <110>, 직경 305㎜의 p형 실리콘 단결정 잉곳을 제조했다. 이 잉곳을, 직경 300㎜로 외주 연삭 한 후, 노치 가공을 실시하여, 저항률이 1∼100mΩ㎝의 블록을 복수 잘라냈다. 이 블록을, 와이어 소를 이용하여, {110}면의 기울기가, 경사 방위 <100>에 대한 오프 앵글 0도와 0.35도가 되도록 슬라이스했다.
이 웨이퍼를, 모따기, 랩핑, 마무리 모따기, 에칭, 양면 연마, 테이프 모따기, 엣지의 경면 연마, 표면의 편면 연마의 순으로 가공하여 경면 연마 웨이퍼를 얻었다. 또한, 공정 간의 세정 처리의 기술은 생략하지만, 통상의 웨이퍼 가공 프로세스와 마찬가지로 세정 처리했다. 이와 같이 하여 얻어진 실리콘 단결정 웨이퍼의 표면에, 매엽식 CVD 장치(어플라이드 머티리얼사 제조 센트라)를 이용하여 두께 4㎛의 실리콘 단결정 에피택셜층을 성장시켰다. 이 때의 실시예 1∼4 및 비교예 1∼6의 성장 속도와 성장 온도(웨이퍼 온도)의 각 조건은, 표 1에 나타내는 바와 같이 설정했다.
CVD 장치로부터 취출한 웨이퍼는, 즉시 SC-1 세정액으로 패시베이션 처리했다. 얻어진 에피택셜 웨이퍼의 일부는, 편면 연마 장치와, 입경이 20㎚ 이하인 지립을 포함하는 연마액을 이용하여, 에피택셜면의 표면을 0 초과, 0.2㎛ 이하만큼 연마했다.
얻어진 에피택셜 웨이퍼에 대해서, DIC 결함 밀도, 표면 거칠기의 PV값, 헤이즈값을 각각 측정했다. 그 결과를 표 1에 나타낸다.
Figure 112021063691619-pct00001
《DIC 결함 밀도》
에피택셜층의 표면의 미소 단차 결함 밀도의 측정은, 미분 간섭 콘트라스트(Differential Interference Contrast, DIC)법에 의해 측정했다. 구체적으로는, 웨이퍼 표면 검사 장치(KLA-Tencor사 제조, Surfscan SP3)를 이용하여, DIC 모드(DIC법에 의한 측정 모드)에 의해 측정했다. 측정에 있어서, 요철 형상의 단차 형상 미소 결함의 높이의 문턱값을 3㎚로 설정하고, 이 문턱값을 초과하는 단차 형상 미소 결함의 개수(300㎜ 웨이퍼 1매당)를 구했다.
《표면 거칠기 PV값》
에피택셜층의 표면의 거칠기를 나타내는 PV값(Peak to Valley)은, 백색 현미경에 의해 구했다. 백색 현미경은, LED 빔을 하프 미러로 나누어, 참조면과 시료면에 조사함과 함께, 이를 Z 방향으로 뿌리면서, 참조면으로부터 되돌아온 빔과 시료면으로부터 되돌아온 빔의 간섭이 가장 강해지는 부분을 초점 위치로 하여 결상하여, 3D상을 얻는 것이다.
《헤이즈값》
에피택셜층의 표면의 헤이즈값의 측정은, 표면 검사 장치(KLA-Tencor사 제조, Surfscan SP2)를 이용하여, DWO 모드(Dark Field Wide Oblique 모드, 암시야 와이드 비스듬한 입사 모드)에 의해 측정했다.
《고찰》
표 1의 실시예 1∼4에 나타내는 바와 같이, 전술한 결정면을 갖는 실리콘 단결정 웨이퍼의 주면에, 에피택셜층을 기상 성장시킴에 있어서, 웨이퍼의 온도와 에피택셜층의 성장 속도를, 웨이퍼의 온도를 1100℃∼1135℃로 하고, 에피택셜층의 성장 속도를 2.0㎛/분∼3.0㎛/분으로 하는 조건으로 행하면, DIC 결함 밀도를 300㎜ 웨이퍼 1매당 1.5개 이하로 할 수 있음과 함께, 표면 거칠기의 PV값을 10㎚ 미만으로 할 수 있다. 이 때, 실리콘 단결정 웨이퍼의 주면이, {110}면으로부터의 오프 앵글이 0도 초과, 1도 미만인 면, 구체적으로는 0.35도인 웨이퍼에 대해서는, 표면 거칠기의 PV값을 4㎚ 이하까지 추가로 향상시킬 수 있다.
또한, 에피택셜층의 표면을 경면 연마한 웨이퍼에 대해서는, 경면 연마 전의 헤이즈 레벨이 0.4ppm 정도인 것에 대하여, 헤이즈 레벨을 0.03ppm 정도까지 향상시킬 수 있기 때문에, 파티클 카운터에 의한 LPD(Light Point Defects, 휘점 결함) 등의 품질 관리가 가능해진다.
이에 대하여, 에피택셜층의 성장 조건 중 웨이퍼의 온도가 1135℃보다도 높은 비교예 5∼6이나, 에피택셜층의 성장 속도가 2.0㎛/분보다도 느린 비교예 1∼4는, DIC 결함 밀도가 현저하게 커진다.

Claims (8)

  1. {110}면, 또는 {110}면으로부터의 오프 앵글이 1도 미만인 면을 주면(主面)으로 하는 실리콘 단결정 웨이퍼의 상기 주면에, 에피택셜층을 기상 성장시키는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서,
    상기 실리콘 단결정 웨이퍼의 온도를 1100℃∼1135℃로 하고, 2.0㎛/분∼3.0㎛/분의 성장 속도로 상기 에피택셜층을 기상 성장시키고, 미분 간섭 콘트라스트법을 이용하여 관찰되는, 에피택셜층의 표면의 요철 형상의 단차 형상 미소 결함(높이가 3㎚ 초과)이, 1.5개/300㎜ 웨이퍼 이하로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    실리콘 단결정 웨이퍼의 주면은, {110}면으로부터의 오프 앵글이 0도 초과, 1도 미만의 면인 실리콘 에피택셜 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 에피택셜층을 기상 성장시킨 후, 상기 에피택셜층의 표면을 경면 연마하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  4. 제3항에 있어서,
    입경이 20㎚ 이하인 지립을 포함하는 연마액을 이용하여, 연마값(硏磨代)을 0 초과, 0.2㎛ 이하로 하여 경면 연마하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    백색 현미경을 이용하여 관찰되는, 에피택셜층의 표면 거칠기의 PV값이, 10㎚ 미만인 실리콘 에피택셜 웨이퍼의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020217016881A 2018-12-27 2019-08-05 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 KR102508213B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018245109A JP7063259B2 (ja) 2018-12-27 2018-12-27 シリコンエピタキシャルウェーハの製造方法
JPJP-P-2018-245109 2018-12-27
PCT/JP2019/030722 WO2020136973A1 (ja) 2018-12-27 2019-08-05 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
KR20210082252A KR20210082252A (ko) 2021-07-02
KR102508213B1 true KR102508213B1 (ko) 2023-03-08

Family

ID=71125785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217016881A KR102508213B1 (ko) 2018-12-27 2019-08-05 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼

Country Status (6)

Country Link
US (1) US11990336B2 (ko)
JP (1) JP7063259B2 (ko)
KR (1) KR102508213B1 (ko)
CN (1) CN113544817B (ko)
DE (1) DE112019006437T5 (ko)
WO (1) WO2020136973A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043892A (ja) 2010-08-17 2012-03-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362510B1 (en) * 1998-12-07 2002-03-26 Advanced Micro Devices, Inc. Semiconductor topography having improved active device isolation and reduced dopant migration
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2009302140A (ja) 2008-06-10 2009-12-24 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
US8815710B2 (en) * 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6156188B2 (ja) 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6287778B2 (ja) * 2014-11-21 2018-03-07 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6459132B2 (ja) * 2016-08-31 2019-01-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043892A (ja) 2010-08-17 2012-03-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Also Published As

Publication number Publication date
CN113544817A (zh) 2021-10-22
US11990336B2 (en) 2024-05-21
WO2020136973A1 (ja) 2020-07-02
JP7063259B2 (ja) 2022-05-09
DE112019006437T5 (de) 2021-09-09
KR20210082252A (ko) 2021-07-02
US20220020585A1 (en) 2022-01-20
CN113544817B (zh) 2024-07-09
JP2020107730A (ja) 2020-07-09

Similar Documents

Publication Publication Date Title
Powell et al. Bulk growth of large area SiC crystals
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP6874737B2 (ja) ＳｉＣ基板の製造方法
WO2015114974A1 (ja) シリコンウェーハ
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
US10395933B2 (en) Method for manufacturing semiconductor wafer
JP6981505B2 (ja) 炭化珪素エピタキシャル基板の製造方法
KR102508213B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
KR102508209B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP4244411B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4423903B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
US12119375B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
JP2009302140A (ja) シリコンエピタキシャルウェーハ及びその製造方法
US11769697B2 (en) Wafer evaluation method
JP7230746B2 (ja) 単結晶シリコンの酸素濃度又は炭素濃度の測定方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2008169109A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant