WO2015114974A1 - シリコンウェーハ - Google Patents

シリコンウェーハ Download PDF

Info

Publication number
WO2015114974A1
WO2015114974A1 PCT/JP2014/083275 JP2014083275W WO2015114974A1 WO 2015114974 A1 WO2015114974 A1 WO 2015114974A1 JP 2014083275 W JP2014083275 W JP 2014083275W WO 2015114974 A1 WO2015114974 A1 WO 2015114974A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
back surface
silicon wafer
intersection
defect
Prior art date
Application number
PCT/JP2014/083275
Other languages
English (en)
French (fr)
Inventor
剛士 仙田
泉妻　宏治
Original Assignee
グローバルウェーハズ・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グローバルウェーハズ・ジャパン株式会社 filed Critical グローバルウェーハズ・ジャパン株式会社
Priority to CN201480066934.3A priority Critical patent/CN105814245B/zh
Priority to CN201810193893.4A priority patent/CN108461384B/zh
Publication of WO2015114974A1 publication Critical patent/WO2015114974A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Definitions

  • the present invention relates to a silicon wafer, and more particularly to a silicon wafer suitable for a substrate for epitaxial growth of a nitride semiconductor (for example, a gallium nitride based semiconductor).
  • a nitride semiconductor for example, a gallium nitride based semiconductor
  • Gallium nitride (GaN) -based semiconductor materials have excellent characteristics such as a band gap that is about three times that of silicon (Si), a breakdown electric field that is about ten times that of Si, and a large saturation electron velocity.
  • Si silicon
  • a breakdown electric field that is about ten times that of Si
  • a large saturation electron velocity a large saturation electron velocity.
  • a GaN-based semiconductor material used for an optical device such as an LED or an electronic device such as a transistor is generally formed by epitaxial growth (hereinafter referred to as epi growth) on a heterogeneous substrate such as sapphire or silicon carbide (SiC).
  • epi growth epitaxial growth
  • SiC silicon carbide
  • a wafer As appropriate, there are differences in the crystal structure of the nitride semiconductor with respect to Si, lattice mismatch, and thermal expansion coefficient differences, so , Wafer warpage and dislocation occur. These cause manufacturing problems such as wafer handling errors and junction leaks.
  • the lattice constant of Si used as an epitaxial growth substrate is 5.43 angstroms
  • the lattice constant of GaN, which is one of nitride semiconductors is 3.189 angstroms.
  • the thermal expansion coefficient of Si is 3.59 ⁇ 10 ⁇ 6 / K
  • the thermal expansion coefficient of GaN is 5.59 ⁇ 10 ⁇ 6 / K.
  • Patent Document 1 after epitaxially growing aluminum nitride (AlN) and gallium aluminum nitride (AlGaN) (see paragraphs 0025 to 0026 of this document) on Si, Furthermore, a technique for epi-growing a GaN layer (see paragraph 0021 of this document) is disclosed. This is because by causing AlN or AlGaN to act as a buffer layer, the lattice mismatch ratio between the respective layers is reduced and the strain is gradually relaxed, so that it is possible to expect a reduction in wafer warpage and dislocation.
  • AlN aluminum nitride
  • AlGaN gallium aluminum nitride
  • Patent Document 1 it is necessary to perform a heat treatment at a high temperature of about 1000 to 1200 ° C. for a long time (usually several hours or more) in order to form an epi layer having a thickness of several ⁇ m. Even if the buffer layer is formed as in the configuration, there are still problems that slip (dislocation) occurs at a high density of 10 9 / cm 2 and the wafer is cracked.
  • the strain can be alleviated to some extent by forming a buffer layer, the bevel on the wafer end surface comes into contact with the surrounding jig, and new defects that cause slipping or cracking are introduced, or during the heat treatment It is presumed that slips and the like extend from defects (such as crushing marks and scratches at the time of polishing) originally existing in the wafer due to the stress applied.
  • an object of the present invention is to suppress the occurrence of a large warp due to cracking of a wafer or dislocation extension when a nitride semiconductor layer is epitaxially grown on a silicon wafer.
  • a (111) plane disk-shaped silicon wafer for epitaxially growing a nitride semiconductor layer, the surface on which the nitride semiconductor layer is formed, A first surface that has a back surface parallel to the surface, a surface normal perpendicular to the surface normal of the surface, an end surface constituting a wafer outer peripheral portion, the surface and the end surface, and an inclination with the surface.
  • the first projection length in the direction along the front surface is a1 ⁇ m
  • the first projection length is a1 ⁇ m
  • the second projection length in the direction along the back surface between the outermost end of the curved end surface and the intersection of the back surface and the second inclined surface is a2 ⁇ m
  • the first tilt angle from the surface is ⁇ 1, the second tilted surface of
  • the wafer thickness of the bevel before and after forming the nitride semiconductor layer by keeping the value calculated from the end face shape of the wafer using the above formula (hereinafter referred to as the shape value) within the range of the left side and the right side of the above formula.
  • the longitudinal cross section is maintained in a substantially symmetrical shape. For this reason, when the wafer is placed on the susceptor of the epi-growth apparatus for epi-growth, when the wafer end surface and the susceptor come into contact with each other, defects such as cracks that cause the wafer to crack are newly added to this end surface. Can be prevented as much as possible.
  • the wafer surface is in free contact with the source gas flowing in the epi-growth apparatus, while the back surface of the wafer faces the susceptor so that it hardly touches the source gas.
  • a shape change accompanying epi growth occurs only on the wafer surface side. Therefore, considering the shape change on the wafer surface side before and after the epi, the absolute value of the numerical value on the right side of the above equation can be made smaller than the absolute value of the numerical value on the left side by the amount corresponding to the epi thickness.
  • the first projection length and the second projection length are both 50 ⁇ m or more and 1000 ⁇ m or less, and the absolute value of the difference between the first projection length and the second projection length is 50 ⁇ m or less. Is preferred.
  • the bevel becomes angular and defects such as cracks are easily introduced by contact with a jig such as a susceptor.
  • the first projection length and the second projection length are 1000 ⁇ m or more, the surface area of the wafer that can be used for manufacturing the device is substantially reduced, and the number of devices that can be manufactured from one wafer is reduced. This is because the yield decreases.
  • the absolute value of the difference between the first projection length and the second projection length exceeds 50 ⁇ m, the asymmetry of the bevel-shaped wafer surface side and the back surface side becomes conspicuous. This is because defects such as cracks are likely to be introduced by contact with.
  • the first projection length and the second projection length are more preferably in the range of 50 ⁇ m to 250 ⁇ m. This is because the occurrence of defects in the bevel can be further suppressed and the device manufacturing yield can be further increased.
  • a silicon wafer having a (111) plane orientation for epitaxial growth of a nitride semiconductor layer which is present in a region within 30% of the radius from the center of the back surface of the substrate
  • the lattice constant of a nitride semiconductor for example, GaN
  • Si used as a wafer for epi growth
  • the nitride semiconductor is epitaxially formed on the Si surface (upper surface).
  • the wafer warps in a downward convex shape.
  • particularly large stress tensile stress on the back side of the wafer
  • this tensile stress acts to expand defects such as cracks, it causes warpage due to dislocation extension due to the defects and cracking of the wafer. Therefore, by controlling the size and number of defects in this region to be equal to or less than a predetermined value, it is possible to significantly reduce wafer warpage and the like.
  • the size of the defect There is a correlation between the size of the defect and the ease of occurrence of warpage or the like due to the defect. If the size of the defect is smaller than 1 ⁇ m, the warp or the like even when stress is applied to the defect. The risk of causing this is low. Further, as the number of defects increases, the amount of warpage tends to increase, but when the number is 5 or less, the amount of warpage can be kept sufficiently low.
  • an apparatus that can accurately measure the size of the defect such as a scanning electron microscope or an optical microscope, is usually used.
  • the size and number of defects at the position where the orientation flat or orientation notch is likely to cause problems such as cracks and slips due to defects due to the crystal orientation are less than a predetermined value (for example, 5 defects having a size of 1 ⁇ m or more). In the same manner as described above, warpage due to dislocation extension due to this defect and induction of wafer cracking can be prevented.
  • a predetermined value for example, 5 defects having a size of 1 ⁇ m or more.
  • a wafer having a diameter of 12 inches is generally mirror-finished on both the front and back surfaces, but a wafer having a smaller diameter (for example, 6 inches or 8 inches) has a mirror-finished surface.
  • the back surface is often in an etching finish state or subjected to backside damage.
  • the surface subjected to the etching finish or the backside damage tends to be disadvantageous in terms of strength such as crack resistance as compared with the surface subjected to the mirror finish. Therefore, this small diameter wafer, especially 6 inch and 8 inch wafers, are mirror-finished on both the front and back surfaces, and by applying the above-mentioned defect size, number and area criteria, And cracks can be greatly reduced. Further, by applying a mirror finish to the end face, it is possible to greatly reduce the warpage and cracking of the wafer as described above.
  • the silicon wafer was configured such that the second inclination angle of the second inclined surface from the back surface was within the range of a predetermined relational expression.
  • a wafer is configured in which the size and number of defects in a predetermined region (region near the center of the wafer) are controlled to a predetermined value or less.
  • the longitudinal cross-sectional view of the edge part of the wafer which concerns on this invention is shown, (a) when a taper process is given, (b) when a round process is given
  • the figure which shows the relationship between the bevel shape value at the time of forming a gallium nitride semiconductor layer in the wafer shown in FIG. 1, and a crack rate Diagram showing the relationship between the number of defects on the backside of the wafer and the amount of warpage after epi It is sectional drawing which shows extension of the slip from a defect, (a) before epi, (b) during epi film formation, (c) after epi Perspective view showing the relationship between crystal orientation, sliding direction and stress direction Diagram showing the relationship between notch formation position and warpage after epi
  • FIG. 1 (a) and 1 (b) show longitudinal sectional views of an end portion (bevel 1) of a wafer grown by the Czochralski method (CZ method).
  • the bevel 1a in FIG. 1 (a) has a tapered shape composed of a plurality of continuous planes
  • the bevel 1b in FIG. 1 (b) has a round shape having a curved surface at its end.
  • a tapered bevel 1a shown in FIG. 1A includes a surface 3 on which a nitride semiconductor layer 2 such as GaN (hereinafter referred to as an epi layer as appropriate) is formed, a back surface 4 parallel to the surface 3, and a surface 3
  • the first inclined surface 6, the rear surface 4 and the end surface which have a surface normal perpendicular to the surface normal and which are continuous with the end surface 5 constituting the outer peripheral portion of the wafer, the front surface 3 and the end surface 5, and are inclined with the front surface 3. 5 and a second inclined surface 7 that is inclined with respect to the back surface 4.
  • the first projection length in the direction along the surface 3 between the intersection of the end surface 5 and the first inclined surface 6 and the intersection of the surface 3 and the first inclined surface 6 is a1 ⁇ m
  • the second projection length in the direction along the back surface 4 between the intersection of the back surface 4 and the second inclined surface 7 is a2 ⁇ m
  • the first inclination angle from the surface 3 of the first inclined surface 6 is ⁇ 1
  • the second inclined surface 7 The second inclination angle from the back surface 4 is ⁇ 2
  • the surface interval between the front surface 3 and the back surface 4 (hereinafter referred to as wafer thickness) is T ⁇ m
  • the values of each parameter are defined by the equation a1 ⁇ tan ⁇ 1 ⁇ a2 ⁇ tan ⁇ 2.
  • the shape value of the bevel is calculated.
  • a round bevel 1b shown in FIG. 1B is continuous with a surface 3 on which a nitride semiconductor layer 2 such as GaN is formed, a back surface 4 parallel to the surface 3, and a surface normal of the surface 3.
  • the first inclined surface 6, the rear surface 4, and the curved end surface 8 are continuous with the curved end surface 8, the surface 3 and the curved end surface 8.
  • a back surface 4 and a second inclined surface 7 that is inclined.
  • the first projection length in the direction along the surface 3 between the outermost end of the curved end surface 8 and the intersection of the surface 3 and the first inclined surface 6 is a1 ⁇ m
  • the second projection length in the direction along the back surface 4 with the intersection of the inclined surface 7 is a2 ⁇ m
  • the first inclination angle from the surface of the first inclined surface 6 is ⁇ 1
  • the second projection surface from the back surface 4 of the second inclined surface 7 is second.
  • the inclination angle is ⁇ 2 and the wafer thickness is T ⁇ m
  • the shape value of the bevel defined by the equation a1 ⁇ tan ⁇ 1 ⁇ a2 ⁇ tan ⁇ 2 is calculated from the values of the parameters.
  • the shape value calculated here is an index of symmetry in the longitudinal section of the bevel 1 (1a, 1b). That is, in the longitudinal section of the bevel 1 (1a, 1b), if the shape on the front and back surfaces 3 and 4 side is completely symmetrical, the shape value becomes 0, and the shape increases as the asymmetry of the shape on the front and back surfaces 3 and 4 increases. The absolute value of the value increases.
  • the thickness of the epi layer 2 is exaggerated in order to make the epi layer 2 formed on the surface 3 side of the wafer easier to see.
  • the thickness is about several ⁇ m to several tens ⁇ m, which is sufficiently smaller than the wafer thickness T (about 600 to 800 ⁇ m). For this reason, before and after the formation of the epi layer 2, the first projection length a1 and the first inclination angle ⁇ 1 are treated as hardly changing.
  • the wafer is placed on a susceptor (not shown) of a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus with the back surface 4 facing downward. Both the front surface 3 and the back surface 4 of this wafer are mirror-finished. A counterbore is formed in the susceptor, and the wafer just fits into the counterbore. While the wafer is placed on the susceptor, the source gas is introduced into the apparatus, and the epi layer 2 is grown while heating the wafer to 1000 to 1200 ° C. At this time, as shown in FIGS. 1 (a) and 1 (b), the epitaxial layer 2 grows on the front surface 3 side where the source gas is sufficiently supplied, while the back surface 4 side is in contact with the susceptor and the source gas is difficult to flow around. Then, the epi layer 2 hardly grows.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the occurrence of cracks in the wafer when 2 was formed to 5 ⁇ m was evaluated.
  • the evaluation results are shown in FIG.
  • the horizontal axis represents the shape value (a1 ⁇ tan ⁇ 1 ⁇ a2 ⁇ tan ⁇ 2) ( ⁇ m) calculated from the bevel shape before GaN film formation, and the vertical axis represents the wafer cracking rate (%) after GaN film formation.
  • the bevel shape is a taper shape or a round shape
  • reducing the shape value that is, by bringing the longitudinal cross-sectional shapes of the bevels 1a and 1b closer to the front and back surfaces 3 and 4 symmetrically, a low crack rate (0. 1% or less).
  • the shape value exceeds 30 in the case of the taper shape
  • the shape value exceeds 40 in the case of the round shape
  • the cracking rate is clearly increased. This is because, as the shape value approaches 0, the contact stress with the susceptor acting on the bevels 1a and 1b is evenly distributed on the front and back surfaces 3 and 4 of the bevels 1a and 1b, and the stress can be relaxed.
  • the absolute value of the shape value increases, the contact stress is likely to be concentrated on either the front surface 3 side or the back surface 4 side of the bevels 1a and 1b.
  • the threshold value of the shape value of a wafer having a (111) plane orientation with a diameter of 8 inches and a thickness of 725 ⁇ m is calculated to be 34.8 for the taper shape and 46.4 for the round shape. If the crack rate management value is changed, the threshold values of the shape values of the bevels 1a and 1b also change according to the result shown in FIG. In addition, by further increasing the wafer thickness T while keeping the wafer diameter the same, the threshold value can be increased and the crack resistance of the wafer can be further improved.
  • Bevel shape values (before and after epi) when the first and second projection lengths a1 and a2, the first and second tilt angles ⁇ 1 and ⁇ 2 are changed, and when GaN is epitaxially grown on these wafers Table 1 (Taper shape, diameter 6 inches), Table 2 (Round shape, diameter 6 inches), Table 3 (Taper shape, diameter 8 inches (about 200 mm)), and Table 4 (Round shape, diameter) 8 inches).
  • the threshold corresponding to the epi thickness t is subtracted in advance from the right side of the above formula
  • the absolute value of the left side and the right side of the above formula may be different.
  • the maximum thickness of the epitaxial layer to be formed is 10 ⁇ m and the bevel is tapered
  • the right side (maximum value of the shape value) of the above equation is 0.032T from 0.048T ⁇ (10/30).
  • the bevel is round
  • the right side of the above equation is 0.048T from 0.064T ⁇ (10/40).
  • a GaN layer is formed on the surface of a wafer having a different size, number, and position of defects on the backside of the wafer. The amount of warpage was evaluated.
  • the conditions for forming the GaN layer are the same as those described in item (1) above.
  • the defect evaluation on the back side of the wafer was performed.
  • Surfscan SP1 or Surfscan SP2 both manufactured by KLA-Tencor
  • SP1 and SP2 a scanning electron microscope
  • SEM scanning electron microscope
  • the position of the defect in the wafer surface was specified by SP1 or SP2, and the specified position was observed with an SEM or an optical microscope, and the size of the defect was measured. Since the size of the defect is very small, about several ⁇ m to several tens ⁇ m, and the number is as small as about several to several tens on the wafer surface, SP1 or the like does not specify the position of the defect. Direct observation with an SEM or the like is almost impossible, and it is essential to specify the position of a defect in advance with SP1 or SP2 prior to direct observation.
  • SP1 and SP2 are the normal surface of the wafer out of the two incident optical systems in which the laser is perpendicularly incident or obliquely incident on the wafer and the scattered light of the incident light irregularly reflected by the defects present on the surface of the wafer.
  • condensing optical systems for condensing near scattered light (narrow channel side) and scattered light on a wider angle side (wide channel side) than the narrow channel side.
  • SP1 is used to measure 6 inch and 8 inch diameter wafers
  • SP2 is used to measure 8 inch and 12 inch diameter wafers.
  • SP1 and SP2 differ in terms of the wavelength of the laser to be used, but the measurement principle is the same.
  • the position of the defect in the wafer surface is specified, and the magnitude of the defect is determined from the intensity of the detected scattered light. Can be evaluated.
  • the size of the defect is not the actual size of the defect, but a standard curve of PSL (Polystyrene Latex) with a different diameter is used to create a calibration curve between the scattered light intensity and the diameter of the standard particle in advance. It is the apparent size derived by converting the calibration curve into the diameter of the PSL standard particles.
  • defects on the wafer surface that directly cause wafer cracking are often detected relatively large compared to the deposits.
  • a saturation state (Saturated) where the size is determined to have exceeded the upper limit of 1.0 ⁇ m is likely to occur.
  • defect numbers 1 and 3 while being saturated on the wide channel side, it may be determined to be smaller than 1.0 ⁇ m on the narrow channel side. This may be due to the fact that the crushing layer mark, which is the actual state of this defect, has a concave shape, and it is difficult to detect scattered light in the narrow channel as compared to the wide channel on the wide angle side.
  • wafer surface deposits that are not likely to cause direct cracking are often detected relatively small compared to defects such as cracks, and only on the wide channel side. It is often detected and not detected (ND) on the narrow channel side.
  • ND not detected
  • defect numbers 5 and 6 it is detected on both the narrow channel side and the wide channel side.
  • the size on the narrow channel side tends to be detected larger than the size on the wide channel side.
  • the defect number 4 in the case of an extra large deposit that extends over a plurality of measurement areas, it may be determined that the defect channel is clustered on the wide channel side and saturated on the narrow channel side.
  • FIG. 3 shows the measurement results of the amount of warpage of the wafer when GaN is formed on the wafer having defects on the back surface of the wafer.
  • the size of the defect shown below is an actual measurement value measured with an SEM or an optical microscope.
  • the diameter of the wafer used in this measurement is 6 inches, the thickness is 625 ⁇ m, and both the front and back surfaces are mirror-finished.
  • the horizontal axis represents the number of defects having a size of 1 ⁇ m or more in an area 22.5 mm (30% of the wafer radius) from the center on the back side of the wafer, and the vertical axis represents the amount of warpage of the wafer after epitaxy.
  • the measurement conditions of SP1 performed prior to the measurement with the SEM or the optical microscope are as shown in Table 5. Defects measured by SEM or optical microscope were distributed within a size range of 2 ⁇ m to 30 ⁇ m.
  • the amount of warpage increases as the number of defects increases. This is because, as shown in FIGS. 4A to 4C, when a tensile stress acts during the formation of the epi layer on the defect 9 (see FIG. 4A) existing on the back surface of the wafer, this defect It is considered that this is because a slip is extended from 9 (see this figure (b)), and this slip is pulled out to the surface side of the wafer (see this figure (c)) to cause a large warp. For example, when the management value of the warp amount is 20 ⁇ m or less, it can be seen that the warp amount after epi can be within the control value range by setting the number of defects to 5 or less.
  • the size of the defect it is possible to suppress the cracking of the wafer. This is because it has been found that cracks are more likely to occur as the size of the defect is larger (30 ⁇ m or more as a guideline), and the above-mentioned guideline is well below the above-mentioned guideline if the size of the defect is 1 ⁇ m.
  • FIG. 3 shows the results for wafers with a diameter of 6 inches, but for wafers with diameters of 8 inches and 12 inches, an area of 30 mm from the center (for 8 inches) or 45 mm from the center (for 12 inches)
  • the number of defects having a size of 1 ⁇ m or more was set to 5 or less, so that the amount of warpage after epi was within the control value range. If the management value of the warpage amount is changed, the number of defects that are allowed to exist within an area of 30% from the center also changes according to the result shown in FIG.
  • the defect size reference is set to 1 ⁇ m or more.
  • the defect size reference is set to 2 ⁇ m or more, 3 ⁇ m or more, 5 ⁇ m or more. While changing to 10 ⁇ m or more, etc., it is also allowed to change the number of defects allowed to exist within 30% of the center. The amount of warpage can be further reduced by controlling the size and number of defects as described above and further increasing the wafer thickness while maintaining the same wafer diameter.
  • interstitial oxygen introduced from the quartz crucible during crystal growth, boron as a dopant of p-type semiconductor, and Si oxide precipitation promotion in the wafer
  • additional elements such as nitrogen and carbon are included.
  • These additive elements aggregate in the vicinity of dislocations, which are a kind of crystal defects, to prevent the movement of dislocations, or by acting on the dislocations that the Si oxide moves to prevent the movement of dislocations. It has the effect of suppressing the occurrence of slips caused by the movement of the wafer and the cracking of the wafer.
  • the dislocation migration inhibiting action basically works more effectively as the concentration of the additive element is higher, but interstitial oxygen is 1-12 ⁇ 10 17 / cm 3 , boron is 1-100 ⁇ 10 18 / cm 3 , nitrogen Is preferably in the range of 1-10 ⁇ 10 14 / cm 3 , and carbon is preferably in the range of 1-10 ⁇ 10 16 / cm 3 .
  • the lower limit of the concentration range of each additive element is that when the additive concentration is lower than this, the dislocation migration inhibiting action is not sufficiently exhibited.
  • the upper limit of the interstitial oxygen concentration range is that if the concentration is higher than this, the Si oxide is excessively precipitated and grows, and dislocations are generated from the Si oxide itself, which may cause a decrease in strength. .
  • the upper limit of the boron concentration range is outside the predetermined resistivity range normally required for a wafer if the additive concentration is higher than this.
  • the upper limit of the concentration range of nitrogen and carbon is that if the concentration is higher than this, precipitation of Si oxide is promoted excessively, which may cause adverse effects on device characteristics.
  • the concentration of each additive element can be appropriately determined within the above concentration range.
  • interstitial oxygen is 10 ⁇ 10 17 / cm 3
  • boron is 10 ⁇ 10 6.
  • 18 / cm 3 carbon be 0.8 ⁇ 10 16 / cm 3
  • nitrogen be 5 ⁇ 10 14 / cm 3 .
  • each additive element has the above concentration (within the concentration range) over the entire wafer.
  • the tensile strength is high near the center of the wafer back surface. Since stress occurs, it is particularly preferable that the concentration is within the above-described concentration range at least in a region within 30% of the radius from the center of the back surface of the substrate.
  • FIG. 6 shows the amount of warpage of the wafer after epitaxy when GaN is formed under the same film formation conditions as in the above item (1) on a wafer in which the notch formation position is displaced from the ⁇ 110> direction around the outer periphery of the wafer. .
  • the amount of warpage increased as the notch formation position shifted from the ⁇ 110> direction.
  • the management value of the warp amount is 20 ⁇ m, it is understood that a notch needs to be formed within 20 degrees from the ⁇ 110> direction in the round shape and almost in the just ⁇ 110> direction in the taper shape.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　窒化物半導体層をシリコンウェーハ上にエピタキシャル成長させた際に、ウェーハが割れたり、転位が伸展して大きな反りが発生したりするのを抑制する。端面（５）及び第一傾斜面（６）の交点と、表面（３）及び第一傾斜面（６）の交点との間の表面（３）に沿う方向の第一投影長をａ１μｍ、端面（５）及び第二傾斜面（７）の交点と、裏面（４）及び第二傾斜面（７）の交点との間の裏面（４）に沿う方向の第二投影長をａ２μｍ、第一傾斜面（６）の表面（３）からの第一傾斜角をθ１、第二傾斜面（７）の裏面（４）からの第二傾斜角をθ２、表面（３）と裏面（４）の面間隔をＴμｍとし、各パラメータの値から、式ａ１・ｔａｎθ１－ａ２・ｔａｎθ２によって定義されるベベルの形状値を算出し、この形状値が所定範囲内となるようにベベルの形状を規定する。

Description

シリコンウェーハ
　この発明は、シリコンウェーハに関し、特に窒化物半導体（例えば、窒化ガリウム系半導体）のエピタキシャル成長用の基板として適したものに関する。
　窒化ガリウム（ＧａＮ）系半導体材料は、シリコン（Ｓｉ）の約３倍の大きなバンドギャップ、Ｓｉの約１０倍の高い絶縁破壊電界、さらに大きな飽和電子速度等の優れた特性を持つところから、無線通信分野における高周波・高出力デバイス用材料として活発に研究開発が進められており、携帯電話基地局用デバイスでは既に実用化の段階に入っている。また最近は、従来のＳｉパワーデバイスでは困難な高耐圧化と低損失化、つまり低オン抵抗化との両立が期待できるため、電力用パワーデバイスへの応用についても着目されている。オン抵抗の理論値は絶縁破壊電界の３乗に反比例することから、ＧａＮを用いたパワーデバイスではＳｉの約１／１０００の超低オン抵抗化の可能性がある。
　ＬＥＤ等の光デバイスやトランジスタ等の電子デバイスに用いられるＧａＮ系半導体材料は、一般的にサファイアやシリコンカーバイド（ＳｉＣ）などの異種基板上にエピタキシャル成長（以下、エピ成長という。）により形成されている。しかし、近年では、基板の大口径化、基板品質自体の向上、およびコストの面から、従来広く使用されてきたＳｉが、ＧａＮエピ成長用基板として広く使用されている。
　しかしながら、Ｓｉウェーハ（以下、適宜ウェーハという。）上の窒化物半導体層の結晶成長に関しては、Ｓｉに対する窒化物系半導体の結晶構造の相違、格子不整合、熱膨張係数差が存在するため、クラック、ウェーハ反り、及び転位が発生するという問題がある。これらは、ウェーハハンドリングエラーや接合リークなどの製造上の問題を発生させる。例えば、エピ成長の基板として用いるＳｉの格子定数は５．４３オングストロームであるのに対し、窒化物半導体の一つであるＧａＮの格子定数は３．１８９オングストロームである。また、Ｓｉの熱膨張係数は３．５９×１０－６／Ｋであるのに対し、ＧａＮの熱膨張係数は５．５９×１０－６／Ｋである。このように、両者の格子定数及び熱膨張係数は大きく異なるため、Ｓｉ上にそのままＧａＮをエピ成長すると、大きな歪みやクラック等が発生する問題が生じる。
　そこで、この問題を解決すべく、例えば下記特許文献１においては、Ｓｉ上に、窒化アルミニウム（ＡｌＮ）、及び窒化ガリウムアルミニウム（ＡｌＧａＮ）（本文献の段落００２５～００２６参照）をエピ成長した後に、さらにＧａＮ層（本文献の段落００２１参照）をエピ成長する技術が開示されている。ＡｌＮやＡｌＧａＮをバッファ層として作用させることで、各層間の格子不整合率が減少し、歪みが徐々に緩和するため、ウェーハの反りや転位の減少が期待できるためである。
特開２０１２－７９９５２号公報
　この特許文献１の構成においては、数μｍの厚さのエピ層を形成するために１０００～１２００℃程度の高温の熱処理を長時間（通常は数時間以上）に亘って行う必要があり、本構成のようにバッファ層を形成していたとしても、スリップ（転位）が１０９／ｃｍ２と高密度に発生したり、ウェーハが割れたりする問題が依然として生じているのが現状である。これは、バッファ層を形成することによって歪みはある程度緩和できるものの、ウェーハ端面のベベルが周囲の治具に接触して、スリップや割れの原因となる欠陥が新たに導入されたり、熱処理中に負荷される応力によって、ウェーハに元々存在する欠陥（研磨時の破砕痕やスクラッチ等）からスリップ等が伸展したりするためと推測される。
　そこで、この発明は、窒化物半導体層をシリコンウェーハ上にエピタキシャル成長させた際に、ウェーハが割れたり、転位が伸展して大きな反りが発生したりするのを抑制することを課題とする。
　上記の課題を解決するために、この発明においては、窒化物半導体層をエピタキシャル成長させるための（１１１）面方位の円板状のシリコンウェーハであって、前記窒化物半導体層を形成する表面と、前記表面と平行な裏面と、前記表面の面法線と垂直の面法線を有し、ウェーハ外周部を構成する端面と、前記表面及び前記端面と連続し、前記表面と傾斜をなす第一傾斜面と、前記裏面及び前記端面と連続し、前記裏面と傾斜をなす第二傾斜面と、を備え、前記端面及び前記第一傾斜面の交点と、前記表面及び前記第一傾斜面の交点との間の前記表面に沿う方向の第一投影長をａ１μｍ、前記端面及び前記第二傾斜面の交点と、前記裏面及び前記第二傾斜面の交点との間の前記裏面に沿う方向の第二投影長をａ２μｍ、前記第一傾斜面の前記表面からの第一傾斜角をθ１、前記第二傾斜面の前記裏面からの第二傾斜角をθ２、前記表面と前記裏面の面間隔をＴμｍ、としたときにエピタキシャル成長の前後において次式－０．０４８Ｔ≦ａ１・ｔａｎθ１－ａ２・ｔａｎθ２≦０．０４８Ｔを満たすことを特徴とするシリコンウェーハを構成した。
　あるいは、窒化物半導体層をエピタキシャル成長させるための（１１１）面方位の円板のシリコンウェーハであって、前記窒化物半導体層を形成する表面と、前記表面と平行な裏面と、表面の面法線に対して連続的に変化する面法線を有し、ウェーハ外周部を構成する曲端面と、前記表面及び前記曲端面と連続し、前記表面と傾斜をなす第一傾斜面と、前記裏面及び前記曲端面と連続し、前記裏面と傾斜をなす第二傾斜面と、を備え、前記曲端面の最外端と、前記表面及び前記第一傾斜面の交点との間の前記表面に沿う方向の第一投影長をａ１μｍ、前記曲端面の最外端と、前記裏面及び前記第二傾斜面の交点との間の前記裏面に沿う方向の第二投影長をａ２μｍ、前記第一傾斜面の前記表面からの第一傾斜角をθ１、前記第二傾斜面の前記裏面からの第二傾斜角をθ２、前記表面と前記裏面の面間隔Ｔμｍ、としたときにエピタキシャル成長の前後において次式－０．０６４Ｔ≦ａ１・ｔａｎθ１－ａ２・ｔａｎθ２≦０．０６４Ｔを満たすことを特徴とするシリコンウェーハを構成した。
　ウェーハの端面形状から上式を用いて算出される値（以下、形状値という。）を上式の左辺と右辺の範囲内に収めることにより、窒化物半導体層を形成する前後のベベルのウェーハ厚さ方向の縦断面がほぼ対称形状に維持される。このため、エピ成長のためにウェーハをエピ成長装置のサセプタに載置し、ウェーハの端面とサセプタが当接した際に、この端面にウェーハの割れ等を引き起こす原因となるクラック等の欠陥が新たに導入されるのを極力防止することができる。
　このエピ成長の際に、ウェーハ表面はエピ成長装置内を流動する原料ガスに自由に接している一方で、ウェーハ裏面はサセプタに面しているため原料ガスにほとんど接していない。その結果、ウェーハ表面側においてのみエピ成長に伴う形状変化が生じる。そこで、エピ前後におけるウェーハ表面側の形状変化を考慮して、エピ厚に相当する分だけ、上式の右辺の数値の絶対値を左辺の数値の絶対値よりも小さくすることもできる。
　前記各構成においては、前記第一投影長及び前記第二投影長が、いずれも５０μｍ以上１０００μｍ以下であり、かつ、前記第一投影長と第二投影長の差の絶対値が５０μｍ以下とするのが好ましい。
　第一投影長及び第二投影長を５０μｍ以下とすると、ベベルが角張ってしまい、サセプタ等の治具との接触によってクラック等の欠陥が導入されやすいためである。また、第一投影長及び第二投影長を１０００μｍ以上とすると、デバイスの製造に利用できるウェーハの表面積が実質的に小さくなってしまい、１枚のウェーハから製造できるデバイスの数が減少して製造歩留まりが低下するためである。また、第一投影長と第二投影長の差の絶対値が５０μｍを超えると、ベベルの形状のウェーハ表面側と裏面側の形状の非対称性が顕著となって、上記と同様に、サセプタ等との接触によってクラック等の欠陥が導入されやすいためである。
　前記第一投影長及び前記第二投影長は、５０μｍ以上２５０μｍ以下の範囲内とするのがより好ましい。このようにすると、ベベルにおける欠陥の発生をさらに抑制するとともに、デバイスの製造歩留まりをさらに高め得るためである。
　また、上記の課題を解決するために、窒化物半導体層をエピタキシャル成長させるための（１１１）面方位の円板のシリコンウェーハであって、基板裏面の中心から半径の３０％以内の領域内に存在する１μｍ以上の大きさの欠陥の個数が５個以下であることを特徴とするシリコンウェーハを構成した。
　上述したように、エピ成長用のウェーハとして用いるＳｉの格子定数と比較して、窒化物半導体（例えば、ＧａＮ）の格子定数は大幅に小さいため、窒化物半導体をＳｉの表面（上面）にエピ成長すると、このウェーハが下凸状に反る。このとき、ウェーハ面内の応力分布計算によると、ウェーハの中心付近、特に中心から半径の３０％以内に当たる領域内で、特に大きな応力（ウェーハ裏面側における引張応力）が発生することが分かる。この引張応力は、クラック等の欠陥を拡開するように作用するため、この欠陥に起因する転位の伸展に起因する反りや、ウェーハの割れを誘発する原因となる。そこで、この領域内における欠陥の大きさ及び個数を所定値以下に制御することによって、ウェーハの反り等を大幅に低減することができる。
　欠陥の大きさと、この欠陥に起因する反り等の発生のしやすさとの間には相関関係があり、欠陥の大きさが１μｍよりも小さければ、この欠陥に応力が負荷された場合でも反り等の起因となる恐れは低い。また、欠陥の個数が多くなるほど反り量が大きくなる等の傾向が見られるが、その個数が５個以下であれば、その反り量等を十分低い状態に保つことができる。この欠陥の大きさの評価には、走査電子顕微鏡や光学顕微鏡等のように、欠陥の大きさを精度よく実測できる装置が通常用いられる。
　また、結晶方位上、欠陥に起因する割れやスリップ等の問題が生じやすいオリエンテーションフラットやオリエンテーションノッチの形成位置における欠陥の大きさ及び個数を所定値以下（例えば、１μｍ以上の大きさの欠陥を５個以下）に制御することによって、上記と同様に、この欠陥に起因する転位の伸展に起因する反りや、ウェーハの割れの誘発を防止することができる。この欠陥の大きさも、上記と同様に、走査電子顕微鏡や光学顕微鏡等のように、欠陥の大きさを精度よく実測できる装置が通常用いられる。
　直径が１２インチのウェーハは表裏面とも鏡面仕上げが施されるのが一般的であるが、直径がそれよりも小径（例えば６インチ、８インチ）のウェーハは、表面に鏡面仕上げが施される一方で、裏面はエッチング仕上げの状態であったり、バックサイドダメージが施されていたりすることが多い。このエッチング仕上げやバックサイドダメージが施されている面は、鏡面仕上げが施されている面と比較して、耐割れ性等の強度面において不利となりやすい。そこで、この小径のウェーハ、特に６インチ、８インチのウェーハに対して、表裏面とも鏡面仕上げを施すとともに、上記の欠陥の大きさ、個数、及び領域の基準を適用することにより、ウェーハの反りや割れ等を大幅に低減することができる。また、端面に鏡面仕上げを施すことによっても、上記と同様に、ウェーハの反りや割れ等を大幅に低減することができる。
　この発明では、シリコンウェーハのベベルにおける第一傾斜面の表面に沿う第一投影長、第二傾斜面の裏面に沿う第二投影長、第一傾斜面の前記表面からの第一傾斜角、及び第二傾斜面の前記裏面からの第二傾斜角を所定の関係式の範囲内となるようにシリコンウェーハを構成した。この関係式を満たしたウェーハを用いることにより、エピ成長工程の全体に亘って、ウェーハの割れや反り、クラック等の欠陥に起因するスリップの発生を抑制することができ、高い製造歩留まりを確保することができる。
　あるいは、この発明では、所定領域（ウェーハの中心近傍領域）における欠陥の大きさ及び個数を所定値以下に制御したウェーハを構成した。このように構成したウェーハを用いることにより、上記と同様に、エピ成長工程の全体に亘って、ウェーハの反りや割れ、クラック等の欠陥に起因するスリップの発生を抑制することができ、高い製造歩留まりを確保することができる。
この発明に係るウェーハの端部の縦断面図を示し、（ａ）はテーパ加工を施した場合、（ｂ）はラウンド加工を施した場合 図１に示すウェーハに窒化ガリウム半導体層を形成した際のベベル形状値と割れ率との関係を示す図 ウェーハの裏面に存在する欠陥の数と、エピ後の反り量との関係を示す図 欠陥からのスリップの伸展を示す断面図であって、（ａ）はエピ前、（ｂ）はエピ成膜中、（ｃ）はエピ後 結晶方位、滑り方向及び応力方向の関係を示す斜視図 ノッチの形成位置とエピ後の反り量との関係を示す図
　（１）ベベル形状の影響について
　ベベル形状を変更したウェーハの実施形態を図面を用いて説明する。
　図１（ａ）（ｂ）にチョクラルスキー法（ＣＺ法）で結晶育成されたウェーハの端部（ベベル１）の縦断面図を示す。図１（ａ）のベベル１ａは、連続する複数の平面から構成されるテーパ形状のものであり、図１（ｂ）のベベル１ｂは、その端部に曲面を有するラウンド形状のものである。
　図１（ａ）に示すテーパ形状のベベル１ａは、ＧａＮ等の窒化物半導体層２（以下、適宜エピ層という。）を形成する表面３と、この表面３と平行な裏面４と、表面３の面法線と垂直の面法線を有し、ウェーハ外周部を構成する端面５と、表面３及び端面５と連続し、表面３と傾斜をなす第一傾斜面６と、裏面４及び端面５と連続し、裏面４と傾斜をなす第二傾斜面７と、から構成される。端面５及び第一傾斜面６の交点と、表面３及び第一傾斜面６の交点との間の表面３に沿う方向の第一投影長をａ１μｍ、端面５及び第二傾斜面７の交点と、裏面４及び第二傾斜面７の交点との間の裏面４に沿う方向の第二投影長をａ２μｍ、第一傾斜面６の表面３からの第一傾斜角をθ１、第二傾斜面７の裏面４からの第二傾斜角をθ２、表面３と裏面４の面間隔（以下、ウェーハ厚さという。）をＴμｍとし、各パラメータの値から、式ａ１・ｔａｎθ１－ａ２・ｔａｎθ２によって定義されるベベルの形状値を算出する。
　図１（ｂ）に示すラウンド形状のベベル１ｂは、ＧａＮ等の窒化物半導体層２を形成する表面３と、この表面３と平行な裏面４と、表面３の面法線に対して連続的に変化する面法線を有し、ウェーハ外周部を構成する曲端面８と、表面３及び曲端面８と連続し、表面３と傾斜をなす第一傾斜面６と、裏面４及び曲端面８と連続し、裏面４と傾斜をなす第二傾斜面７と、から構成される。曲端面８の最外端と、表面３及び第一傾斜面６の交点との間の表面３に沿う方向の第一投影長をａ１μｍ、曲端面８の最外端と、裏面４及び第二傾斜面７の交点との間の裏面４に沿う方向の第二投影長をａ２μｍ、第一傾斜面６の表面からの第一傾斜角をθ１、第二傾斜面７の裏面４からの第二傾斜角をθ２、ウェーハ厚さをＴμｍとし、各パラメータの値から、式ａ１・ｔａｎθ１－ａ２・ｔａｎθ２によって定義されるベベルの形状値を算出する。
　ここで算出した形状値は、ベベル１（１ａ、１ｂ）の縦断面における対称性の指標となる。すなわち、ベベル１（１ａ、１ｂ）の縦断面において、表裏面３、４側の形状が完全に対称であれば形状値は０となり、表裏面３、４側の形状の非対称性が大きくなるほど形状値の絶対値は大きくなる。
　なお、図１（ａ）（ｂ）においては、ウェーハの表面３側に形成したエピ層２を見やすくするため、このエピ層２の厚みを誇張して描いているが、実際のエピ層２の厚さは数μｍから数十μｍ程度であって、ウェーハ厚さＴ（６００～８００μｍ程度）と比較して十分小さい。このため、エピ層２の形成前後において、第一投影長ａ１及び第一傾斜角θ１は、ほとんど変化しないとして取り扱うことにする。
　ウェーハは、裏面４を下向きとした状態でＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置のサセプタ（図示せず）に載置される。このウェーハの表面３及び裏面４の両面には鏡面仕上げが施されている。サセプタには座繰りが形成されていて、この座繰りにウェーハがちょうど嵌り込むようになっている。ウェーハをサセプタに載置した状態で、装置内に原料ガスを導入して、ウェーハを１０００～１２００℃に加熱しつつエピ層２を成長させる。この際、図１（ａ）（ｂ）に示すように、十分に原料ガスが供給される表面３側ではエピ層２が成長する一方で、サセプタに接していて原料ガスが回り込みにくい裏面４側では、エピ層２はほとんど成長しない。
　図１（ａ）（ｂ）に示すベベル１ａ、１ｂを形成した直径６インチ（約１５０ｍｍ）、厚さ６２５μｍの（１１１）面方位を有するシリコンウェーハに、窒化ガリウム半導体（ＧａＮ）からなるエピ層２を５μｍ形成した際のウェーハの割れ発生状況を評価した。その評価結果を図２に示す。横軸はＧａＮ成膜前のベベル形状から算出した形状値（ａ１・ｔａｎθ１－ａ２・ｔａｎθ２）（μｍ）、縦軸はＧａＮ成膜後のウェーハ割れ率（％）を示す。ベベル形状がテーパ形状及びラウンド形状のいずれの場合においても、形状値を小さくする、すなわちベベル１ａ、１ｂの縦断面形状を表裏面３、４側で対称に近付けることによって、低い割れ率（０．１％以下）を達成することができた。その一方で、テーパ形状の場合は形状値が３０を超えると、ラウンド形状の場合は形状値が４０を超えると、割れ率は急上昇することが明らかとなった。これは、形状値が０に近付くほど、ベベル１ａ、１ｂに作用するサセプタとの接触応力が、ベベル１ａ、１ｂの表裏面３、４側に均等に分散してその応力を緩和し得るのに対し、形状値の絶対値が大きくなるほど、その接触応力がベベル１ａ、１ｂの表面３側又は裏面４側のいずれか一方に集中しやすくなることに起因する可能性がある。
　図２に示す結果から、製造ラインにおける割れ率管理値を例えば０．１％以下とする場合、ベベル１ａ、１ｂがテーパ形状の場合は形状値を３０以下、ラウンド形状の場合は形状値を４０以下とする必要があるといえる。割れに対するウェーハ強度は、その厚さに比例するため、厚さ６２５μｍのウェーハを用いて得られた形状値の閾値（テーパ形状の場合３０、ラウンド形状の場合４０）を任意のウェーハ厚さＴに拡張することができる。すなわち、上記の割れ率管理値（０．１％以下）を達成するための形状値の閾値は、テーパ形状の場合３０／６２５×Ｔ＝０．０４８Ｔ、ラウンド形状の場合４０／６２５×Ｔ＝０．０６４Ｔとなる。これより、直径８インチ、厚さ７２５μｍの（１１１）面方位を有するウェーハの形状値の閾値を算出すると、テーパ形状の場合３４．８、ラウンド形状の場合４６．４となる。この割れ率管理値が変更されれば、ベベル１ａ、１ｂの形状値の閾値も図２に示す結果に従って変化する。なお、ウェーハの直径を同一としつつウェーハ厚さＴをさらに増加させることにより、前記閾値を高めて、ウェーハの耐割れ性をさらに向上することもできる。
　第一及び第二投影長ａ１、ａ２、第一及び第二傾斜角θ１、θ２を変えたときのベベル形状値（エピ前、エピ後）、及びこれらのウェーハにＧａＮをエピ成長させた際の実際の割れ率を表１（テーパ形状、直径６インチ）、表２（ラウンド形状、直径６インチ）、表３（テーパ形状、直径８インチ（約２００ｍｍ））、及び表４（ラウンド形状、直径８インチ）にそれぞれまとめる。なお、エピ前のベベル形状値は、上記の式ａ１・ｔａｎθ１－ａ２・ｔａｎθ２を用いて、エピ後のベベル形状値は、式（ａ１・ｔａｎθ１＋ｔ）－ａ２・ｔａｎθ２（ｔはエピ厚）を用いてそれぞれ計算される。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　このように、任意の第一及び第二投影長、第一及び第二傾斜角、ウェーハ直径、エピ厚を有するウェーハについて、ベベル形状値と上記の閾値とを比較することによって、割れの発生を予測できることが分かる。また、表１～４の比較例に示すように、ベベル形状値が閾値以下であっても、第一及び第二投影長ａ１、ａ２が、５０μｍ以上１０００μｍ以下の範囲内にないときは、割れ率が割れ率管理値の０．１％を超えてしまうことが分かる。
　エピ後の使用目的（製造するデバイスの種類）が明らかであって、おおよそのエピ厚ｔが既知の場合には、上記式の右辺側からそのエピ厚ｔに相当する閾値分を予め引いて、上記式の左辺と右辺の絶対値が異なるようにしておくこともできる。例えば、成膜するエピ層の最大厚さが１０μｍであって、ベベルがテーパ形状の場合、上記の式の右辺（形状値の最大値）は０．０４８Ｔ×（１０／３０）より０．０３２Ｔとなり、ベベルがラウンド形状の場合、上記の式の右辺は０．０６４Ｔ×（１０／４０）より０．０４８Ｔとなる。このように右辺を決めておけば、エピ層の成膜後に、形状値が閾値を超えてしまうのを防いで、エピ層の成膜後にウェーハが割れる問題を確実に防止することができる。
　（２）ウェーハ裏面の欠陥の大きさ、個数、及び欠陥位置の影響について
　ウェーハ裏面の欠陥の大きさ、個数、及び欠陥位置が異なるウェーハの表面にＧａＮ層を成膜し、成膜後のウェーハの反り量を評価した。ＧａＮ層の成膜条件は、上記項目（１）において説明したのと同じである。
　このＧａＮ層の成膜に先立って、ウェーハ裏面側の欠陥評価を行った。欠陥評価には、Ｓｕｒｆｓｃａｎ　ＳＰ１、又はＳｕｒｆｓｃａｎ　ＳＰ２（いずれもＫＬＡ－Ｔｅｎｃｏｒ社製）（以下、それぞれＳＰ１、ＳＰ２という。）と、走査電子顕微鏡（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）（以下、ＳＥＭという。）又は光学顕微鏡を使用した。ＳＰ１又はＳＰ２でウェーハ面内における欠陥の位置を特定し、その特定した位置をＳＥＭ又は光学顕微鏡で観察して、その欠陥の大きさを測定した。なお、この欠陥の大きさは数μｍ～数十μｍ程度と非常に小さく、しかもその数がウェーハ面内に数個～数十個程度と少ないため、ＳＰ１等で欠陥の位置を特定せずにＳＥＭ等で直接観察することはほぼ不可能であり、直接観察に先立って、ＳＰ１又はＳＰ２で事前に欠陥の位置を特定しておくことが必須である。
　ＳＰ１、ＳＰ２は、レーザをウェーハに対して垂直入射又は斜め入射する２系統の入射光学系と、ウェーハの表面に存在する欠陥によって乱反射された入射光の散乱光のうち、ウェーハの面法線に近い散乱光（ナローチャンネル側）と、前記ナローチャンネル側よりも広角側の散乱光（ワイドチャンネル側）をそれぞれ集光する２系統の集光光学系とを備えている。ＳＰ１は直径が６インチ及び８インチのウェーハの測定に、ＳＰ２は直径が８インチ及び１２インチのウェーハの測定にそれぞれ用いられる。
　ＳＰ１とＳＰ２は、使用するレーザの波長の点で相違するが、その測定原理は同じであり、ウェーハ面内における欠陥の位置を特定するとともに、検知された散乱光の強度から、欠陥の大きさを評価することができる。この欠陥の大きさは、欠陥の実際の大きさではなく、直径の異なるＰＳＬ（Ｐｏｌｙｓｔｙｒｅｎｅ　Ｌａｔｅｘ）の標準粒子を用いて、散乱光強度と標準粒子の直径との間の検量線を予め作成しておき、この検量線からＰＳＬ標準粒子の直径へと換算することによって導出した見掛け上の大きさである。ウェーハを回転しつつその面内で移動してレーザをスキャンすることにより、欠陥位置及び大きさのウェーハ面内マッピングを行うことができる。
　ワイドチャンネルでは相対的に小さい欠陥を、ナローチャンネルでは相対的に大きい欠陥を主に検出する。今回の欠陥評価では、表５（ＳＰ１用）及び表６（ＳＰ２用）に示すように、ワイドチャンネルのレンジを０．１－１．０μｍ、ナローチャンネルのレンジを０．２９５－５０μｍに設定した。また、２系統ある入射光学系のうち、ウェーハに対して垂直入射する入射光学系を選択した。なお、表５及び表６に示すＳＰ１、ＳＰ２の測定条件はあくまでも一例であって、ウェーハの表面状態、測定対象となる欠陥の大きさ等の種々の要因を考慮して、適宜変更することができる。また、垂直入射する入射光学系の代わりに、斜め入射する入射光学系を採用することもできる。
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
　ウェーハの表面には、クラックや破砕層痕等の凹状の欠陥だけでなく、パーティクル等の凸状の付着物も存在する。この欠陥と付着物は、その大きさや形状（凹状又は凸状）に違いがあることから、ＳＰ１又はＳＰ２の測定において明確に区別することができる。
　例えば、表７に示すように、ウェーハの割れの直接的原因となるウェーハ表面の欠陥は、付着物と比較して相対的に大きめに検知されることが多く、ナローチャンネル側及びワイドチャンネル側の両方で検知され、しかも、相対的に小さい欠陥を検知するワイドチャンネル側で、その大きさがレンジ上限の１．０μｍを超えたと判断される飽和状態（Ｓａｔｕｒａｔｅｄ）となりやすい。このとき、欠陥番号１、３に示すように、ワイドチャンネル側で飽和状態となる一方で、ナローチャンネル側で１．０μｍよりも小さいと判断される場合がある。これは、この欠陥の実態である破砕層痕が凹状をしており、広角側のワイドチャンネルと比較して、ナローチャンネルで散乱光が検知されにくいことに起因する可能性がある。
　これに対し、表８に示すように、割れの直接的原因となりにくいウェーハ表面の付着物は、クラック等の欠陥と比較して相対的に小さめに検知されることが多く、ワイドチャンネル側でのみ検知され、ナローチャンネル側で検知されない（ＮＤ）ことが多い。この付着物の大きさがある程度大きくなると、欠陥番号５、６に示すように、ナローチャンネル側及びワイドチャンネル側の両方で検知される。この場合、ワイドチャンネル側の大きさよりも、ナローチャンネル側の大きさの方が大きめに検出される傾向がある。これは、この欠陥の実態であるパーティクルが凸状をしており、凹状の欠陥とは逆に、広角側のワイドチャンネルと比較して、ナローチャンネルで散乱光が検知されやすいことに起因する可能性がある。欠陥番号４に示すように、複数の測定エリアに跨るような特大付着物の場合は、ワイドチャンネル側で欠陥の集合体（Ｃｌｕｓｔｅｒｉｎｇ）、ナローチャンネル側で飽和状態とそれぞれ判断される場合もある。
　このように、ＳＰ１及びＳＰ２の測定において、凹状の欠陥と凸状の付着物との間で、ナローチャンネルとワイドチャンネルで検出される大きさに相違があることから、両者を区別して検出することができる。ただし、ＳＰ１又はＳＰ２で測定された欠陥の大きさは、凹状の欠陥又は凸状の付着物の区別のために用いられるに留まり、ウェーハの反りや割れとの関係を評価する際には、ＳＥＭや光学顕微鏡を用いた実測値を用いることとする。
Figure JPOXMLDOC01-appb-T000007
Figure JPOXMLDOC01-appb-T000008
　ウェーハ裏面に欠陥が存在するウェーハにＧａＮを成膜したときのウェーハの反り量の測定結果を図３に示す。以下において示す欠陥の大きさは、ＳＥＭ又は光学顕微鏡で測定した実測値である。この測定で使用したウェーハの直径は６インチ、厚さは６２５μｍであり、その表面及び裏面の両面ともに鏡面仕上げとなっている。横軸はウェーハ裏面側の中心から２２．５ｍｍ（ウェーハ半径の３０％）の領域内における１μｍ以上の大きさの欠陥の数、縦軸はエピ後のウェーハの反り量を示す。ＳＥＭ又は光学顕微鏡での測定に先立って行ったＳＰ１の測定条件は、表５に示す通りである。ＳＥＭ又は光学顕微鏡で測定された欠陥は、２μｍから３０μｍの大きさ範囲内に分布していた。
　この測定結果から、欠陥の数が多いほど反り量が大きくなることが分かる。これは、図４（ａ）－（ｃ）に示すように、ウェーハの裏面に存在する欠陥９（本図（ａ）参照）に対し、エピ層の形成中に引張応力が作用すると、この欠陥９からスリップが伸展し（本図（ｂ）参照）、このスリップがウェーハの表面側に抜ける（本図（ｃ）参照）ことによって大きな反りが引き起こされるためであると考えられる。例えば、反り量の管理値を２０μｍ以下とした場合、欠陥数を５個以下とすることにより、エピ後の反り量をその管理値範囲内とすることができることが分かる。
　本図中には表示されていないが、中心から２２．５ｍｍの範囲外に１μｍ以上の欠陥が存在しても、ウェーハの反り量にはほとんど影響しないことも確認できた。これは、ウェーハの中心から２２．５ｍｍの範囲内で大きな引張応力が作用する一方で、その範囲外ではその引張応力が相対的に小さくなり、仮に欠陥が存在してもスリップ源とならないためである。また、中心から２２．５ｍｍの範囲内に１μｍよりも小さい欠陥が存在しても、ウェーハの反り量にはほとんど影響しないことも確認できた。これは、応力が負荷された際にスリップ源となり得るための欠陥の大きさの最小閾値があるためと推定される。
　このように欠陥の大きさを管理することによって、ウェーハの割れの抑制も図ることができる。割れは欠陥の大きさが大きいほど（目安として３０μｍ以上）発生しやすいことが分かっており、上記の欠陥の大きさ（１μｍ）であれば、上記目安を十分下回っているからである。
　また、本図中には表示されていないが、ウェーハ面内にほぼ同数の欠陥が存在する場合、その欠陥の大きさが大きいほど、反り量は大きくなることも確認できた。
　図３は直径が６インチのウェーハの結果について示したが、直径が８インチ及び１２インチのウェーハについても、中心から３０ｍｍ（８インチの場合）、又は中心から４５ｍｍ（１２インチの場合）の領域内において、１μｍ以上の大きさの欠陥の個数を５個以下とすることにより、エピ後の反り量をその管理値範囲内とすることができた。この反り量の管理値が変更されれば、中心から３０％の領域内に存在が許容される欠陥の数も図３に示す結果に従って変化する。
　また、上記においては、欠陥の大きさの基準を１μｍ以上としたが、光学顕微鏡を用いる場合において、その解像度が１μｍに達しない場合、欠陥の大きさの基準を２μｍ以上、３μｍ以上、５μｍ以上、１０μｍ以上等と変更するとともに、中心から３０％の領域内に存在が許容される欠陥の数を変更することも許容される。なお、上記のように欠陥の大きさと数を制御するとともに、ウェーハの直径を同一としつつウェーハ厚さをさらに増加させることにより、反り量をさらに低減することもできる。
　（３）格子間酸素及び添加物の濃度の影響について
　ウェーハ中には、結晶育成時に石英坩堝から導入される格子間酸素、ｐ型半導体のドーパントであるボロン、ウェーハ中のＳｉ酸化物の析出促進を図るための窒素、カーボン等の添加元素が含まれている。これらの添加元素は、結晶欠陥の一種である転位の近傍に凝集して転位の移動を阻止したり、Ｓｉ酸化物が移動する転位と作用して、その移動を阻止したりすることにより、転位の移動によって生じるスリップの発生やウェーハの割れを抑制する作用を奏する。
　転位の移動阻止作用は、基本的に添加元素の濃度が高いほど有効に作用するが、格子間酸素は１－１２×１０１７／ｃｍ３、ボロンは１－１００×１０１８／ｃｍ３、窒素は１－１０×１０１４／ｃｍ３、カーボンは１－１０×１０１６／ｃｍ３の範囲内とするのが好ましい。各添加元素の濃度範囲の下限は、添加濃度がこれ以下だと、転位の移動阻止作用が十分に発揮されないためである。格子間酸素の濃度範囲の上限は、これ以上の濃度だと、Ｓｉ酸化物が過剰に析出及び成長して、このＳｉ酸化物自体から転位が発生して、強度低下の原因となり得るためである。ボロンの濃度範囲の上限は、これ以上の添加濃度とすると、ウェーハに通常要求される所定の抵抗率の範囲外となってしまうためである。窒素及びカーボンの濃度範囲の上限は、これ以上の添加濃度とすると、Ｓｉ酸化物の析出が過剰に促進されて、デバイス特性に悪影響を及ぼす原因となり得るためである。
　必要とされるウェーハ特性を考慮して、上記の濃度範囲内において各添加元素の濃度を適宜決定することができるが、特に、格子間酸素を１０×１０１７／ｃｍ３、ボロンを１０×１０１８／ｃｍ３、カーボンを０．８×１０１６／ｃｍ３、窒素を５×１０１４／ｃｍ３とするのが好ましい。ウェーハの強度向上の観点からは、ウェーハ全体に亘って各添加元素を上記の濃度（濃度範囲内）とすることが好ましいが、上記項目（２）で説明したようにウェーハ裏面中心近傍で高い引張応力が生じることから、少なくとも基板裏面のうち中心から半径の３０％以内の領域内において、上記の濃度範囲内となっていることが特に好ましい。
　（４）端面を鏡面仕上げとすることの影響について
　ウェーハの裏面を鏡面仕上げとするとともに、端面も鏡面仕上げとしてこの端面の欠陥を除去することにより、ウェーハの割れや反り量のさらなる低減を図ることができる。この一連の鏡面仕上げに係る工程の一例を説明する。まず、インゴットをスライスして得られたウェーハを粗研磨（ラッピング）し、ウェーハ表面の機械ダメージを取り除く。この粗研磨の工程の前後いずれかに、端面（ベベル）の面取り加工を行う。次に、ウェーハの表裏面の鏡面研磨（Ｄｏｕｂｌｅ　Ｓｉｄｅ　Ｐｏｌｉｓｈ：ＤＳＰ）を行い、引き続いて端面研磨（Ｐｏｌｉｓｈｉｎｇ　Ｃｏｒｎｅｒ　Ｒｏｕｎｄｉｎｇ：ＰＣＲ）を行い、この端面を鏡面とする。最後に、仕上げとしてウェーハ表面の鏡面研磨を枚葉式の研磨装置で行い、洗浄・検査を経て一連の工程を完了する。
　（５）ノッチ作成位置の影響について
　ウェーハのエッジには結晶方位を示すためのノッチが形成されているが、このノッチはウェーハ中心方向に向かう凹状をしているため、プロセス中に応力集中が生じてスリップの起点となることがある。そして、このスリップが伸展することにより、エピ後のウェーハの反りが引き起こされる。スリップの起点のなりやすさは、図５に示すように、ウェーハに作用する応力Ｆの方向とＳｉ結晶の滑り面（（１１１）面）の方向ｎとのなす角をθ、応力Ｆと滑り方向（＜１１０＞方向）ｂとのなす角をΦとしたときに、ｃｏｓθ・ｃｏｓΦで定義されるシュミット因子Ｓの大小によって決まり、このシュミット因子Ｓが大きいほど滑り面での転位の滑りが生じやすい（スリップが生じやすい）と判断される。
　このシュミット因子Ｓは、ノッチを＜１１０＞方向に形成したときに最も小さく、この＜１１０＞方向からずれるほど大きくなる。図６に、ノッチの形成位置を＜１１０＞方向からウェーハの外周周りに変位させたウェーハにＧａＮを上記項目（１）と同じ成膜条件で形成したときのエピ後のウェーハの反り量を示す。ベベルがラウンド形状及びテーパ形状のいずれの場合も、ノッチの形成位置が＜１１０＞方向からずれるのに伴って反り量は増大した。例えば、反り量の管理値を２０μｍとすると、ラウンド形状の場合＜１１０＞方向から２０度以内に、テーパ形状の場合ほぼジャスト＜１１０＞方向にノッチを形成する必要があることが分かる。
　上記の各実施例はあくまでも一例であって、本願発明の窒化物半導体層をシリコンウェーハ上にエピタキシャル成長させた際に、ウェーハが割れたり、転位が伸展して大きな反りが発生したりするのを抑制する、という課題を解決し得る限りにおいて、その構成を適宜変更することは許容される。
１（１ａ、１ｂ）　ベベル
２　窒化物半導体層（エピ層）
３　表面
４　裏面
５　端面
６　第一傾斜面
７　第二傾斜面
８　曲端面
９　欠陥

Claims (6)

  1. 　窒化物半導体層をエピタキシャル成長させるための（１１１）面方位の円板状のシリコンウェーハであって、
    　前記窒化物半導体層（２）を形成する表面（３）と、前記表面（３）と平行な裏面（４）と、前記表面（３）の面法線と垂直の面法線を有し、ウェーハ外周部を構成する端面（５）と、前記表面（３）及び前記端面（５）と連続し、前記表面（３）と傾斜をなす第一傾斜面（６）と、前記裏面（４）及び前記端面（５）と連続し、前記裏面（４）と傾斜をなす第二傾斜面（７）と、を備え、
    　前記端面（５）及び前記第一傾斜面（６）の交点と、前記表面（３）及び前記第一傾斜面（６）の交点との間の前記表面（３）に沿う方向の第一投影長をａ１μｍ、
    　前記端面（５）及び前記第二傾斜面（７）の交点と、前記裏面（４）及び前記第二傾斜面（７）の交点との間の前記裏面（４）に沿う方向の第二投影長をａ２μｍ、
    　前記第一傾斜面（６）の前記表面（３）からの第一傾斜角をθ１、
    　前記第二傾斜面（７）の前記裏面（４）からの第二傾斜角をθ２、
    　前記表面（３）と前記裏面（４）の面間隔をＴμｍ、
    としたときにエピタキシャル成長の前後において次式
    －０．０４８Ｔ≦ａ１・ｔａｎθ１－ａ２・ｔａｎθ２≦０．０４８Ｔ
    を満たすことを特徴とするシリコンウェーハ。
  2. 　窒化物半導体層をエピタキシャル成長させるための（１１１）面方位の円板のシリコンウェーハであって、
    　前記窒化物半導体層（２）を形成する表面（３）と、前記表面（３）と平行な裏面（４）と、表面（３）の面法線に対して連続的に変化する面法線を有し、ウェーハ外周部を構成する曲端面（８）と、前記表面（３）及び前記曲端面（８）と連続し、前記表面（３）と傾斜をなす第一傾斜面（６）と、前記裏面（４）及び前記曲端面（８）と連続し、前記裏面（４）と傾斜をなす第二傾斜面（７）と、を備え、
    　前記曲端面（８）の最外端と、前記表面（３）及び前記第一傾斜面（６）の交点との間の前記表面（３）に沿う方向の第一投影長をａ１μｍ、
    　前記曲端面（８）の最外端と、前記裏面（４）及び前記第二傾斜面（７）の交点との間の前記裏面（４）に沿う方向の第二投影長をａ２μｍ、
    　前記第一傾斜面（６）の前記表面（３）からの第一傾斜角をθ１、
    　前記第二傾斜面（７）の前記裏面（４）からの第二傾斜角をθ２、
    　前記表面（３）と前記裏面（４）の面間隔をＴμｍ、
    としたときにエピタキシャル成長の前後において次式
    －０．０６４Ｔ≦ａ１・ｔａｎθ１－ａ２・ｔａｎθ２≦０．０６４Ｔ
    を満たすことを特徴とするシリコンウェーハ。
  3. 　前記第一投影長及び前記第二投影長が、いずれも５０μｍ以上１０００μｍ以下であり、かつ、前記第一投影長と第二投影長の差の絶対値が５０μｍ以下であることを特徴とする請求項１又は２に記載のシリコンウェーハ。
  4. 　窒化物半導体層をエピタキシャル成長させるための（１１１）面方位の円板のシリコンウェーハであって、
    　基板の裏面（４）の中心から半径の３０％以内の領域内に存在する１μｍ以上の大きさの欠陥（９）の個数が５個以下であることを特徴とするシリコンウェーハ。
  5. 　基板の表面（３）及び前記裏面（４）の両面に鏡面仕上げを施した、直径が６インチ又は８インチであることを特徴とする請求項４に記載のシリコンウェーハ。
  6. 　基板の端面に鏡面仕上げを施した請求項４又は５に記載のシリコンウェーハ。
PCT/JP2014/083275 2014-01-28 2014-12-16 シリコンウェーハ WO2015114974A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201480066934.3A CN105814245B (zh) 2014-01-28 2014-12-16 硅晶片
CN201810193893.4A CN108461384B (zh) 2014-01-28 2014-12-16 硅晶片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014013092A JP2015140270A (ja) 2014-01-28 2014-01-28 シリコンウェーハ
JP2014-013092 2014-01-28

Publications (1)

Publication Number Publication Date
WO2015114974A1 true WO2015114974A1 (ja) 2015-08-06

Family

ID=53756568

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/083275 WO2015114974A1 (ja) 2014-01-28 2014-12-16 シリコンウェーハ

Country Status (4)

Country Link
JP (1) JP2015140270A (ja)
CN (2) CN105814245B (ja)
TW (1) TWI570260B (ja)
WO (1) WO2015114974A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731978B (zh) * 2017-09-30 2019-03-08 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
CN111356794B (zh) 2018-02-23 2022-09-27 住友电气工业株式会社 氮化镓晶体基板
EP3567138B1 (en) * 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
DE102022000425A1 (de) * 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh III-N-Silizium Halbleiterscheibe
DE102022000424A1 (de) * 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5980934A (ja) * 1983-09-16 1984-05-10 Nec Corp 半導体装置の製造方法
JPH0496247A (ja) * 1990-08-03 1992-03-27 Shin Etsu Handotai Co Ltd エピタキシャル成長用半導体ウェーハ、およびその製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
JP2006128269A (ja) * 2004-10-27 2006-05-18 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2011107882A (ja) * 2009-11-16 2011-06-02 Sumco Corp シリコンウェーハの工程計画立案システム、工程計画立案方法及びプログラム
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915146B2 (ja) * 2006-06-08 2012-04-11 信越半導体株式会社 ウェーハの製造方法
JP4390007B2 (ja) * 2008-04-07 2009-12-24 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
JP2011044606A (ja) * 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
JP2013038116A (ja) * 2011-08-04 2013-02-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5980934A (ja) * 1983-09-16 1984-05-10 Nec Corp 半導体装置の製造方法
JPH0496247A (ja) * 1990-08-03 1992-03-27 Shin Etsu Handotai Co Ltd エピタキシャル成長用半導体ウェーハ、およびその製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
JP2006128269A (ja) * 2004-10-27 2006-05-18 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2011107882A (ja) * 2009-11-16 2011-06-02 Sumco Corp シリコンウェーハの工程計画立案システム、工程計画立案方法及びプログラム
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method

Also Published As

Publication number Publication date
CN105814245A (zh) 2016-07-27
CN108461384B (zh) 2022-10-28
TW201542853A (zh) 2015-11-16
CN105814245B (zh) 2018-09-04
JP2015140270A (ja) 2015-08-03
CN108461384A (zh) 2018-08-28
TWI570260B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
WO2015114974A1 (ja) シリコンウェーハ
KR101659380B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
US9896781B2 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP2007197276A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
US10837124B2 (en) Gallium nitride substrate
US9378946B2 (en) Silicon substrates with compressive stress and methods for production of the same
Nakamura et al. TaC-coated graphite prepared via a wet ceramic process: Application to CVD susceptors for epitaxial growth of wide-bandgap semiconductors
JP2018041851A (ja) 窒化物半導体基板
KR102071161B1 (ko) SiC 에피택셜 웨이퍼의 제조 방법
JP2012066943A (ja) 窒化物半導体形成用基板及び窒化物半導体
US9633843B2 (en) Silicon substrates with compressive stress and methods for production of the same
JP2011073931A (ja) 窒化ガリウム基板
JP6556664B2 (ja) 窒化物半導体基板
KR102508213B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
KR102508209B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
TW201937731A (zh) 氮化鎵結晶基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14880811

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14880811

Country of ref document: EP

Kind code of ref document: A1