CN107731978B - 一种led的外延结构及其制作方法 - Google Patents

一种led的外延结构及其制作方法 Download PDF

Info

Publication number
CN107731978B
CN107731978B CN201710919143.6A CN201710919143A CN107731978B CN 107731978 B CN107731978 B CN 107731978B CN 201710919143 A CN201710919143 A CN 201710919143A CN 107731978 B CN107731978 B CN 107731978B
Authority
CN
China
Prior art keywords
layer
nitride
buffer layer
elevated regions
plane domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710919143.6A
Other languages
English (en)
Other versions
CN107731978A (zh
Inventor
陈凯轩
林志伟
卓祥景
尧刚
王爱民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201710919143.6A priority Critical patent/CN107731978B/zh
Publication of CN107731978A publication Critical patent/CN107731978A/zh
Priority to PCT/IB2018/055749 priority patent/WO2019092511A1/en
Priority to US16/050,899 priority patent/US10658541B2/en
Application granted granted Critical
Publication of CN107731978B publication Critical patent/CN107731978B/zh
Priority to US16/826,160 priority patent/US11328924B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种LED的外延结构及其制作方法，该制作方法包括：提供一图形化的衬底，所述衬底具有一用于形成氮化物外延层的第一表面，所述第一表面具有平面区域以及凸起区域；形成覆盖所述第一表面的牺牲层；去除位于所述平面区域的所述牺牲层；形成覆盖所述牺牲层以及所述平面区域的氮化物缓冲层；在位于所述凸起区域顶部的所述氮化物缓冲层形成开口，露出位于所述凸起区域顶部的所述牺牲层；去除覆盖所述凸起区域的所述牺牲层，去除位于所述凸起区域浮离的所述氮化物缓冲层，仅保留位于所述平面区域的氮化物缓冲层；以位于所述平面区域的所述氮化物缓冲层为基核沉积氮化物外延层。本发明技术方案提高了LED的外延结构的均匀性以及可靠性。

Description

一种LED的外延结构及其制作方法
技术领域
本发明涉及半导体器件制作技术领域，更具体的，涉及一种LED的外延结构及其制作方法。
背景技术
LED(发光二极管)由于具有低压驱动、节能高效、稳定性好、响应速度快、无污染以及制作成本低等诸多优点，被广泛的应用于电子设备指示灯、彩色显示屏、汽车信号灯、电动车照明灯、广告牌以及显示器等诸多领域。
参考图1，图1为现有技术中常见的一种LED的结构示意图，LED一般需要在衬底上形成缓冲层，为了提高外延层的晶体质量以及LED的取光效率，采用图形化的衬底101作为外延生长的基板，该衬底101为在普通平板基板的基础上通过光刻和刻蚀形成，使得其一个表面具有平面区域104以及凸起区域，所述凸起区域具有侧壁103。
现有制作方法中，为了在衬底101上采用金属有机化学气相沉积(MOCVD)的方法获得高质量的氮化物外延层105，通常需要在低温下先沉积一层氮化物缓冲层102，然后在缓冲层102上再生长氮化物外延层105。
在衬底101上沉积氮化物缓冲层102的时候，氮化物缓冲层102会同时沉积在图形的凸起区域的侧壁103和平面区域104上。在后续的外延生长过程中，氮化物外延层105会同时以侧壁103上的第一部分氮化物缓冲层102a和平面区域104上的第二部分氮化物缓冲层102b为基础，同时在侧壁法向106和衬底法向107上形核生长。对于最终形成的氮化物外延层105，沿着侧壁法向106生长的第一氮化物外延层105a的晶面与沿着衬底法向107生长的第二氮化物外延层105b的晶面在交界处会产生巨大的应力，导致外延片翘曲，从而影响外延片的均匀性。此外在晶面的交界处还会产生缺陷和位错，影响产品的可靠性。
发明内容
为了解决上述问题，本发明技术方案提供了一种LED的外延结构及其制作方法，提高了LED的外延结构的均匀性以及可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种制作方法，用于制备LED的外延结构，所述制作方法包括：
提供一图形化的衬底，所述衬底具有一用于形成氮化物外延层的第一表面，所述第一表面具有平面区域以及凸起区域；
形成覆盖所述第一表面的牺牲层；
去除位于所述平面区域的所述牺牲层；
形成覆盖所述牺牲层以及所述平面区域的氮化物缓冲层；
在位于所述凸起区域顶部的所述氮化物缓冲层形成开口，露出位于所述凸起区域顶部的所述牺牲层；
去除覆盖所述凸起区域的所述牺牲层，同时去除位于所述凸起区域浮离的所述氮化物缓冲层，仅保留位于所述平面区域的所述氮化物缓冲层；
以位于所述平面区域的所述氮化物缓冲层为基核沉积氮化物外延层。
优选的，在上述制作方法中，所述形成覆盖所述第一表面的牺牲层包括：
在所述第一表面沉积二氧化硅或氮化硅层，作为所述牺牲层。
优选的，在上述制作方法中，所述去除位于所述平面区域的所述牺牲层包括：
在所述牺牲层的表面形成光刻胶层；
图案化所述光刻胶层，去除位于所述平面区域的光刻胶层；
以图案化后的所述光刻胶层为掩膜，刻蚀所述牺牲层，去除位于所述平面区域的所述牺牲层；
去除剩余的所述光刻胶层。
优选的，在上述制作方法中，所述形成覆盖所述牺牲层以及所述平面区域的氮化物缓冲层包括：
在所述牺牲层的表面以及所述平面区域的表面沉积氮化铝或氮化镓层，作为所述氮化物缓冲层。
优选的，在上述制作方法中，所述氮化物缓冲层的厚度范围为0.5nm-500nm，包括端点值。
优选的，在上述制作方法中，所述氮化物缓冲层的厚度范围为1nm-100nm，包括端点值。
优选的，在上述制作方法中，所述去除覆盖所述凸起区域的所述牺牲层，同时去除位于所述凸起区域浮离的所述氮化物缓冲层包括：
通过光刻胶的掩膜、光刻，只露出位于所述凸起区域最顶部的所述氮化物缓冲层，最顶部露出氮化物缓冲层的直径范围小于500nm；通过蚀刻形成开口，露出位于所述凸起区域顶部的所述牺牲层；
通过所述开口，采用刻蚀溶液去除覆盖所述凸起区域的所述牺牲层；同时去除位于所述凸起区域浮离的所述氮化物缓冲层。
优选的，在上述制作方法中，所述衬底为蓝宝石衬底、碳化硅衬底、硅衬底、氮化镓衬底以及氮化铝衬底中的任意一种。
优选的，在上述制作方法中，所述以位于所述平面区域的所述氮化物缓冲层为基核沉积氮化物外延层包括：
采用MOCVD工艺，以位于所述平面区域的所述氮化物缓冲层为基核沉积平坦的氮化物外延层，所述氮化物外延层的表面高度超过所述凸起区域的顶部。
本发明还提供了一种LED的外延结构，所述外延结构包括：
图形化的衬底，所述衬底具有一用于形成氮化物外延层的第一表面，所述第一表面具有平面区域以及凸起区域；
位于所述平面区域的氮化物缓冲层；
以所述氮化物缓冲层为基核沉积的氮化物外延层。
通过上述描述可知，本发明技术方案提供的LED的外延结构及其制作方法中，通过采用牺牲层实现对不易刻蚀的氮化物缓冲层进行刻蚀，可以使得位于凸起区域的氮化物缓冲层处于浮离状态，进而便于凸起区域的氮化物缓冲层被刻蚀，而较好的保留位于平面区域的氮化物缓冲层，这样，当以平面区域的氮化物缓冲层作为基核沉积氮化物外延层时，由于凸起区域的表面不具有氮化物外延层的沉积基核，故氮化物外延层在凸起侧壁法向的生长被抑制，氮化物外延层不会沿着侧壁法向生长，仅是沿着衬底法向生长，因此氮化物外延层的晶面将会沿着衬底法向生长。因此，本发明技术方案可以使得后续的氮化物外延层的晶面只沿着衬底的法向生长而不沿着凸起区域的侧侧壁法向生长，避免了沿着不同方向生长的晶面在交界处产生巨大的应力，从而减小了氮化物外延层翘曲，提高了氮化物外延层的均匀性。此外也避免了氮化物外延层在晶面的交界处产生缺陷和位错，提高了产品的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中常见的一种LED的结构示意图；
图2-图8为本发明实施例提供的一种LED外延结构的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2-图8，图2-图8为本发明实施例提供的一种LED外延结构的制作方法的流程示意图，所述制作方法包括：
步骤S11：如图2所示，提供一图形化的衬底201。
所述衬底201具有一用于形成下述氮化物外延层206的第一表面，所述第一表面具有平面区域204以及凸起区域。其中，所述凸起区域具有侧壁203。
所述衬底201为蓝宝石衬底、碳化硅衬底、硅衬底、氮化镓衬底以及氮化铝衬底201中的任意一种。
所述衬底201为平板基底经过光刻和刻蚀形成，使得其一个表面具有平面区域204以及凸起区域，所述凸起区域具有侧壁203。具体的，所述凸起区域可以为圆锥形或是子弹头形状。所述凸起区域的横向宽度由底部到顶部逐渐变小。
步骤S12：如图3所示，形成覆盖所述第一表面的牺牲层202。
所述牺牲层覆盖所述平面区域204以及所述凸起区域的侧壁203。
该步骤中，所述形成覆盖所述第一表面的牺牲层202包括：在所述第一表面沉积二氧化硅或氮化硅层，作为所述牺牲层202。后续步骤中形成的氮化物缓冲层205采用氮化铝或氮化镓层。牺牲层202相对于后续步骤中形成的氮化物缓冲层205更容易被刻蚀，以便于后续步骤中使得处于侧壁203的氮化物缓冲层处于浮离状态，以便于对氮化物缓冲层205进行刻蚀，仅保留位于平面区域204的氮化物缓冲层205。
步骤S13：如图4所示，去除位于所述平面区域204的所述牺牲层202。
该步骤中，所述去除位于所述平面区域204的所述牺牲层202包括：
首先，在所述牺牲层202的表面形成光刻胶层。可以通过涂布或是丝网印刷的方式形成所述光刻胶层。
然后，图案化所述光刻胶层，去除位于所述平面区域204的光刻胶层。通过曝光以及显影工艺图案化所述光刻胶层，以形成预设图案的光刻胶层。
再以图案化后的所述光刻胶层为掩膜，刻蚀所述牺牲层202，去除位于所述平面区域204的所述牺牲层202，此时，剩余的部分牺牲层202a，该部分牺牲层202a覆盖所述凸起区域。
最后，去除剩余的所述光刻胶层。
步骤S14：如图5所示，形成覆盖所述牺牲层202以及所述平面区域204的氮化物缓冲层205。
该步骤中，所述形成覆盖所述牺牲层202以及所述平面区域204的氮化物缓冲层205包括：在所述牺牲层202的表面以及所述平面区域204的表面沉积氮化铝或氮化镓层，作为所述氮化物缓冲层205。其中，所述氮化物缓冲层的厚度范围为0.5nm-500nm，包括端点值。优选的，所述氮化物缓冲层的厚度范围为1nm-100nm，包括端点值。
其中，所述氮化物缓冲层205中，第一部分氮化物缓冲层205a覆盖剩余的部分牺牲层202a，第二部分氮化物缓冲层205b覆盖所述平面区域204。
步骤S15：如图6所示，通过光刻胶的掩膜、光刻，只露出位于所述凸起区域最顶部的所述氮化物缓冲层，最顶部露出氮化物缓冲层的直径范围小于500nm，通过蚀刻位于所述凸起区域顶部的所述氮化物缓冲层205形成开口，露出位于所述凸起区域顶部的所述牺牲层202。
该步骤中，可以通过干法刻蚀或湿法刻蚀工艺刻蚀位于凸起区域顶部的部分所述氮化物缓冲层205。
步骤S16：如图7所示，去除覆盖所述凸起区域的所述牺牲层202(即去除剩余的部分牺牲层202a)，同时去除位于所述凸起区域浮离的所述氮化物缓冲层205(即同时去除剩余的第一部分氮化物缓冲层205a)，仅保留位于所述平面区域204的所述氮化物缓冲层205(即保留第二部分氮化物缓冲层205b)。
该步骤中，所述去除覆盖所述凸起区域的所述牺牲层202，同时去除位于所述凸起区域浮离的所述氮化物缓冲层205包括：
采用湿法刻蚀工艺，通过所述开口，采用刻蚀溶液去除覆盖所述凸起区域的所述牺牲层202。
所述牺牲层202与所述刻蚀溶液反应，所述缓冲层与所述刻蚀溶液不反应，这样，所述刻蚀溶液可以通过所述氮化物缓冲层205的开口刻蚀覆盖所述凸起区域的侧壁203的牺牲层202，进而使得位于凸起区域的氮化物缓冲层205与凸起区域具有间隙，而分离，起到同时去除位于所述凸起区域浮离的所述氮化物缓冲层205的目的。
由于在斜面上的氮化物缓冲层205的厚度比平面上的薄很多，且斜面与平面的交叉位置存在一定的应力，所以处于浮离状态的氮化物缓冲层205很容易就被溶液带走，完全去除斜面上的氮化物缓冲层205。
步骤S17：如图8所示，以位于所述平面区域204的所述氮化物缓冲层205为基核沉积氮化物外延层206。
该步骤中，所述以位于所述平面区域204的所述氮化物缓冲层205为基核沉积氮化物外延层206包括：采用MOCVD工艺，以位于所述平面区域204的所述氮化物缓冲层205为基核沉积平坦的氮化物外延层206，所述氮化物外延层206的表面高度超过所述凸起区域的顶部。
由于原先沉积在侧壁203上的剩余的部分牺牲层202a及覆盖其上的第一部分氮化物缓冲层205a都已被浮离去除，侧壁203上没有易于氮化物外延层206形核生长的材料，因此氮化物外延层206在侧壁203上沿着侧壁203的法向207的生长模式被抑制，也即氮化物外延层206的晶面不会沿着法向207生长。另一方面，在平面区域204上仍保留有第二部分氮化物缓冲层205b，氮化物外延层206很容易在第二部分氮化物缓冲层205b上形核生长，因此氮化物外延层206的晶面将会沿着衬底的法向208生长。因此，采用本发明实施例所述制作方法，可以使得后续的氮化物外延层206的晶面只沿着衬底201的法向208生长而不沿着侧壁203的法向207生长，避免了氮化物外延层206沿着不同方向生长的晶面在交界处产生巨大的应力，从而减小了氮化物外延层206翘曲，提高了氮化物外延层206的均匀性。此外也避免了氮化物外延层206在晶面的交界处产生缺陷和位错，提高了产品的可靠性。
基于上述实施例，本发明另一实施例还提供了一种LED的外延结构，所述外延结构如图8所示，包括：图形化的衬底201，所述衬底201具有一用于形成氮化物外延层206的第一表面，所述第一表面具有平面区域204以及凸起区域；位于所述平面区域204的氮化物缓冲层205b；以所述氮化物缓冲层205b为基核沉积的氮化物外延层206。
本发明实施例所述外延结构采用上述制作方法形成，氮化物外延层206具有较好的均匀性，避免了氮化物外延层206在晶面的交界处产生缺陷和位错，产品的可靠性好。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的外延结构而言，由于其与实施例公开的制作方法相对应，所以描述的比较简单，相关之处参见制作方法对应部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种用于制备LED的外延结构的制作方法，其特征在于，所述制作方法包括：
提供一图形化的衬底，所述衬底具有一用于形成氮化物外延层的第一表面，所述第一表面具有平面区域以及凸起区域；
形成覆盖所述第一表面的牺牲层；
去除位于所述平面区域的所述牺牲层；
形成覆盖所述牺牲层以及所述平面区域的氮化物缓冲层；
在位于所述凸起区域顶部的所述氮化物缓冲层形成开口，露出位于所述凸起区域顶部的所述牺牲层；
去除覆盖所述凸起区域的所述牺牲层，同时去除位于所述凸起区域浮离的所述氮化物缓冲层，仅保留位于所述平面区域的所述氮化物缓冲层；
以位于所述平面区域的所述氮化物缓冲层为基核沉积氮化物外延层。
2.根据权利要求1所述的制作方法，其特征在于，所述形成覆盖所述第一表面的牺牲层包括：
在所述第一表面沉积二氧化硅或氮化硅层，作为所述牺牲层。
3.根据权利要求1所述的制作方法，其特征在于，所述去除位于所述平面区域的所述牺牲层包括：
在所述牺牲层的表面形成光刻胶层；
图案化所述光刻胶层，去除位于所述平面区域的光刻胶层；
以图案化后的所述光刻胶层为掩膜，刻蚀所述牺牲层，去除位于所述平面区域的所述牺牲层；
去除剩余的所述光刻胶层。
4.根据权利要求1所述的制作方法，其特征在于，所述形成覆盖所述牺牲层以及所述平面区域的氮化物缓冲层包括：
在所述牺牲层的表面以及所述平面区域的表面沉积氮化铝或氮化镓层，作为所述氮化物缓冲层。
5.根据权利要求1所述的制作方法，其特征在于，所述氮化物缓冲层的厚度范围为0.5nm-500nm，包括端点值。
6.根据权利要求5所述的制作方法，其特征在于，所述氮化物缓冲层的厚度范围为1nm-100nm，包括端点值。
7.根据权利要求1所述的制作方法，其特征在于，所述去除覆盖所述凸起区域的所述牺牲层，同时去除位于所述凸起区域浮离的所述氮化物缓冲层包括：
通过光刻胶的掩膜、光刻，只露出位于所述凸起区域最顶部的所述氮化物缓冲层，最顶部露出氮化物缓冲层的直径范围小于500nm，通过蚀刻形成开口，露出位于所述凸起区域顶部的所述牺牲层；
通过所述开口，采用刻蚀溶液去除覆盖所述凸起区域的所述牺牲层；同时去除位于所述凸起区域浮离的所述氮化物缓冲层。
8.根据权利要求1-7任一项所述的制作方法，其特征在于，所述衬底为蓝宝石衬底、碳化硅衬底、硅衬底、氮化镓衬底以及氮化铝衬底中的任意一种。
9.根据权利要求1-7任一项所述的制作方法，其特征在于，所述以位于所述平面区域的所述氮化物缓冲层为基核沉积氮化物外延层包括：
采用MOCVD工艺，以位于所述平面区域的所述氮化物缓冲层为基核沉积平坦的氮化物外延层，所述氮化物外延层的表面高度超过所述凸起区域的顶部。
10.一种如权利要求1-9任一项所述制作方法制备的LED的外延结构，其特征在于，所述外延结构包括：
图形化的衬底，所述衬底具有一用于形成氮化物外延层的第一表面，所述第一表面具有平面区域以及凸起区域；
位于所述平面区域的氮化物缓冲层；
以所述氮化物缓冲层为基核沉积的氮化物外延层。
CN201710919143.6A 2017-09-30 2017-09-30 一种led的外延结构及其制作方法 Active CN107731978B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710919143.6A CN107731978B (zh) 2017-09-30 2017-09-30 一种led的外延结构及其制作方法
PCT/IB2018/055749 WO2019092511A1 (en) 2017-09-30 2018-07-31 Selective growth of nitride buffer layer
US16/050,899 US10658541B2 (en) 2017-09-30 2018-07-31 Selective growth of nitride buffer layer
US16/826,160 US11328924B2 (en) 2017-09-30 2020-03-20 Semiconductor wafer and method for manufacturing semiconductor wafer thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710919143.6A CN107731978B (zh) 2017-09-30 2017-09-30 一种led的外延结构及其制作方法

Publications (2)

Publication Number Publication Date
CN107731978A CN107731978A (zh) 2018-02-23
CN107731978B true CN107731978B (zh) 2019-03-08

Family

ID=61208507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710919143.6A Active CN107731978B (zh) 2017-09-30 2017-09-30 一种led的外延结构及其制作方法

Country Status (3)

Country Link
US (1) US10658541B2 (zh)
CN (1) CN107731978B (zh)
WO (1) WO2019092511A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731978B (zh) 2017-09-30 2019-03-08 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
US10662058B1 (en) * 2019-03-05 2020-05-26 Rosemount Aerospace Inc. Wet etch patterning of an aluminum nitride film
CN113838955A (zh) * 2020-06-24 2021-12-24 保定中创燕园半导体科技有限公司 一种基于氮化铝陶瓷材料的复合衬底及其制备方法和应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
CN103811612B (zh) * 2012-11-12 2017-01-18 展晶科技(深圳)有限公司 发光二极管制造方法及发光二极管
US8927398B2 (en) * 2013-01-04 2015-01-06 International Business Machines Corporation Group III nitrides on nanopatterned substrates
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
JP2015140270A (ja) 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
WO2015160909A1 (en) * 2014-04-16 2015-10-22 Yale University Method of obtaining planar semipolar gallium nitride surfaces
CN105355739A (zh) 2015-10-23 2016-02-24 安徽三安光电有限公司 图形化衬底、制备方法及发光二极管
CN107546302B (zh) * 2017-08-21 2019-03-15 厦门乾照光电股份有限公司 一种led外延结构及其制作方法
CN107731978B (zh) 2017-09-30 2019-03-08 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法

Also Published As

Publication number Publication date
WO2019092511A1 (en) 2019-05-16
CN107731978A (zh) 2018-02-23
US10658541B2 (en) 2020-05-19
US20190103506A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
CN110112172B (zh) 基于氮化镓纳米孔阵列/量子点混合结构的全色微米led显示芯片及其制备方法
CN107731978B (zh) 一种led的外延结构及其制作方法
US20080070413A1 (en) Fabrication methods of a patterned sapphire substrate and a light-emitting diode
CN103247574A (zh) 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺
CN103597619A (zh) 制造装置的方法
JP2007062358A (ja) 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法
CN101877330A (zh) 具有周期结构的蓝宝石基板
CN108470804A (zh) 一种发光二极管芯片的制作方法、衬底及发光二极管芯片
CN109950201A (zh) 光电器件外延结构的制造方法
KR100705225B1 (ko) 수직형 발광소자의 제조방법
CN104164647B (zh) 一种掩模板的制作工艺
CN105047537A (zh) 一种不连续外延层的制备方法
KR20070003128A (ko) 액정 표시 장치용 인쇄판 및 그의 제조 방법
US8698284B2 (en) Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same
CN209747453U (zh) 一种半导体器件
KR100782129B1 (ko) 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법
CN109216405A (zh) Amoled用金属掩膜板的制造方法
CN109713099B (zh) 一种图形化蓝宝石衬底结构及其制作工艺
CN104975293B (zh) 硅衬底及其制备方法
JP2008153512A (ja) 半導体装置及びその製造方法
CN103137442B (zh) 半导体工艺中制作细长型孤立线条图形的方法
CN108987541A (zh) 一种三元复合图形衬底的制作方法
KR20010003465A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2008294156A (ja) 半導体成膜用基板の製造方法
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant