CN109950201A - 光电器件外延结构的制造方法 - Google Patents
光电器件外延结构的制造方法 Download PDFInfo
- Publication number
- CN109950201A CN109950201A CN201910226595.5A CN201910226595A CN109950201A CN 109950201 A CN109950201 A CN 109950201A CN 201910226595 A CN201910226595 A CN 201910226595A CN 109950201 A CN109950201 A CN 109950201A
- Authority
- CN
- China
- Prior art keywords
- photoelectric device
- epitaxial structure
- mask pattern
- underlay substrate
- device epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 9
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 241001062009 Indigofera Species 0.000 claims 1
- 230000003139 buffering effect Effects 0.000 claims 1
- 239000010437 gem Substances 0.000 claims 1
- 229910001751 gemstone Inorganic materials 0.000 claims 1
- 150000002927 oxygen compounds Chemical class 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000005622 photoelectricity Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Abstract
本发明公开了一种光电器件外延结构的制造方法，属于显示技术领域。所述方法包括：在衬底基板上形成掩膜图案，该掩膜图案将衬底基板划分为多个间隔的生长区域；在衬底基板上的每个生长区域内形成一个光电器件外延结构；去除掩膜图案。本发明只需在衬底基板上的生长区域内形成光电器件外延结构，避免了对形成的光电器件外延结构的侧壁造成损伤的情况，确保了光电器件外延结构的性能。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种光电器件外延结构的制造方法。
背景技术
光电器件外延结构是一种能够进行光电转换或者电光转换的电子元件，其具有体积小、亮度高和能耗低等特点。该光电器件外延结构可以包括发光二极管(light emittingdiode，LED)外延结构、光电探测器外延结构或者激光器外延结构等。
相关技术中，光电器件外延结构的制造过程可以包括：首先，在衬底基板上形成半导体膜层。之后，对该形成有半导体膜层的衬底基板进行曝光、显影以及刻蚀，得到光电器件外延结构。
但是，由于在形成光电器件外延结构的过程中，需要对在衬底基板的整层形成的半导体膜层进行刻蚀，进而得到光电器件外延结构。该方法易对形成的光电器件外延结构的侧壁造成损伤，影响光电器件外延结构的性能。
发明内容
本发明实施例提供了一种光电器件外延结构的制造方法，可以解决采用相关技术中的光电器件外延结构制造方法会影响光电器件外延结构的性能的问题。所述技术方案如下：
一方面，提供了一种光电器件外延结构的制造方法，所述方法包括：
在衬底基板上形成掩膜图案，所述掩膜图案将所述衬底基板划分为多个间隔的生长区域；
在所述衬底基板上的每个所述生长区域内形成一个光电器件外延结构；
去除所述掩膜图案。
可选的，所述去除所述掩膜图案，包括：采用缓冲氧化物刻蚀液对所述掩膜图案进行处理，以去除所述掩膜图案。
可选的，所述去除所述掩膜图案，包括：对每相邻两个所述光电器件外延结构之间的掩膜图案进行刻蚀，以去除所述掩膜图案。
可选的，所述去除所述掩膜图案，包括：对每相邻两个所述光电器件外延结构之间的掩膜图案进行刻蚀，去除每相邻两个所述光电器件外延结构之间的部分掩膜图案，且在每个所述光电器件外延结构的侧壁保留部分掩膜图案。
可选的，所述在衬底基板上形成掩膜图案，包括：
在所述衬底基板上形成掩膜层；
对所述掩膜层进行图案化处理，得到所述掩膜图案。
可选的，所述在所述衬底基板上的每个所述生长区域内形成一个光电器件外延结构，包括：
在所述衬底基板上的每个所述生长区域内依次形成第一半导体层、有源层和第二半导体层。
可选的，所述第一半导体层为N型半导体层，所述有源层为发光层，所述第二半导体层为P型半导体层。
可选的，所述掩膜图案的厚度大于或等于所述光电器件外延结构的厚度。
可选的，每相邻两个所述生长区域之间的间距大于或等于1微米。
可选的，每个所述生长区域均为圆形区域。
可选的，形成所述掩膜图案的材料包括二氧化硅和氮化硅中的至少一种。
可选的，形成所述光电器件外延结构的材料包括氮化镓。
可选的，形成所述衬底基板的材料包括蓝宝石、硅或者氮化镓中的任一种。
可选的，所述方法还包括：
将所述衬底基板上形成有所述光电器件外延结构的一侧，与阵列基板上形成有薄膜晶体管的一侧贴合；
去除所述衬底基板。
可选的，所述去除所述衬底基板，包括：
剥离所述衬底基板；
或者，对所述衬底基板上未被所述光电器件外延结构覆盖的区域进行刻蚀。
本发明实施例提供的技术方案带来的有益效果至少包括：
本发明实施例提供了一种光电器件外延结构的制造方法，由于该方法在制造光电器件外延结构的过程中，可以通过掩膜图案将衬底基板划分为多个间隔的生长区域，因而只需在衬底基板上的生长区域内形成光电器件外延结构，而无需对在衬底基板上整层形成的半导体膜层进行刻蚀，进而得到光电器件外延结构。相较于相关技术，避免了对形成的光电器件外延结构的侧壁造成损伤的情况，确保了光电器件外延结构的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种光电器件外延结构的制造方法的流程图；
图2是本发明实施例提供的一种形成有掩膜图案以及生长区域的衬底基板的结构示意图；
图3是本发明实施例提供的一种掩膜图案将衬底基板划分成多个间隔的生长区域的俯视图；
图4是本发明实施例提供的一种每个生长区域内形成有光电器件外延结构的衬底基板的结构示意图；
图5是本发明实施例提供的一种去除掩膜图案的衬底基板的结构示意图；
图6是本发明实施例提供的另一种光电器件外延结构的制造方法的流程图；
图7是本发明实施例提供的一种形成有掩膜层的衬底基板的结构示意图；
图8是本发明实施例提供的一种涂覆有光刻胶的衬底基板的结构示意图；
图9是本发明实施例提供的一种形成有光刻胶图案的衬底基板的结构示意图；
图10是本发明实施例提供的一种每个生长区域内形成有光电器件外延结构的衬底基板的结构示意图；
图11是本发明实施例提供的一种去除掩膜图案的衬底基板的结构示意图；
图12是本发明实施例提供的一种衬底基板上形成有光电器件外延结构的一侧与阵列基板上形成有薄膜晶体管的一侧贴合的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种光电器件外延结构的制造方法，如图1所示，该方法可以包括：
步骤101、在衬底基板上形成掩膜图案，该掩膜图案将衬底基板划分为多个间隔的生长区域。
在本发明实施例中，可以采用一次构图工艺在衬底基板110上形成掩膜图案120。参考图2和图3，该掩膜图案120可以将衬底基板110划分成多个间隔的生长区域130，该多个生长区域130阵列排布在衬底基板110上。其中，该一次构图工艺可以包括：沉积膜层、涂覆光刻胶、曝光、显影、刻蚀以及剥离光刻胶等步骤。
步骤102、在衬底基板上的每个生长区域内形成一个光电器件外延结构。
如图4所示，可以在衬底基板110上的每个生长区域130内形成一个光电器件外延结构131。示例的，该光电器件外延结构可以为LED外延结构、光电探测器外延结构或者激光器外延结构等。
步骤103、去除掩膜图案。
参考图5，该去除掩膜图案120的衬底基板110上间隔形成有多个光电器件外延结构131。
可选的，多个生长区域130可以阵列排布在衬底基板110上，在去除掩膜图案120之后，可以得到在衬底基板110上阵列排布的光电器件外延结构131。
综上所述，本发明实施例提供了一种光电器件外延结构的制造方法，由于该方法在制造光电器件外延结构的过程中，可以通过掩膜图案将衬底基板划分为多个间隔的生长区域，因而只需在衬底基板上的生长区域内形成光电器件外延结构，而无需对在衬底基板上整层形成的半导体膜层进行刻蚀，进而得到光电器件外延结构。相较于相关技术，避免了对形成的光电器件外延结构的侧壁造成损伤的情况，确保了光电器件外延结构的性能。
本发明实施例提供了另一种光电器件外延结构的制造方法，如图6所示，该方法可以包括：
步骤201、在衬底基板上形成掩膜层。
在本发明实施例中，如图7所示，可以衬底基板110上沉积氧化物，以形成掩膜层121。
可选的，该氧化物可以为二氧化硅和氮化硅中的至少一种。形成该衬底基板110的材料可以包括蓝宝石、硅或者氮化镓(GaN)中的任一种。
步骤202、对掩膜层进行图案化处理，得到掩膜图案。
在本发明实施例中，在衬底基板110上形成掩膜层121之后，之后可以采用一次构图工艺对掩膜层121进行图案化处理，进而得到掩膜图案120。其中，该一次构图工艺可以包括：涂覆光刻胶、曝光、显影、刻蚀以及剥离光刻胶等步骤。
示例的，参考图8，在衬底基板110上形成掩膜层121之后，可以在该掩膜层121上涂覆光刻胶001，之后采用紫外线通过掩膜版对光刻胶001进行曝光，并对曝光后的光刻胶进行显影，得到如图9所示的光刻胶图案002。之后以该光刻胶图案002为掩膜对该掩膜层121进行刻蚀，并剥离光刻胶图案002，从而可以得到如图2或图3所示的掩膜图案120。
如图2和图3所示，该掩膜图案120可以将衬底基板110划分为多个间隔的生长区域130。该多个生长区域130可以阵列排布在衬底基板110上。
其中，每相邻两个生长区域130之间的间距可以大于或等于1微米(μm)，也即是，每相邻两个生长区域130之间的掩膜图案的厚度可以大于或等于1μm，该厚度方向平行于衬底基板110的板面。使相邻两个生长区域130之间保持一定间距，可以避免相邻两个生长区域130内的光电器件外延结构接触，确保相邻两个光电器件外延结构能够被有效隔离。
在本发明实施例中，该每个生长区域的形状可以圆形或者多边形。例如参考图2，该每个生长区域的形状可以为圆形，且该圆形生长区域的直径可以大于或等于1μm。
需要说明的是，参考图2和图3，该掩膜图案120可以仅覆盖衬底基板110的部分区域，未被该掩膜图案120覆盖的区域可以包括该多个生长区域130。
步骤203、在衬底基板上的每个生长区域内形成一个光电器件外延结构。
由于每个光电器件外延结构131是形成在由掩膜图案120所限定出的生长区域130内，因此该每个光电器件外延结构131在衬底基板110上的正投影与掩膜图案120在衬底基板110上的正投影不重叠。
参考图10还可以看出，衬底基板110上形成的该掩膜图案120的厚度大于或等于光电器件外延结构131的厚度，从而可以避免相邻两个光电器件外延结构131接触，进而确保对相邻两个光电器件外延结构的有效隔离。
在本发明实施中，参考图10，形成光电器件外延结构131的过程可以包括：在衬底基板110上的每个生长区域130内依次形成第一半导体层1311、有源层1312和第二半导体层1313，以形成光电器件外延结构131。其中，该光电器件外延结构可以为LED外延结构，相应的，该第一半导体层1311可以为N型半导体层，该有源层1312可以为发光层，该第二半导体层1313可以为P型半导体层。可选的，若光电器件外延结构131为LED外延结构，该有源层1312可以为多量子阱层(multiple quantum well，MQW)。若光电器件外延结构131为光电探测器外延结构，该有源层1312可以为超晶格层或者I型半导体层。
可选的，形成该光电器件外延结构131的材料可以包括GaN。即该第一半导体层1311、发光层1312和第二半导体层1313均可以采用GaN基材料形成。
由于掩膜图案120一般由二氧化硅和氮化硅中的至少一种材料制成，因此采用GaN基材料形成光电器件外延结构131时，可以在各个生长区域130内同时形成多个光电器件外延结构131。由于形成掩膜图案120的材料与形成光电器件外延结构131的材料的晶格失配较大，形成光电器件外延结构131的材料无法在掩膜层的表面生长，使得光电器件外延结构131仅形成在生长区域内。因此，在形成光电器件外延结构131后，无需对附着在掩膜图案120上的GaN基材料进行特殊处理，该材料可以自动脱落。
步骤204、去除掩膜图案。
在本发明实施例一种可选的实现方式中，可以采用缓冲氧化物刻蚀液(bufferedoxide etch，BOE)对掩膜图案120进行处理，以去除掩膜图案120。参考图11，该去除掩膜图案120的衬底基板110上形成有多个光电器件外延结构131。通过BOE对掩膜图案120进行湿法腐蚀，不会对光电器件外延结构131的侧壁造成损伤。相对于相关技术中直接对半导体膜层进行刻蚀，该方法确保了光电器件外延结构的性能。
在本发明实施例另一种可选的实现方式中，可以对每相邻两个光电器件外延结构131之间的掩膜图案120进行刻蚀，以去除掩膜图案120，相较于相关技术中直接对半导体膜层进行刻蚀，该方法可以减少对光电器件外延结构131的侧壁造成的损伤，确保了光电器件外延结构的性能。
在本发明实施例又一种可选的实现方式中，可以对每相邻两个光电器件外延结构131之间的掩膜图案120进行刻蚀，进而去除每相邻两个光电器件外延结构131之间的部分掩膜图案，且在每个光电器件外延结构131的侧壁保留部分掩膜图案。由于每个光电器件外延结构131的侧壁均保留部分掩膜图案，因而可以有效避免在刻蚀的过程中对光电器件外延结构131的侧壁造成损伤的情况，确保了光电器件外延结构的性能。
需要说明的是，若光电器件外延结构可以为LED外延结构或者激光器外延结构，通过本身发明实施例提供的去除掩膜图案的方法可以确保光电器件外延结构的发光效率。
步骤205、将衬底基板上形成有光电器件外延结构的一侧，与阵列基板上形成有薄膜晶体管的一侧贴合。
在本发明实施例中，若光电器件外延结构为LED外延结构或者光电探测器外延结构，则可以采用硅片键合(wafer bonding)或巨量转移等方式，将去除掩膜图案120的衬底基板110转移至形成有薄膜晶体管140的阵列基板150上。也即，如图12所示，将衬底基板110上形成有光电器件外延结构131的一侧，与阵列基板150上形成有薄膜晶体管140的一侧贴合，并将光电器件外延结构131与薄膜晶体管140的源极或漏极连接。其中，在贴合时，光电器件外延结构131在阵列基板150上的正投影，与薄膜晶体管140在阵列基板150上的正投影不重叠。
步骤206、去除衬底基板。
在将衬底基板110上形成有光电器件外延结构131的一侧，与阵列基板150上形成有薄膜晶体管140的一侧贴合之后，可以去除衬底基板110，进而得到形成有薄膜晶体管140和光电器件外延结构131的阵列基板。
在本发明实施例一种可选的实现方式中，可以通过剥离的方式去除该衬底基板。示例的，衬底基板110与光电器件外延结构131之间可以形成有缓冲层。在剥离衬底基板时，可以采用激光照射衬底基板110与光电器件外延结构131之间的缓冲层，以分解该缓冲层，从而实现衬底基板110的剥离。
可选的，若采用缓冲氧化物刻蚀液的方式去除掩膜图案120，由于每个光电器件外延结构131的侧壁未保留掩膜图案，因此可以采用激光照射的方式剥离衬底基板110。
在本发明实施例另一种可选的实现方式中，可以对衬底基板110上未被光电器件外延结构131覆盖的区域进行刻蚀，以刻掉未被光电器件外延结构131覆盖的衬底基板。示例的，可以采用干法刻蚀的方式对衬底基板110上未被光电器件外延结构131覆盖的区域进行刻蚀。
可选的，若采用刻蚀的方式去除掩膜图案，由于每个光电器件外延结构131的侧壁可能保留有掩膜图案，因此可以采用刻蚀的方式去除未被光电器件外延结构131覆盖的衬底基板。
在本发明实施例中，在形成光电器件外延结构的过程中，由于无需对在衬底基板的整层形成的半导体膜层进行刻蚀，进而得到光电器件外延结构，因而简化了光电器件外延结构的制造过程。
需要说明的是，本发明实施例提供的光电器件外延结构的制造方法的步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。例如，上述步骤206还可以在步骤205之前执行，即可以先剥离衬底基板110，得到多个光电器件外延结构131。之后采用wafer bonding或巨量转移等方式将多个光电器件外延结构131转移至阵列基板150上形成有薄膜晶体管140的一侧。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供了一种光电器件外延结构的制造方法，由于该方法在制造光电器件外延结构的过程中，可以通过掩膜图案将衬底基板划分为多个间隔的生长区域，因而只需在衬底基板上的生长区域内形成光电器件外延结构，而无需对在衬底基板上整层形成的半导体膜层进行刻蚀，进而得到光电器件外延结构。相较于相关技术，避免了对形成的光电器件外延结构的侧壁造成损伤的情况，确保了光电器件外延结构的性能。
本发明实施例提供了一种光电器件外延结构，该光电器件外延结构可以由上述方法实施例所提供的制造方法制造形成。示例的，该光电器件可以为LED、光电探测器或者激光器等。
以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种光电器件外延结构的制造方法，其特征在于，所述方法包括：
在衬底基板上形成掩膜图案，所述掩膜图案将所述衬底基板划分为多个间隔的生长区域；
在所述衬底基板上的每个所述生长区域内形成一个光电器件外延结构；
去除所述掩膜图案。
2.根据权利要求1所述的方法，其特征在于，所述去除所述掩膜图案，包括：采用缓冲氧化物刻蚀液对所述掩膜图案进行处理，以去除所述掩膜图案。
3.根据权利要求1所述的方法，其特征在于，所述去除所述掩膜图案，包括：对每相邻两个所述光电器件外延结构之间的掩膜图案进行刻蚀，以去除所述掩膜图案。
4.根据权利要求1所述的方法，其特征在于，所述去除所述掩膜图案，包括：对每相邻两个所述光电器件外延结构之间的掩膜图案进行刻蚀，去除每相邻两个所述光电器件外延结构之间的部分掩膜图案，且在每个所述光电器件外延结构的侧壁保留部分掩膜图案。
5.根据权利要求1至4任一所述的方法，其特征在于，所述在衬底基板上形成掩膜图案，包括：
在所述衬底基板上形成掩膜层；
对所述掩膜层进行图案化处理，得到所述掩膜图案。
6.根据权利要求1至4任一所述的方法，其特征在于，所述在所述衬底基板上的每个所述生长区域内形成一个光电器件外延结构，包括：
在所述衬底基板上的每个所述生长区域内依次形成第一半导体层、有源层和第二半导体层。
7.根据权利要求6所述的方法，其特征在于，所述第一半导体层为N型半导体层，所述有源层为发光层，所述第二半导体层为P型半导体层。
8.根据权利要求1至4任一所述的方法，其特征在于，所述掩膜图案的厚度大于或等于所述光电器件外延结构的厚度。
9.根据权利要求1至4任一所述的方法，其特征在于，每相邻两个所述生长区域之间的间距大于或等于1微米。
10.根据权利要求1至4任一所述的方法，其特征在于，每个所述生长区域均为圆形区域。
11.根据权利要求1至4任一所述的方法，其特征在于，形成所述掩膜图案的材料包括二氧化硅和氮化硅中的至少一种。
12.根据权利要求1至4任一所述的方法，其特征在于，形成所述光电器件外延结构的材料包括氮化镓。
13.根据权利要求1至4任一所述的方法，其特征在于，形成所述衬底基板的材料包括蓝宝石、硅或者氮化镓中的任一种。
14.根据权利要求1至4任一所述的方法，其特征在于，所述方法还包括：
将所述衬底基板上形成有所述光电器件外延结构的一侧，与阵列基板上形成有薄膜晶体管的一侧贴合；
去除所述衬底基板。
15.根据权利要求14所述的方法，其特征在于，所述去除所述衬底基板，包括：
剥离所述衬底基板；
或者，对所述衬底基板上未被所述光电器件外延结构覆盖的区域进行刻蚀。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910226595.5A CN109950201B (zh) | 2019-03-25 | 2019-03-25 | 光电器件外延结构的制造方法 |
| US16/713,197 US11245049B2 (en) | 2019-03-25 | 2019-12-13 | Method of manufacturing optoeletronic device epitaxial structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910226595.5A CN109950201B (zh) | 2019-03-25 | 2019-03-25 | 光电器件外延结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109950201A true CN109950201A (zh) | 2019-06-28 |
| CN109950201B CN109950201B (zh) | 2021-11-23 |
Family
ID=67011549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910226595.5A Active CN109950201B (zh) | 2019-03-25 | 2019-03-25 | 光电器件外延结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11245049B2 (zh) |
| CN (1) | CN109950201B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2589907A (en) * | 2019-12-12 | 2021-06-16 | Plessey Semiconductors Ltd | Light emitting diode and light emitting diode array |
| FR3112026A1 (fr) * | 2020-06-30 | 2021-12-31 | Aledia | Dispositif optoélectronique et procédé de fabrication |
| WO2022109991A1 (zh) * | 2020-11-27 | 2022-06-02 | 苏州晶湛半导体有限公司 | 基板结构及其制备方法、发光器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950201B (zh) * | 2019-03-25 | 2021-11-23 | 京东方科技集团股份有限公司 | 光电器件外延结构的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130230A (zh) * | 2010-12-28 | 2011-07-20 | 中国科学院半导体研究所 | 发光二极管的制备方法 |
| CN105870265A (zh) * | 2016-04-19 | 2016-08-17 | 京东方科技集团股份有限公司 | 发光二极管基板及其制备方法、显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW427039B (en) * | 1997-06-16 | 2001-03-21 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate |
| US6413135B1 (en) * | 2000-02-29 | 2002-07-02 | Micron Technology, Inc. | Spacer fabrication for flat panel displays |
| US6627974B2 (en) * | 2000-06-19 | 2003-09-30 | Nichia Corporation | Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate |
| US6920765B2 (en) * | 2001-06-04 | 2005-07-26 | The Regents Of The University Of California | Combined advanced finishing and UV laser conditioning process for producing damage resistant optics |
| KR100541102B1 (ko) * | 2004-02-13 | 2006-01-11 | 삼성전기주식회사 | 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법 |
| US20050272599A1 (en) * | 2004-06-04 | 2005-12-08 | Kenneth Kramer | Mold release layer |
| WO2006127736A2 (en) * | 2005-05-23 | 2006-11-30 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon | Silicon substrates with thermal oxide windows for transmission electron microscopy |
| JP5414415B2 (ja) * | 2009-08-06 | 2014-02-12 | 株式会社日立製作所 | 半導体受光素子及びその製造方法 |
| KR101638975B1 (ko) * | 2010-10-26 | 2016-07-12 | 삼성전자주식회사 | 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법 |
| CN102544248B (zh) * | 2010-12-29 | 2015-01-07 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制作方法 |
| US9105705B2 (en) * | 2011-03-14 | 2015-08-11 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| JP6966343B2 (ja) * | 2018-01-31 | 2021-11-17 | 京セラ株式会社 | 結晶成長方法および半導体素子の製造方法 |
| CN108922849B (zh) * | 2018-07-13 | 2019-07-12 | 苏州汉骅半导体有限公司 | 半导体结构制造方法 |
| US11387392B2 (en) * | 2018-12-25 | 2022-07-12 | Nichia Corporation | Light-emitting device and display device |
| CN109950201B (zh) * | 2019-03-25 | 2021-11-23 | 京东方科技集团股份有限公司 | 光电器件外延结构的制造方法 |
-
2019
- 2019-03-25 CN CN201910226595.5A patent/CN109950201B/zh active Active
- 2019-12-13 US US16/713,197 patent/US11245049B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130230A (zh) * | 2010-12-28 | 2011-07-20 | 中国科学院半导体研究所 | 发光二极管的制备方法 |
| CN105870265A (zh) * | 2016-04-19 | 2016-08-17 | 京东方科技集团股份有限公司 | 发光二极管基板及其制备方法、显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2589907A (en) * | 2019-12-12 | 2021-06-16 | Plessey Semiconductors Ltd | Light emitting diode and light emitting diode array |
| WO2021115934A1 (en) * | 2019-12-12 | 2021-06-17 | Plessey Semiconductors Limited | Method of forming a monolithic light emitting diode precursor |
| GB2589907B (en) * | 2019-12-12 | 2021-12-08 | Plessey Semiconductors Ltd | Light emitting diode and light emitting diode array |
| TWI758996B (zh) * | 2019-12-12 | 2022-03-21 | 英商普利希半導體有限公司 | 發光二極體及發光二極體陣列 |
| FR3112026A1 (fr) * | 2020-06-30 | 2021-12-31 | Aledia | Dispositif optoélectronique et procédé de fabrication |
| WO2022002896A1 (fr) * | 2020-06-30 | 2022-01-06 | Aledia | Dispositif optoélectronique et procédé de fabrication correspondant |
| WO2022109991A1 (zh) * | 2020-11-27 | 2022-06-02 | 苏州晶湛半导体有限公司 | 基板结构及其制备方法、发光器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200313033A1 (en) | 2020-10-01 |
| US11245049B2 (en) | 2022-02-08 |
| CN109950201B (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109950201A (zh) | 光电器件外延结构的制造方法 | |
| US10879065B2 (en) | III-V compound semiconductors in isolation regions and method forming same | |
| TWI647335B (zh) | 利用化學腐蝕的方法剝離生長襯底的方法 | |
| US8435820B2 (en) | Patterned substrate for hetero-epitaxial growth of group-III nitride film | |
| KR20110018105A (ko) | 기판 구조체 및 그 제조 방법 | |
| CN110364602B (zh) | 发光二极管的芯片及其制备方法 | |
| KR100780175B1 (ko) | 발광 다이오드의 제조방법 | |
| CN108847419A (zh) | 一种单片集成半导体阵列器件及其制备方法 | |
| US8779445B2 (en) | Stress-alleviation layer for LED structures | |
| KR100705225B1 (ko) | 수직형 발광소자의 제조방법 | |
| KR20110006161A (ko) | 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법 | |
| KR100782129B1 (ko) | 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법 | |
| US20230068911A1 (en) | Laser Lift-Off Processing System Including Metal Grid | |
| CN111834206B (zh) | 外延GeSi量子点的方法 | |
| TWI395847B (zh) | 針對藍寶石基板之蝕刻方法及圖案化藍寶石基板 | |
| KR20060074387A (ko) | 발광 소자 및 이의 제조 방법 | |
| KR100679271B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR100668649B1 (ko) | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 | |
| KR20110114183A (ko) | 희생층을 구비한 발광다이오드 및 그 제조방법 | |
| WO2023060515A1 (zh) | 微型发光二极管芯片及显示装置 | |
| TWI796525B (zh) | 多個半導體結構的集體製作方法 | |
| KR100726968B1 (ko) | 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법 | |
| KR101138973B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| JP2010532916A (ja) | 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法 | |
| TWI478378B (zh) | 發光二極體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |