CN111834206B - 外延GeSi量子点的方法 - Google Patents

外延GeSi量子点的方法 Download PDF

Info

Publication number
CN111834206B
CN111834206B CN201910307554.9A CN201910307554A CN111834206B CN 111834206 B CN111834206 B CN 111834206B CN 201910307554 A CN201910307554 A CN 201910307554A CN 111834206 B CN111834206 B CN 111834206B
Authority
CN
China
Prior art keywords
quantum dots
substrate
pattern
gesi
inverted pyramid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910307554.9A
Other languages
English (en)
Other versions
CN111834206A (zh
Inventor
陈弘
徐然
邓震
贾海强
王文新
王森
李欣欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201910307554.9A priority Critical patent/CN111834206B/zh
Publication of CN111834206A publication Critical patent/CN111834206A/zh
Application granted granted Critical
Publication of CN111834206B publication Critical patent/CN111834206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/66—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing germanium, tin or lead
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种外延GeSi量子点的方法，包括如下步骤：步骤1)在硅衬底上采用光刻结合湿法腐蚀技术制备截顶倒置金字塔图形，得到图形衬底；所述截顶倒置金字塔的四个侧面的晶面为(111)面；步骤2)去除所述图形衬底上湿法腐蚀的掩膜并清洗所述图形衬底；步骤3)将所述图形衬底置于外延生长装置中，在所述截顶倒置金字塔图形衬底上直接异质外延GeSi量子点；步骤4)在所述GeSi量子点上外延硅盖层。本发明提供的方法同时规避了干法刻蚀会损伤衬底表面以及湿法腐蚀制备图形衬底的特征尺寸过大导致生长的量子点特征尺寸过大的缺点。采用本发明提供的方法所生长的量子点大小一致，同时量子点的位置高度对称，实现了量子点生长的四倍频。

Description

外延GeSi量子点的方法
技术领域
本发明属于半导体技术领域。具体地，本发明涉及外延GeSi量子点的方法。
背景技术
硅作为目前最主要的半导体材料，在微电子器件材料领域占有主流地位。随着集成电路集成度不断提高，电子器件尺寸的不断缩小，RC延迟问题越发严重，这一效应严重制约着电子传输信息的能力。为了突破这一瓶颈，需要寻找一种新的信息载体，光子是首选的对象。得益于微纳加工技术的发展，硅基光子学近十多年来实现的井喷式的发展，目前硅基光电器件已覆盖了光发射、光调制、光传输、光探测等领域，其中光调制、光传输、光探测器件均实现了直接用硅材料制作，且制作工艺与集成电路工艺兼容，可以在一个硅片上兼容电子器件和光子器件，进一步衍生出硅基光电子学的领域。然而硅基光发射仍是制约硅基光电子学的重要因素，原因在于硅是间接带隙材料，载流子的复合发光只能通过声子辅助才能发生，是一个二级过程，发光几率较低，无法形成有效的硅基光源，特别是硅基电致激光器。目前使用的光源都是硅片上键合III-V族激光器，其与集成电路工艺的不兼容性，制约了这一体系的应用。
GeSi量子点、纳米线等低维材料的发光是有望实现硅基电致发光的一种重要途径。在量子结构中的量子限制效应可以有效展宽电子和空穴的波函数,从而增加电子和空穴波函数的交叠,显著增加电子和空穴的复合发光几率,为实现硅基光源提新的解决途径。目前，制备量子点的方法主要分为两类：一类是自组装生长，即先进行二维生长，形成异质薄膜，然后二维异质薄膜在应力的作用下转变为三维生长的量子点。这种方法的优点是能制备出高密度、无缺陷的量子点，但是量子点生长无序，尺寸大小不均匀，会导致发光峰的非均匀展宽，进而降低波峰增益影响器件性能。二类是在图形衬底生长量子点，即先在衬底表面做图形，然后利用不同晶面上外延生长的差异，在凹槽和凸脊上得到量子点。这种方法的优点是所获得的量子点的尺寸和位置分布均匀，而且可以根据设计实现人为控制。
但是在图形衬底上生长量子点也存在一定问题。干法刻蚀可以制备特征尺寸在几十纳米的图形，用来生长几十纳米的量子点，然而，干法刻蚀过程中难免会在生长表面引入损伤和污染；湿法腐蚀也可以制备图形衬底，同时相对于干法刻蚀，可以降低表面损伤，但是由于湿法腐蚀不可避免会出现横向钻蚀，造成图形衬底尺寸扩大难以制备特征尺寸小于100纳米的图形，进而用此图形衬底生长的量子点尺寸过大，量子效应不明显。
发明内容
本发明的目的是提供一种在大特征尺寸图形上外延均匀且具有对称性小尺寸量子点的方法，即用湿法腐蚀制备几百纳米量级尺寸的截顶倒置金字塔图形，在其上生长几十纳米尺寸的量子点。
本发明的目的是通过以下技术方案实现的。
本发明提供一种外延GeSi量子点的方法，包括如下步骤：
步骤1)在硅衬底上采用光刻结合湿法腐蚀技术制备截顶倒置金字塔图形，得到图形衬底；
步骤2)去除所述图形衬底上湿法腐蚀的掩膜并清洗所述图形衬底；
步骤3)将所述图形衬底置于外延生长装置中，在所述截顶倒置金字塔图形衬底上直接异质外延GeSi量子点；
步骤4)在所述GeSi量子点上外延硅盖层。
优选地，在本发明所述的方法中，所述截顶倒置金字塔图形的四个侧面的晶面为(111)面。
优选地，在本发明所述的方法中，所述GeSi量子点位于所述(111)面的交界线上。
优选地，在本发明所述的方法中，所述截顶倒置金字塔的顶部开口的边长为150nm-400nm，底部边长为80nm-200nm，所述截顶倒置金字塔图形的排列周期为450nm-700nm。
优选地，在本发明所述的方法中，所述硅衬底的晶向为(001)。
优选地，在本发明所述的方法中，所述GeSi量子点的横向尺寸为30nm-80nm。
优选地，在本发明所述的方法中，所述步骤1中的湿法腐蚀是在以下条件下进行的：湿法腐蚀的速率为10nm/min-80nm/min，湿法腐蚀采用的溶液是KOH溶液。
优选地，在本发明所述的方法中，所述步骤3中的外延GeSi量子点是通过选自固态源MBE、气态源MBE或超高真空CVD的方式进行的。
优选地，在本发明所述的方法中，所述步骤3中的外延GeSi量子点是在以下条件下进行的：生长温度为600℃-750℃，生长速率为1nm/s-0.02nm/s。
优选地，在本发明所述的方法中，所述步骤2中的去除所述图形衬底上湿法腐蚀的掩膜是采用等离子体来去除的。
优选地，在本发明所述的方法中，所述步骤2中的清洗是采用RCA法进行。
本发明具有如下有益效果：
1.本发明提供了一种在大特征尺寸图形上外延均匀且具有对称性小尺寸量子点的方法，即用湿法腐蚀制备几百纳米量级的截顶倒金字塔图形，在其上生长几十纳米的量子点。这一方法同时规避了干法刻蚀会损伤衬底表面以及湿法腐蚀制备图形衬底的特征尺寸过大导致生长的量子点特征尺寸过大的缺点。
2.采用本发明提供的方法所生长的量子点大小一致，分布均匀，且量子点分布于衬底(111)面的交界线上，量子点横向尺寸为30nm-80nm，同时量子点的位置具有高度对称性，实现了量子点生长的四倍频。
3.本发明在图形衬底上外延量子点前，无需生长缓冲层以弥补在图形衬底加工过程中的损伤。
4.本发明的方法简单实用，成本低廉，同时兼顾科研和生产的需求，为解决硅基发光器件打下基础。
附图说明
以下，结合附图来详细说明本发明的实施方案，其中：
图1是本发明实施例1制备的截顶倒置金字塔图形示意图；
图2是本发明实施例1制备的量子点生长位置示意图；
图3是本发明实施例1制备的截顶倒置金字塔图形的制作流程图；
图4是本发明实施例1制备的截顶倒置金字塔的SEM图；
图5是本发明实施例1制备的外延GeSi量子点的SEM图；
图6是本发明实施例2制备的外延GeSi量子点的SEM图；
图7是本发明实施例3制备的外延GeSi量子点的SEM图。
具体实施方式
下面结合具体实施方式对本发明进行进一步的详细描述，给出的实施例仅为了阐明本发明，而不是为了限制本发明的范围。
实施例1
步骤1)在硅图形衬底上制作截顶倒置金字塔图形。
具体参照图3所示的制备截顶倒置金字塔图形的制作流程图。
首先，选取晶向为(001)的N型单晶硅片作为衬底，其表面天然存在6nm到10nm二氧化硅氧化层，在其上旋涂光刻胶。然后，用干涉曝光系统制备周期为600nm，大小为240nm的二维光刻胶点阵。随后，通过RIE干法刻蚀二氧化硅层，刻蚀气体为CHF3与Ar气，将光刻胶图形转移到二氧化硅层，同时形成氟碳聚合物掩膜，用于后续湿法腐蚀，湿法腐蚀采用KOH腐蚀溶液，腐蚀速率为20nm/min，并以氟碳聚合物为湿法腐蚀掩膜，制备出二维截顶倒金字塔图形。图形衬底形貌如图2所示，周期为600nm，图形顶部开口的边长为280nm，底部边长为160nm的截顶倒置金字塔图形，所述截顶倒置金字塔的四个侧面为(111)面。
步骤2)去除图形衬底上的掩膜以及清洗图形衬底。
采用等离子体去胶来去除氟碳聚合物掩膜，且去胶气体为氧气，清洗图形衬底用传统的RCA方法。
步骤3)将图形衬底置于气态源MBE中，在截顶倒金字塔图形衬底上外延横向尺寸为60nm，高度为30nm的GeSi量子点，量子点分布于所述(111)面的交界线上。
采用气态源MBE来生长GeSi量子点，用乙硅烷(Si2H6)和锗烷(GeH4)分别作为硅和锗的气体源，控制乙硅烷流量为5sccm，锗烷流量为7.5sccm，生长温度为600℃，此条件下GeSi量子点生长速率为0.04nm/s，生长时间为100s。如此，即可获得横向尺寸为60nm，高度为30nm的GeSi量子点，量子点Ge组分为0.15。量子点分布于所述(111)面的交界线上，实现了量子点生长的四倍频。
步骤4)在上述的GeSi量子点上外延50nm厚度的Si盖层，以减小表面非辐射复合；控制乙硅烷流量为20sccm，生长温度为780℃，此条件下Si层生长速率为0.25nm/s，生长时间为200s。
实施例2
在硅图形衬底上制作截顶倒置金字塔图形，其方法与实施例1相同。图形衬底周期为600nm，图形顶部开口的边长为300nm，底部边长为240nm的截顶倒置金字塔图形。
将图形衬底置于气态源MBE中，在截顶倒金字塔图形衬底上外延横向尺寸为30nm，高度为10nm的GeSi量子点，量子点分布于所述(111)面的交界线上。
采用气态源MBE来生长GeSi量子点，用乙硅烷(Si2H6)和锗烷(GeH4)分别作为硅和锗的气体源，控制乙硅烷流量为2.5sccm，锗烷流量为5sccm，生长温度为600℃，此条件下GeSi量子点生长速率为0.02nm/s,生长时间为70s。如此，即可获得横向尺寸为30nm，高度为10nm的GeSi量子点，量子点Ge组分为0.2。量子点分布于所述(111)面的交界线上，实现了量子点生长的四倍频。
在上述的GeSi量子点上外延50nm厚度的Si盖层，以减小表面非辐射复合；控制乙硅烷流量为20sccm，生长温度为780℃，此条件下Si层生长速率为0.25nm/s，生长时间为200s。
实施例3
在硅图形衬底上制作截顶倒置金字塔图形，其方法与实施例1相同。图形衬底周期为600nm，图形顶部开口的边长为300nm，底部边长为140nm的截顶倒置金字塔图形。
将图形衬底置于气态源MBE中，在截顶倒金字塔图形衬底上外延横向尺寸为80nm，高度为40nm的GeSi量子点，量子点分布于所述(111)面的交界线上。
采用气态源MBE来生长GeSi量子点，用乙硅烷(Si2H6)和锗烷(GeH4)分别作为硅和锗的气体源，控制乙硅烷流量为10sccm，锗烷流量为15sccm，生长温度为600℃，此条件下GeSi量子点生长速率为0.1nm/s,生长时间为50s。如此，即可获得横向尺寸为80nm，高度为40nm的GeSi量子点，量子点Ge组分为0.15。量子点分布于所述(111)面的交界线上，实现了量子点生长的四倍频。
在上述的GeSi量子点上外延50nm厚度的Si盖层，以减小表面非辐射复合；控制乙硅烷流量为20sccm，生长温度为780℃，此条件下Si层生长速率为0.25nm/s，生长时间为200s。

Claims (8)

1.一种外延GeSi量子点的方法，包括如下步骤：
步骤1)在硅衬底上采用光刻结合湿法腐蚀技术制备截顶倒置金字塔图形，得到图形衬底；
步骤2)去除所述图形衬底上湿法腐蚀的掩膜并清洗所述图形衬底；
步骤3)将所述图形衬底置于外延生长装置中，在所述截顶倒置金字塔图形衬底上直接异质外延GeSi量子点；
步骤4)在所述GeSi量子点上外延硅盖层；
所述截顶倒置金字塔图形的四个侧面的晶面为(111)面；
所述GeSi量子点位于所述(111)面的交界线上；
所述步骤3)中的外延GeSi量子点是在以下条件下进行的：生长温度为600℃-750℃，生长速率为1nm/s-0.02nm/s。
2.根据权利要求1所述的方法，其中，所述截顶倒置金字塔的顶部开口的边长为250nm-400nm，底部边长为80nm-240nm，所述截顶倒置金字塔图形的排列周期为450nm-700nm。
3.根据权利要求1所述的方法，其中，所述硅衬底的晶向为(001)。
4.根据权利要求1所述的方法，其中，所述GeSi量子点的横向尺寸为30nm-80nm。
5.根据权利要求1所述的方法，其中，所述步骤1)中的湿法腐蚀是在以下条件下进行的：湿法腐蚀的速率为10nm/min-80nm/min，湿法腐蚀采用的溶液是KOH溶液。
6.根据权利要求1所述的方法，其中，所述步骤3)中的外延GeSi量子点是通过选自固态源MBE、气态源MBE或超高真空CVD的方式进行的。
7.根据权利要求1所述的方法，其中，所述步骤2)中的去除所述图形衬底上湿法腐蚀的掩膜是采用等离子体来去除的。
8.根据权利要求1所述的方法，其中，所述步骤2)中的清洗是采用RCA法进行。
CN201910307554.9A 2019-04-17 2019-04-17 外延GeSi量子点的方法 Active CN111834206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910307554.9A CN111834206B (zh) 2019-04-17 2019-04-17 外延GeSi量子点的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910307554.9A CN111834206B (zh) 2019-04-17 2019-04-17 外延GeSi量子点的方法

Publications (2)

Publication Number Publication Date
CN111834206A CN111834206A (zh) 2020-10-27
CN111834206B true CN111834206B (zh) 2022-10-11

Family

ID=72915491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910307554.9A Active CN111834206B (zh) 2019-04-17 2019-04-17 外延GeSi量子点的方法

Country Status (1)

Country Link
CN (1) CN111834206B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256367B (zh) * 2021-11-25 2023-06-09 上海微波技术研究所（中国电子科技集团公司第五十研究所） 石墨烯锗硅量子点集成的复合结构探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169936A (zh) * 2011-02-16 2011-08-31 亚威朗光电(中国)有限公司 图形衬底和led芯片
CN103579416A (zh) * 2013-11-06 2014-02-12 无锡英普林纳米科技有限公司 一种具有倒金字塔结构模板的制备方法
CN104975293A (zh) * 2015-05-22 2015-10-14 中国科学院半导体研究所 硅衬底及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169936A (zh) * 2011-02-16 2011-08-31 亚威朗光电(中国)有限公司 图形衬底和led芯片
CN103579416A (zh) * 2013-11-06 2014-02-12 无锡英普林纳米科技有限公司 一种具有倒金字塔结构模板的制备方法
CN104975293A (zh) * 2015-05-22 2015-10-14 中国科学院半导体研究所 硅衬底及其制备方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Control of Ge dots in dimension and positon by selective epitaxial growth and their optical properties;E.S.Kim,et.;《Applied Physics Letters》;19980330;第72卷(第13期);全文 *
Site-controlled and size-homogeneous Ge islands on prepatterned Si(001) substrates;Zhenyang Zhong and G.Bauer;《Applied Physics Letters》;20040315;第84卷(第11期);全文 *
Two-dimensional periodic alignment of self-assembled Ge islands on patterned Si(001) surfaces;Takeshi Kitajima,et.;《Applied Physics Letters》;20020121;第80卷(第3期);全文 *
图案硅衬底上锗硅量子点生长;陈培炫;《中国优秀博硕士学位论文全文数据库(硕士)基础科学辑》;20091215(第12期);说明书第5-30页 *
锗硅量子点的制备及退火特性研究;蔡其佳;《中国优秀博硕士学位论文全文数据库(博士)基础科学辑》;20101115(第11期);第15-70页 *

Also Published As

Publication number Publication date
CN111834206A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US20180151359A1 (en) Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers
CN102576780B (zh) 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
KR20070105104A (ko) 질화물 반도체 발광소자 및 그 제조방법
US20120292649A1 (en) Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
US9412588B2 (en) Method of growing nitride semiconductor layer and nitride semiconductor formed by the same
CN110783167A (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
US11328924B2 (en) Semiconductor wafer and method for manufacturing semiconductor wafer thereof
CN109950201A (zh) 光电器件外延结构的制造方法
CN112397374A (zh) 基于纳米空洞的低穿透位错密度硅基砷化镓层生长方法
US10658541B2 (en) Selective growth of nitride buffer layer
KR101373398B1 (ko) 고효율 발광다이오드 제조방법
CN111834206B (zh) 外延GeSi量子点的方法
KR20120126981A (ko) 무분극 질화물계 발광 소자 및 그 제조방법
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
WO2020181917A1 (zh) 在侧向外延薄膜上自对准形成图形及外延材料的制备方法
KR101097888B1 (ko) 질화물계 반도체 발광 소자 및 기판 제조 방법
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
CN111066158B (zh) 发光器件表面粗化的方法与发光器件
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR102126186B1 (ko) 질화 갈륨 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant