KR101097888B1 - 질화물계 반도체 발광 소자 및 기판 제조 방법 - Google Patents

질화물계 반도체 발광 소자 및 기판 제조 방법 Download PDF

Info

Publication number
KR101097888B1
KR101097888B1 KR1020090110263A KR20090110263A KR101097888B1 KR 101097888 B1 KR101097888 B1 KR 101097888B1 KR 1020090110263 A KR1020090110263 A KR 1020090110263A KR 20090110263 A KR20090110263 A KR 20090110263A KR 101097888 B1 KR101097888 B1 KR 101097888B1
Authority
KR
South Korea
Prior art keywords
substrate
nitride
etching
light emitting
emitting device
Prior art date
Application number
KR1020090110263A
Other languages
English (en)
Other versions
KR20110053645A (ko
Inventor
홍창희
김희윤
김형구
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020090110263A priority Critical patent/KR101097888B1/ko
Publication of KR20110053645A publication Critical patent/KR20110053645A/ko
Application granted granted Critical
Publication of KR101097888B1 publication Critical patent/KR101097888B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)

Abstract

본 발명은 질화물계 반도체 소자 및 기판 제조 방법에 관한 것으로, 습식 식각을 통하여 나노 사이즈의 ITO 구를 형성하고, 이를 질화물계 반도체 소자의 기판 표면에 나노 사이즈의 패턴을 형성하기위한 식각마스크로 사용하여, 기판 표면에 나노 사이즈의 패턴을 형성함으로써, 질화물계 반도체 소자에서 발생한 빛이 질화물계 반도체와 기판의 계면에서 산란될 수 있게 하여 외부 발광효율이 우수하다.
기판, 투명도전막, 산화막, 습식 식각, 질화물계 반도체 발광 소자

Description

질화물계 반도체 발광 소자 및 기판 제조 방법{PATTERNED SUBSTRATE FOR GAN-BASED SEMICONDUCTOR LIGHT EMITTING DIODE AND MANUFACTURING METHOD}
본 발명은 질화물계 반도체 소자 및 기판 제조 방법에 관한 것으로, 습식 식각을 통하여 나노 사이즈의 ITO 구를 형성하고, 이를 질화물계 반도체 소자의 기판 표면에 나노 사이즈의 패턴을 형성하기 위한 식각마스크로 사용하여, 기판 표면에 나노 사이즈의 패턴을 형성함으로써, 질화물계 반도체 소자에서 발생한 빛이 질화물계 반도체와 기판의 계면에서 산란될 수 있게 하는 외부 발광효율이 우수한 질화물계 반도체 발광 소자 및 기판 제조 방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체는 1.9eV(InN) ~ 6.2eV(AlN)의 넓은 밴드 간격을 가지고 있어서 청색 및 녹색 발광과 자외선 영역까지도 발광을 구현할 수 있어 고휘도 LD(laser diode), LED(light emitting diode), PD(photo diode) 등의 광전자 소자와 고출력 전기소자 등의 이용분야에서 주목을 받고 있는 물질이다. 처음 소자가 개발되어 사용 되어질 때보다 실생활에 더욱 깊이 파고들면서 시계, 자동차, 신호등 등과 같은 전자 기기들뿐만 아니라 내부 인테리어용 조명과 외부 조명등에 유용하게 쓰이면서 앞으로 그 사용 목적과 쓰임이 다양해 질 것으로 생각된다. 이러한 수요 충족을 위해서는 LED의 고효율화 및 고출력화가 필요하고, 내부 양자 효율증가, 광 추출 효율증가 및 패키징 효율, 열문제 등 개선해야될 문제점이 많이 있다. 이러한 질화물 반도체는, 여러 가지 장점과 응용 가능성에 반하여, 다른 Ⅲ-Ⅴ족 화합물과는 달리 격자 정합이 되는 기판을 가지고 있지 않다. 지금까지 사용되고 있는 기판으로는 사파이어(Al2O3), 실리콘카바이드(SiC), 갈륨비소(GaAs) 등이 사용되고 있으나 매우 큰 격자상수의 차이와 열팽창계수 차이로 결정성이 좋은 갈륨나이트라이드(GaN)박막을 성장하기 어렵다. 현재 주로 연구되고 있는 갈륨나이트라이드 에피택시 방법은 사파이어 기판을 사용하여 저온에서 성장된 갈륨나이트라이드 완충 층을 이용하여 격자 정합의 차이를 줄이고, 다시 고온에서 갈륨나이트라이드 에피택시 층을 성장시키는 방법이 다수의 연구 그룹에서 실행되고 있으며, 격자 정합이 되는 기판에 대한 연구도 계속 되고 있다. 또한 내부 양자 효율 증가를 위해 TDD(Threading dislocation density)를 줄여주기 위해 사파이어 기판 위에 먼저 절연물질(SiO2, SiNx 등) 을 증착하여 밑에서부터 올라오는 전위를 막아주는 역할을 하여 절연 물질 윗부분에 전위가 존재하지 않는 갈륨나이트라이드 박막을 성장하여 TDD를 줄여주는 수평성장법(Lateral epitaxial overgrowth ; LEO)을 이용하는 연구와, LED의 활성층(Active layer) 구조를 변화시켜 전자-정공(electron-hole)의 재결합(recombination) 효율을 증가시키는 방법들이 연구되었고 이로 인한 내부 양자 효율증가의 연구가 주를 이뤄 왔다.
하지만 LED의 효율을 더 높이기 위해서는 내부 양자 효율의 증가 외에 LED의 광 추출 효율 증가가 필수적이다. 질화물 반도체와 질화물 반도체를 둘러싸고 있는 공기의 굴절률 차에 의한 임계각에 의해 결정되는 전반사를 줄여 광 추출 효율을 개선하기 위해서, 질화물 반도체와 공기와의 굴절률 차를 줄여 임계각을 증가시키거나 발광다이오드의 표면을 거칠게 하여 광의 내부경로를 변화시켜 광의 탈출확률을 증가시키는 것이 중요하다.
광의 임계각은 Snell의 법칙 [θC = sin-1(nair /nGaN)] 으로 표현할 수 있으며, 여기서 LED 내부 (nGaN=2.5) 와 LED 외부 (nair=1)의 굴절률 차이로 인해 약 23.5°보다 큰 각도로 입사되는 빛은 LED 내부에서 전반사가 되어 일반적인 발광 다이오드 구조에서의 광 추출효율은 매우 낮다.
이러한 발광 다이오드의 광 추출효율을 개선시킬 수 있는 방법은 발광 다이오드의 구조를 변화시켜 발광 다이오드의 내부에서 생성된 빛의 경로를 변화시켜 광의 탈출확률을 증가시켜 주거나, 질화물 반도체와 공기 사이에 중간 굴절률의 물질을 삽입하여 광의 임계각을 증가시켜 전반사를 줄이는 방법이 있다. 전반사를 줄이기 위해 P-type 갈륨나이트라이드 표면에 요철을 주는 연구가 진행되고 있으며, 사이드월(sidewall)에 기울기를 주어 광자(photon)가 LED 외부로 탈출하기 용이한 구조를 형성하여 광 추출을 증가시키는 연구가 활발하게 진행되고 있다. 또한 SiO2 절연막을 이용하여 간단한 포토리소그래피 공정을 통해 패턴이 형성된 패턴기판에 의해 발광 빛의 내면 다중반사(internal multi-reflection)을 억제하여 LED의 광 추출효율을 증가시키는 연구도 진행되고 있다. 또한 사파이어 건식 식각을 통해 요 철기판(patterned sapphire substrate; PSS)를 제작하여 외부 양자 효율을 증가시키는 연구도 진행되고 있다. 하지만 ICP를 이용한 건식 식각은 사파이어에 격자손상과 변형(strain)을 발생시켜 소자 특성 저하 및 내부 양자 효율의 감소로 이어지는 문제점이 발생하였다.
또한, 기존의 포토리소그래피를 사용한 PSS공정은 마이크로 단위까지의 공정만 가능하며, 니켈마스크를 사용한 PSS공정은 나노단위의 공정이 가능하지만, 공정구성이 복잡하고, 공정진행 후 니켈마스크를 제거하기가 용이하지 않은 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 나노단위의 공정이 가능하고, 공정구성이 간단하고, 공정진행 후 식각에 사용한 마스크의 제거가 용이한 효과가 있는 질화물계 반도체 발광소자 및 기판제조방법을 제공하는 것을 목적으로 한다.
본 발명의 위와 같은 목적은 베어기판(bare substrate)을 준비하는 단계; 상기 베어기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 투명도전막을 형성하는 단계; 상기 투명도전막에 제1식각공정을 적용하여 나노 사이즈의 구(nanosphere)를 형성하는 단계; 상기 나노사이즈의 구(nanosphere) 하부면의 상기 산화막을 제2식각공정을 적용하여 나노 사이즈의 식각마스크로 형성하는 단계; 상기 나노사이즈의 식각마스크에 제3식각공정을 적용하여 상기 베어기판상에 패턴을 형성하는 단계를 포함하는 질화물계 반도체 발광 소자의 기판 제조방법을 제공함으로써 달성된다. 상기 산화막은 다결정 산화막일 수 있다.
또한, 상기 나노 사이즈의 구를 형성하기 위한 투명도전막은 SnOx, InxOy , AlxOy, ZnO, ZrOx, HfOx, TiOx, TaxOy, GaxO등 중에 어느 하나 또는 두 개 이상의 조성물로 이루어질 수 있다.
또한, 상기 투명도전막이 ITO일 수 있다.
또한, 상기 제1식각공정은 염산(HCl), 질산(HNO3), 인산(H3PO4), 옥살산(oxalic acid), 황산(H2SO4), 불산(HF) 등의 산성용액 중에 하나 이상을 적용하여 식각할 수 있다.
또한, 상기 산성용액의 산도(pH)는 0.1 ~ 1일 수 있다.
또한, 상기 투명도전막은 열처리를 거치지 않은 다결정질 상태로서 결합력이 약한 결정 경계(grain boundary)를 가지며, 상기 산화막과의 결합력이 약한 계면에서 활발한 식각에 의해 나노 사이즈의 구를 형성할 수 있다.
또한, 상기 투명도전막의 두께는 50nm ~ 600nm 이며, 상기 두께를 조절함에 따라 생성되는 나노 사이즈의 구의 평균적인 크기를 조절할 수 있다.
또한, 상기 산화막은 SiOx, SixNy 등의 조성물 중에서 하나 혹은 두 개 이상으로 이루어질 수 있다.
또한, 상기 제1식각공정 이후에 나노 사이즈의 구의 열처리 경화단계가 더 포함될 수 있다.
또한, 상기 제1식각공정 이후에 나노 사이즈의 구의 형태를 변화시키는 ICP처리 단계가 더 포함될 수 있다.
또한, 상기 제2식각공정은 습식식각일 수 있다.
또한, 상기 제2식각공정은 건식식각일 수 있다.
또한, 상기 제3식각공정은 황산과 인산이 3:1의 부피비로 혼합된 산성용액을 사용하여 식각될 수 있다.
또한, 상기 제3식각공정은 식각온도가 270 ~ 280 ℃일 수 있다.
또한, 상기 베어기판은 일면에 요철이 형성된 것을 사용할 수 있다.
본 발명의 다른 일면은, 본 발명의 위와 같은 목적이 상기 발광소자의 기판 제조방법에 의한 기판 상에, n형 질화물계 반도체 층, 활성 층, p형 질화물계 반도체 층을 포함하여 적층되는 질화물계 반도체 발광 소자를 제공함으로써 달성된다.
또한, 상기 발광소자의 베어기판은 일면에 요철이 형성된 것을 사용할 수 있다.
본 발명의 질화물계 반도체 발광 소자 및 기판 제조 방법은 나노사이즈의 구를 식각마스크로 사용하여 나노단위의 공정이 가능하고, 공정구성이 간단하며, 식각 공정진행 후 식각마스크의 제거가 용이한 효과가 있다.
이하, 본 발명을 그 실시예에 의해 첨부된 도면을 참조하여 상세히 설명하도록 한다.
도 1a 내지 도 1f는 본 발명의 제1실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면이고, 도 2a 내지 도 2e는 ITO의 두께가 100nm인 경우 본 발명의 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면으로서 2d가 예상되는 etching profile을 점선으로 도시하고, 도 3a 내지 도 3e는 ITO의 두께가 200nm인 본 발명의 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면이고, 도 4a 내지 도 4f는 본 발명의 제2실 시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면이고, 도 5는 본 발명의 제3실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법에 의한 질화물계 반도체 발광소자이고, 도 6은 본 발명의 나노 사이즈의 구의 SEM 사진이고, 도 7은 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 1500배 확대한 SEM 사진이고, 도 8은 100nm의 ITO를 사용하여 기판상에 형성된 패턴을 45000배 확대한 SEM 사진이고, 도 9는 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 1500배 확대한 SEM 사진이고, 도 10은 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 45000배 확대한 SEM 사진이고, 도 11은 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 10000배 확대한 SEM 사진이고, 도 12는 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 25000배 확대한 SEM 사진이고, 도 13은 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 80000배 확대한 SEM 사진이고, 도 14는 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 10000배 확대한 SEM 사진이고, 도 15는 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 25000배 확대한 SEM 사진이고, 도 16은 투명도전막의 두께변화에 따른 나노사이즈의 구의 밀도변화를 순차적으로 촬영한 SEM 사진이고, 도 17은 산성용액의 농도와 식각률과의 관계를 도시한 도표이고, 도 18은 산성용액의 농도 변화에 따른 나노사이즈의 구의 밀도변화를 도시한 도표이다.
도 1a 내지 도 1f에 도시된 바와 같이, 본 발명의 제1실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법은, 베어기판(bare substrate)을 준비하는 단계; 상기 베어기판 상에 다결정 산화막을 형성하는 단계; 상기 다결정 산화막 상 에 투명도전막을 형성하는 단계; 상기 투명도전막에 제1식각공정을 적용하여 나노 사이즈의 구(nanosphere)를 형성하는 단계; 상기 나노사이즈의 구(nanosphere) 하부면의 상기 다결정 산화막을 제2식각공정을 적용하여 나노 사이즈의 식각마스크로 형성하는 단계; 상기 나노사이즈의 식각마스크에 제3식각공정을 적용하여 상기 베어기판 상에 패턴을 형성하는 단계를 포함한다.
도 1 a에 도시된 바와 같이, 상기 베어기판(bare substrate)(10)을 준비하는 단계는 발광다이오드(Light Emitting Diode; LED)를 제작하기 위해서 사파이어(Al2O3), 실리콘카바이드(SiC), 단결정실리콘(Si) 등의 재질인 베어기판(10)을 준비하는 단계로서, 베어기판(10) 이란 본 발명의 제조방법을 적용하기 전 상태의 기판을 의미한다. 상기 베어기판(10)은 일반적인 평면(flat)기판을 사용할 수도 있으나 상면에 마이크로 단위의 요철이 형성된 요철기판(patterned sapphire substrate; PSS)을 사용하는 것도 가능하다. 또한 상기 요철기판은 도 4a에 도시된 바와 같이, 일면에 연속된 요철이 형성된 기판을 사용하는 것도 가능하며 도 5에 도시된 바와 같이, 요철과 요철 사이에 평(flat)면이 일부 형성된 기판을 사용할 수도 있다. 본 발명의 제1실시예는 전체가 평면인 기판이 사용된 예이며, 제2, 3실시예는 요철기판이 사용된 예이다.
도 1b에 도시된 바와 같이, 상기 베어기판(10)상에 다결정 산화막(20)을 형성하는 단계는, 상기 베어기판(10) 위에 다결정 산화막(20)을 형성하는 단계이며, 상기 다결정 산화막은 SiOx, SixNy , 등 중에서 하나 혹은 두 개 이상으로 이루어질 수 있으며, 상기 다결정 산화막(20)은 플라즈마화학증착(plasma enhanced chemical vapor deposition; PECVD), 스퍼터링(sputtering) 등에 의하여 형성될 수 있다. 본 발명의 실시예는 다결정 산화막으로 실리콘옥사이드(SiO2)를 사용한 것이다. 일반적으로 기판상에 나노단위의 패턴을 형성하기 위하여 사용하는 식각마스크(etching mask)는 주로 니켈재질이 사용되나, 식각을 완료한 후 식각마스크 제거가 용이하지 않기 때문에 패턴 밀도 제어(pattern density control) 정도가 높지 않다. 또한, 마이크로단위의 식각용 패턴을 위한 식각마스크의 형성을 위해 포토리소그래피(photolithography) 방법이 주로 이용되나 나노단위의 공정은 어려우므로 본 발명의 실시예에서는 식각마스크로 실리콘옥사이드를 사용한다.
도 1c에 도시된 바와 같이, 상기 다결정 산화막(20) 상에 투명도전막(30)을 형성하는 단계는, 뒤에서 설명할 나노사이즈의 구를 형성하기 위한 전 단계로, 상기 투명도전막은 SnOx, InxOy , AlxOy, ZnO, ZrOx, HfOx, TiOx, TaxOy, GaxO등의 조성물 중에서 하나 혹은 두 개 이상으로 이루어지며, 상기 투명도전막(30)은 투명도전체인 ITO(Indium Tin Oxide)일 수 있다. 본 발명의 실시예는 투명도전막(30)으로 ITO를 사용한 것이다. 또한, 상기 ITO는 전자빔 증착(electron-beam deposition) 또는 스퍼터링(sputtering)에 의해 형성될 수 있다. 상기 투명도전막(30)은 열처리를 거치지 않은 다결정질 상태로서 결합력이 약한 결정 경계(grain boundary)를 가지며, 상기 다결정 산화막(20)과의 결합력이 약한 계면에서 활발한 식각에 의해 나노 사이즈의 구를 형성할 수 있다. 상기 투명도전막(30)의 두께는 50nm ~ 600nm 이며, 상기 투명도전막(30)의 두께를 조절하여 생성되는 나노 사이즈의 구의 평균적인 크기를 조절할 수 있다. 상기 투명도전막(30)은 두께에 따라 다른 식각특성을 보이는데, 도 16의 SEM 사진과 같이, 상기 투명도전막의 두께가 증가함에 따라 나노 사이즈의 구의 크기가 증가한다. 상기 투명도전막(30)의 두께가 50nm 보다 얇으면 나노사이즈의 구가 형성되지 않으며, 600nm보다 두꺼우면 나노사이즈의 구의 모양이 균일하지 않게 되는 경향이 있다.
도 1d에 도시된 바와 같이, 상기 투명도전막(30)에 제1식각공정을 적용하여 나노 사이즈의 구(nanosphere)(31)를 형성하는 단계는, 상기 다결정 산화막(20)의 위에 형성된 상기 투명도전막(30)을 식각하여 나노 사이즈의 구(31)를 상기 다결정 산화막(20)의 위에 형성하는 단계로서, 상기 제1식각공정은 습식식각에 의해 이루어지며, 건식식각에 의해 이루어질 수도 있다.
습식식각은 BOE(buffered oxide echant)을 사용하여 식각하는 시간을 조절하는 방식으로 진행되며, 염산(HCl), 질산(HNO3), 인산(H3PO4), 옥살산(oxalic acid), 황산(H2SO4), 불산(HF)등의 중 하나 또는 둘 이상을 포함한 식각용액일 수 있다. 이때, 상기 산성용액의 산도(pH)는 0.1 ~ 1인 것이 바람직하다. 산도(pH)가 0.1보다 작은 pH를 갖는 고농도 산성용액으로 식각을 하면 나노사이즈의 구가 형성이 되지 않고 투명도전막이 제거되며, 산도(pH)가 1보다 큰 저농도 산성용액으로 식각을 하게 되면 식각률이 낮아 구의 형태로 식각되지 않게 되어 나노사이즈의 구의 밀도가 낮아지게 된다.
도 18은 식각용액의 %농도와 ITO 나노사이즈의 구(nanosphere)간의 밀도의 관계를 나타내고 있다. 5% 내지 10%의 범위 내에서 %농도가 증가함에 따라 밀도가 감소함을 보여준다.
건식식각은 ICP(Inductively Coupled Plasma) 장비를 사용하여 진행되며, 식각가스로는 투명도전막의 재질에 따라 최적의 식각가스를 선택한다. 예를 들어, 투명도전막이 ITO인 경우에 주된 식각가스로는 CH4를 사용하며 첨가가스로는 O2와 HBr을 사용한다.
상기와 같은 제1식각공정을 거치면, 도 6의 SEM 사진에서 볼 수 있는 바와 같이 나노사이즈의 구가 형성된다. 제1식각공정에 의해 형성된 상기 나노 사이즈의 구(31)를 보다 경화시키기 위한 열처리를 할 수 있으며, ICP(Inductively Coupled Plasma)처리를 통해 상기 나노사이즈의 구(31)의 형태를 변화시킬 수도 있다.
도 1e에 도시된 바와 같이, 상기 나노사이즈의 구(31)의 하부면의 다결정 산화막(20)을 제2식각공정을 적용하여 나노사이즈의 식각마스크(21)로 형성하는 단계는, 나노사이즈의 구(31)의 사이로 노출된 다결정 산막화(20)인 실리콘옥사이드(SiO)2를 식각하는 것으로, 상기 식각공정은 습식 식각에 의해 이루어지며, 또한, 상기 제2식각공정은 건식 식각에 의해 이루어질 수도 있다. 이때, 습식 식각은 BOE(buffered oxide echant)용액에 식각하는 시간을 조절하여 진행한다. 또한, 건식식각은 ICP(Inductively Coupled Plasma) 장비를 사용하여 진행하며, 식각가스로는 SF6, CF4, CHF3, C2F6와 같은 플루오린(fluorine) 계열의 가스를 사용할 수 있다.
도 1f에 도시된 바와 같이, 상기 나노사이즈의 식각마스크(21)에 제3식각공정을 적용하여 상기 베어기판(10)상에 패턴을 형성하는 단계는, 상기 베어기판 (10)을 나노사이즈의 삼각 피라미드 패턴(12)이 형성된 기판(11)으로 형성하는 단계로 상기 삼각 피라미드를 식각하기 위한 식각공정은 습식식각에 의해 이루어질 수 있다. 또한, 상기 식각공정은 건식식각에 의해 이루어질 수도 있다.
도 17은 황산용액과 식각률 간의 관계를 보여주고 있다. 농도가 높아짐에 따라 식각률이 증가한다.
상기 제3식각공정이 습식식각에 의해 이루어질 경우에 산성용액은 황산과 인산을 3:1의 부피비(volume%)로 혼합한 혼합액을 사용하는 것이 바람직하다. 도 17에 도시된 바와 같이, 황산과 인산의 비가 3:1인 산성용액(75%의 황산용액)으로 식각하게 되면, 식각률을 조절하여 식각이 되는 시간을 조절하는 것이 용이하다.
또한, 상기 습식식각은 270 ~ 280℃ 의 온도에서 식각하는 것이 바람직하다.
산성용액의 끓는 점인 300℃ 내에서 상기와 같이 270 ~ 280℃ 의 온도에서 식각률을 조절하는 것이 용이하다. 이때, 식각시간은 ITO의 두께와 형성하려는 삼각 피라미드 패턴의 최종모습에 따라 달라진다.
상기와 같이 황산과 인산을 3:1의 부피비(volume%)로 혼합한 혼합액을 사용하여 270 ~ 280℃ 에서 식각하게되면 약 100nm/min의 식각률을 가지게 되며, 상기 조건에서 5분간 식각하는 것이 바람직하다.
또한, 상기 제3식각공정이 건식식각에 의해 이루어질 경우에 건식식각은 ICP(Inductively Coupled Plasma) 장비를 사용하여 진행하며, 식각가스로는 SF6, CF4, CHF3, C2F6와 같은 플루오린(fluorine) 계열의 가스를 사용한다.
이하, 상기 베어기판(10)상에 형성된 삼각 피라미드 패턴과 상기 투명도전막(30)으로 사용된 ITO의 두께와의 관계를 살펴본다.
도 2a 내지 도 2e 및 도 3a 내지 도 3e를 참조하여 ITO층의 두께가 100nm 인 경우와 200nm인 경우를 비교하면, 도 2a 내지 도 2e에 도시된 바와 같이, ITO층(30')의 두께가 100nm 인 경우, 위에서 설명한 바와 같이 상기 제1식각공정에 의해 ITO층(30')은 나노사이즈의 구(31')로 식각되며, 상기 제2식각공정에 의해 다결정산화막(20)이 식각마스크(21')로 식각된다. 또한, 상기 제3식각공정에 의해 상기 베어기판(10) 상에 삼각 피라미드 패턴을 형성하게 되는데, 상기 식각마스크(21')의 하부의 베어기판(10)은 식각마스크가 없는 부분에 비해 식각속도가 빠르므로 도 2d의 점선과 같은 식각패턴을 보이게 된다. 이 경우 C면을 갖지않는 삼각 피라미드(12')가 형성된 기판(11')이 형성된다. 도 7 및 도 8은 100nm 두께의 ITO층을 적용한 경우에 상기 기판상에 형성된 패턴을 촬영한 SEM 사진으로, 삼각 피라미드 패턴의 상부에 평탄한 C면이 거의 없는 것을 볼 수 있다. 도 11 내지 도 13은 상기 패턴이 형성된 기판을 위에서 내려다 본 평면도로서 삼각 피라미드 형상을 확인할 수 있다.
반면에, 도 3a 내지 도 3e에 도시된 바와 같이, ITO층(30'')의 두께가 200nm인 경우에는 나노사이즈의 구(31'')의 직경이 ITO층의 두께가 100nm 일 때보다 커 지기 때문에 상기 식각마스크(21'')의 개구부의 크기가 커지게 된다. 이와 같이 개구부의 크기가 커지게 되면 상기 식각마스크의 하부에 식각이 되지 않는 C면이 존재하게 된다.
이와 같이, 투명도전막(ITO)의 두께를 조절하여 나노사이즈의 구의 크기를 조정하면, 다결정 산화막으로 형성된 식각마스크의 개구부의 크기가 조절되어 기판에 형성된 삼각피라미드 패턴의 분포와 형태가 달라진다. 도 9 및 도 10은 200nm 두께의 ITO층을 적용한 경우에 기판상에 형성된 패턴을 촬영한 SEM 사진으로, 삼각 피라미드 패턴의 상부에 평탄한 C면이 존재하는 것을 볼 수 있다. 도 14 및 도 15는 상기 패턴이 형성된 기판을 위에서 내려다 본 평면도로서 C면이 형성된 삼각 피라미드 형상을 확인할 수 있다.
상기 삼각 피라미드의 분포와 형태는 광추출 효율에 영향을 미치므로, 상기 패턴이 형성된 기판을 사용하여 발광시키고자하는 LED 의 빛의 파장에 따라, 상기 삼각 피라미드의 분포와 형태를 조절하는 것이 바람직하다.
본 발명의 제2, 3실시예는 상기 베어기판에 마이크로 단위의 요철이 미리 형성된 요철기판(11)인 것을 특징으로 한다.
제2실시예인 도 4a 내지 도 4f는, 마이크로 단위의 요철이 미리 형성된 요철기판을 베어기판으로 사용하는 경우로서, 다결정 산화막(200)을 형성한 후 투명도전막(300)을 형성하는 것과, 제1식각공정을 통하여 나노사이즈의 구(310)를 형성하고, 제2식각공정을 통하여 식각마스크(210)를 형성하며, 제3식각공정을 통하여 기판(110)의 상부에 삼각 피라미드 형상(120)을 형성하는 것은 제1실시예와 동일한 단계를 거치게 되므로 반복되는 설명은 생략한다.
도 5는 제3실시예를 도시한 것으로, 상기 요철기판의 요철과 요철 사이에 평(flat)면이 형성된 베어기판을 사용하여 기판(110')의 상부에 삼각 피라미드 형상(120')이 형성하는 것으로 각 공정은 제2실시예와 동일한 단계를 거치게 되므로 반복되는 설명은 생략한다.
이와 같이 미리 마이크로 단위의 요철이 형성된 베어기판에 패턴을 형성하면, 마이크로 단위 요철 위에 나노사이즈의 패턴이 형성되게 되므로 기판상에서 더 높은 광추출 효율을 얻을 수 있다.
이러한 본 발명의 실시예에 의하여 만들어진 기판 상에, n형 질화물계 반도체 층, 활성 층, p형 질화물계 반도체 층을 포함하여 질화물계 반도체 발광 소자를 만들 수도 있다.
이와 같이 본 발명은 특정 실시예를 들어 설명하였지만 반드시 이에 한정하는 것은 아니며, 본 발명의 기술적 사상의 범주내에서는 얼마든지 수정 및 변형실시가 가능하다.
도 1a 내지 도 1f는 본 발명의 제1실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면.
도 2a 내지 도 2e는 본 발명의 제1실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면.
도 4a 내지 도 4f는 본 발명의 제2실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법을 순차적으로 나타낸 도면.
도 5는 본 발명의 제3실시예에 의한 질화물계 반도체 발광 소자의 기판 제조 방법에 의한 질화물계 반도체 발광소자.
도 6은 본 발명의 나노 사이즈의 구의 SEM 사진.
도 7은 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 1500배 확대한 SEM 사진.
도 8은 100nm의 ITO를 사용하여 기판상에 형성된 패턴을 45000배 확대한 SEM 사진.
도 9는 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 1500배 확대한 SEM 사진.
도 10은 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 45000배 확대한 SEM 사진.
도 11은 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 10000배 확대한 SEM 사진.
도 12는 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 25000배 확대한 SEM 사진.
도 13은 100nm의 ITO를 사용하여 기판상에 형성한 패턴을 80000배 확대한 SEM 사진.
도 14는 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 10000배 확대한 SEM 사진.
도 15는 200nm의 ITO를 사용하여 기판상에 형성된 패턴을 25000배 확대한 SEM 사진.
도 16은 투명도전막의 두께변화에 따른 나노사이즈의 구의 밀도변화를 순차적으로 촬영한 SEM 사진.
도 17은 산성용액의 농도와 식각률과의 관계를 도시한 도표.
도 18은 산성용액의 농도 변화에 따른 나노사이즈의 구의 밀도변화를 도시한 도표.
* 도면의 주요부분에 대한 부호의 설명 *
10, 100 ; 베어기판
20 ; 산화막
30, 300 ; 투명도전막
31, 31', 31'', 310 ; 나노사이즈의 구

Claims (17)

  1. 베어기판(bare substrate)을 준비하는 단계;
    상기 베어기판 상에 산화막을 형성하는 단계;
    상기 산화막 상에 투명도전막을 형성하는 단계;
    상기 투명도전막에 제1식각공정을 적용하여 나노 사이즈의 구(nanosphere)를 형성하는 단계;
    상기 나노사이즈의 구(nanosphere) 하부면의 상기 산화막을 제2식각공정을 적용하여 나노 사이즈의 식각마스크로 형성하는 단계;
    상기 나노사이즈의 식각마스크에 제3식각공정을 적용하여 상기 베어기판상에 패턴을 형성하는 단계를 포함하는 질화물계 반도체 발광 소자의 기판 제조방법.
  2. 제1항에 있어서,
    상기 나노 사이즈의 구를 형성하기 위한 투명도전막은 SnOx, InxOy , AlxOy, ZnO, ZrOx, HfOx, TiOx, TaxOy, GaxO등 중에 어느 하나 또는 두 개 이상의 조성물로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  3. 제1항에 있어서,
    상기 투명도전막이 ITO인 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  4. 제1항에 있어서,
    상기 제1식각공정은 염산(HCl), 질산(HNO3), 인산(H3PO4), 옥살산(oxalic acid), 황산(H2SO4), 불산(HF) 등의 산성용액 중에 하나 이상을 적용하여 식각하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  5. 제4항에 있어서,
    상기 산성용액의 산도(pH)는 0.1 ~ 1인 것을 특징으로 하는 질화물계 반도체 발광소자의 기판 제조방법.
  6. 제1항에 있어서,
    상기 투명도전막은 열처리를 거치지 않은 다결정질 상태로서 결합력이 약한 결정 경계(grain boundary)를 가지며, 상기 산화막과의 결합력이 약한 계면에서 활발한 식각에 의해 나노 사이즈의 구를 형성하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  7. 제1항에 있어서,
    상기 투명도전막의 두께는 50nm ~ 600nm 이며, 상기 두께를 조절함에 따라 생성되는 나노 사이즈의 구의 평균적인 크기를 조절하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  8. 제1항에 있어서,
    상기 산화막은 SiOx, SixNy 등의 조성물 중에서 하나 혹은 두 개 이상으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  9. 제1항에 있어서,
    상기 제1식각공정 이후에 나노 사이즈의 구의 열처리 경화단계가 더 포함되는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  10. 제1항에 있어서,
    상기 제1식각공정 이후에 나노 사이즈의 구의 형태를 변화시키는 ICP처리 단계가 더 포함되는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  11. 제1항에 있어서,
    상기 제2식각공정은 습식식각인 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  12. 제1항에 있어서,
    상기 제2식각공정은 건식식각인 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  13. 제1항에 있어서,
    상기 제3식각공정은 황산과 인산이 3:1의 부피비로 혼합된 산성용액을 사용하여 식각하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  14. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 제3식각공정은 식각온도가 270 ~ 280 ℃인 것을 특징으로 하는 질화물계 발광 소자의 기판 제조방법.
  15. 제1항에 있어서,
    상기 베어기판은 일면에 요철이 형성된 것을 특징으로 하는 질화물계 반도체 발광 소자의 기판 제조방법.
  16. 삭제
  17. 삭제
KR1020090110263A 2009-11-16 2009-11-16 질화물계 반도체 발광 소자 및 기판 제조 방법 KR101097888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090110263A KR101097888B1 (ko) 2009-11-16 2009-11-16 질화물계 반도체 발광 소자 및 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110263A KR101097888B1 (ko) 2009-11-16 2009-11-16 질화물계 반도체 발광 소자 및 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20110053645A KR20110053645A (ko) 2011-05-24
KR101097888B1 true KR101097888B1 (ko) 2011-12-23

Family

ID=44363116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110263A KR101097888B1 (ko) 2009-11-16 2009-11-16 질화물계 반도체 발광 소자 및 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101097888B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075109B1 (ko) * 2012-12-18 2020-02-10 엘지이노텍 주식회사 발광소자 패키지
WO2017127461A1 (en) * 2016-01-18 2017-07-27 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
DE102016121462A1 (de) * 2016-11-09 2018-05-09 Aixtron Se Strukturierte Keimschicht
CN111243867A (zh) * 2020-01-20 2020-06-05 南昌航空大学 一种酸处理染料敏化太阳能电池光阳极的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593941B1 (ko) 2005-04-28 2006-06-30 삼성전기주식회사 3족 질화물 발광 소자의 제조 방법
JP2007123450A (ja) 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 光学部品の製造方法及び発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593941B1 (ko) 2005-04-28 2006-06-30 삼성전기주식회사 3족 질화물 발광 소자의 제조 방법
JP2007123450A (ja) 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 光学部品の製造方法及び発光素子

Also Published As

Publication number Publication date
KR20110053645A (ko) 2011-05-24

Similar Documents

Publication Publication Date Title
US8574939B2 (en) Semiconductor optoelectronics structure with increased light extraction efficiency and fabrication method thereof
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US8952401B2 (en) Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer
JP2007294972A (ja) 発光素子及びその製造方法
KR20120010437A (ko) 발광소자 및 그 제조방법
TWI617045B (zh) 具有奈米柱之發光元件及其製造方法
TWI774759B (zh) 發光元件及其製造方法
Lin et al. GaN-based light-emitting diodes grown on nanoscale patterned sapphire substrates with void-embedded cortex-like nanostructures
KR101097888B1 (ko) 질화물계 반도체 발광 소자 및 기판 제조 방법
Gao et al. Fabrication of nano-patterned sapphire substrates and their application to the improvement of the performance of GaN-based LEDs
JP5181370B2 (ja) 半導体装置
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
KR100593912B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조 방법
Lin et al. GaN-based LEDs with air voids prepared by one-step MOCVD growth
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100988146B1 (ko) 화합물 반도체 기판, 그 제조 방법 및 이를 이용한 화합물반도체 소자
KR20110050212A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP5702165B2 (ja) 表面粗化による高効率窒化ガリウムベースの発光ダイオード
KR100867499B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20080064060A (ko) 질화물계 반도체 발광소자 및 그의 제조방법
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
Yan et al. High-efficiency GaN-based blue LEDs grown on nano-patterned sapphire substrates for solid-state lighting
Tsai et al. GaN-Based LEDs Output Power Improved by Textured GaN/Sapphire Interface Using In Situ $\hbox {SiH} _ {\bf 4} $ Treatment Process During Epitaxial Growth
JP5449415B2 (ja) 半導体発光素子
Gao et al. Improvement of GaN-based light emitting diodes performance grown on sapphire substrates patterned by wet etching

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee