KR20110114183A - 희생층을 구비한 발광다이오드 및 그 제조방법 - Google Patents
희생층을 구비한 발광다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR20110114183A KR20110114183A KR1020100033678A KR20100033678A KR20110114183A KR 20110114183 A KR20110114183 A KR 20110114183A KR 1020100033678 A KR1020100033678 A KR 1020100033678A KR 20100033678 A KR20100033678 A KR 20100033678A KR 20110114183 A KR20110114183 A KR 20110114183A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- substrate
- light emitting
- sacrificial material
- forming
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 154
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 230000001681 protective effect Effects 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 72
- 238000004151 rapid thermal annealing Methods 0.000 claims description 18
- 239000002245 particle Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000002159 nanocrystal Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 187
- 239000010408 film Substances 0.000 description 40
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 238000002844 melting Methods 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000035515 penetration Effects 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 내부 전반사에 의한 발광 다이오드의 추출 효율이 저하되는 것을 방지하고, 추출 효율을 높이기 위한 발광다이오드의 구조 및 그 제조방법에 관한 것으로써, 발광다이오드 제조공정 중에 휘발하여 사라지는 희생물질 및 보호막을 이용하여 보호막 공동 또는 에어 갭을 형성함으로써, 기판상의 반사 효과를 증대시켜 광 추출효율을 증대시키는 고신뢰성, 고휘도의 발광 다이오드에 관한 것이다.
보다 더 구체적으로 본 발명의 일측면에 의하면, 서브스트레이트 기판; 상기 서브스트레이트 기판상에 제 1반도체층, 활성층, 제 2반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 제 2반도체층이 메사식각되어 제 1반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물; 상기 제 1반도체층의 노출된 영역에 형성되는 제 1전극; 및 제 2반도체층 상에 형성되는 제 2전극;을 포함하되, 상기 서브스트레이트 기판, 제 1반도체층 또는 제 2반도체층 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막을 이용하여 형성되는 에어 갭(Air-gap)을 적어도 하나 이상 구비하는 것을 특징으로 하는 발광다이오드를 제공한다.
보다 더 구체적으로 본 발명의 일측면에 의하면, 서브스트레이트 기판; 상기 서브스트레이트 기판상에 제 1반도체층, 활성층, 제 2반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 제 2반도체층이 메사식각되어 제 1반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물; 상기 제 1반도체층의 노출된 영역에 형성되는 제 1전극; 및 제 2반도체층 상에 형성되는 제 2전극;을 포함하되, 상기 서브스트레이트 기판, 제 1반도체층 또는 제 2반도체층 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막을 이용하여 형성되는 에어 갭(Air-gap)을 적어도 하나 이상 구비하는 것을 특징으로 하는 발광다이오드를 제공한다.
Description
본 발명은 발광다이오드에 관한 것으로서, 내부 전반사에 의한 발광 다이오드의 추출 효율이 저하되는 것을 방지하고, 추출 효율을 높이기 위한 발광다이오드의 구조 및 그 제조방법에 관한 것이다.
보다 구체적으로 발광다이오드 제조공정 중에 휘발하여 사라지는 희생물질 및 보호막을 이용하여 보호막 공동을 형성함으로써, 기판상의 반사 효과를 증대시켜 광 추출효율을 증대시키는 고신뢰성, 고휘도의 발광 다이오드에 관한 것이라고 할 수 있다.
최근 발광 다이오드(Light Emitting Diode: LED)로 구성된 조명기구 등은 기존의 백열등 또는 형광등에 비해 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 수은을 사용하지 않아 친환경적인 장점 등으로 인하여 수요가 폭발적으로 증가하고 있으며, 발광 다이오드는 발광을 이용한 표시 장치는 물론이고 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 발광 다이오드는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
발광 다이오드는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생되며, 활성층에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩밖으로 방출되게 된다.
종래기술에 의한 발광 다이오드의 제조순서는 다음과 같다.
사파이어 기판 상에 순차적으로 제 1반도체층, 활성층 및 제 2반도체층을 형성한다. 그 후 상기 제 2반도체층과 활성층은 그 일부 영역을 식각 등의 공정으로 제거하여 제 1반도체층의 일부 상면이 노출된 구조를 형성하게 된다. 이 후 상기 노출된 제 1반도체층 상에는 제 1전극이 형성되고 제 2반도체층 상에는 제 2전극을 형성하면 발광 다이오드의 구조가 완성되게 된다.
종래의 발광 다이오드에 대한 연구는 빛의 삼원색에 해당하는 청색 발광 다이오드를 고출력화, 고효율화하려는 노력이 계속하여 왔으며, 기존의 청색 발광 다이오드를 제작하는 기술은 질화물 반도체 에피를 성장시키기 위하여 사파이어(Al2O3)나 실리콘카바이드(SiC) 기판을 사용하는 것이 일반적이었다.
그러나 기존의 사파이어 기판을 이용하여 제작되는 질화물 박막은 사파이어 기판과의 열팽창계수와 격자 상수에 큰 차이를 갖기 때문에 관통전위 등의 결함이 많이 발생하는 문제점이 있었다.
또한, 종래의 발광다이오드의 구조에 의한 경우 소자 내부의 전반사로 인한 광추출효율이 저하되는 문제점이 있었다.
따라서, i) 기판과 반도체층 사이의 열팽창계수와 격자상수를 줄여 소자의 결함을 최소화하고, ii) 아울러 소자 내부의 전반사로 인한 광추출효율이 저하되는 것을 방지하는 구조를 가지는 발광다이오드가 요구되고 있다.
본 발명에 의하면 서브스트레이트 기판 또는 제 1반도체층상에 에어갭(Air-gap)을 갖는 희생층을 형성하여 내부 전반사에 의한 광 추출효율이 저하되는 것을 방지하고, 빛의 산란 및 반사효과를 증대시켜 광 추출효율을 증대시킨 고휘도의 발광다이오드를 제공하는데 그 목적이 있다.
또한, 본 발명에 의하면, 상기 에어갭(Air-gap)을 갖는 희생층을 형성함으로써 서브스트레이트 기판과 반도체층 사이의 열팽창계수와 격자 상수의 차이를 줄여 관통전위 등의 결함을 줄이는 고신뢰성의 발광다이오드를 제공하는데 또 다른 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 종래기술의 문제점을 해결하기 위하여 본 발명의 일측면에 의하면, 서브스트레이트 기판; 상기 서브스트레이트 기판상에 제 1반도체층, 활성층, 제 2반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 제 2반도체층이 메사식각되어 제 1반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물; 상기 제 1반도체층의 노출된 영역에 형성되는 제 1전극; 및 제 2반도체층 상에 형성되는 제 2전극;을 포함하되, 상기 서브스트레이트 기판, 제 1반도체층 또는 제 2반도체층 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막을 이용하여 형성되는 에어 갭(Air-gap)을 적어도 하나 이상 구비하는 것을 특징으로 하는 발광다이오드를 제공한다.
본 발명에서 상기 희생물질은 나노 크리스탈, 포토레지스트, 금(Ag), 알루미늄(Al) 또는 주석(Sn) 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명에서 상기 에어 갭의 반경은 5nm 내지 100um인 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명에서 상기 에어 갭의 단면은 사각형, 원뿔, 사다리꼴, 원형 또는 반구형의 형상을 갖는 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명에서 상기 보호막은 에피 성장을 위한 고온 공정에서도 휘발되지 않는 유전체 물질인 SiO2, Si3N4 또는 SOG 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명에서 상기 보호막은 상기 희생물질의 전체를 둘러싸거나 또는 희생물질의 일부를 둘러싸는 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명은 상기 서브스트레이트 기판과 제 1반도체층 사이에 요철구조를 더 구비하는 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명은 서브스트레이트 기판상에 희생물질을 형성하는 단계; 상기 희생물질을 둘러싸는 보호막을 형성하는 단계; 상기 서브스트레이트 기판상에 제 1반도체층, 활성층 및 제 2반도체층을 순차적으로 형성하는 단계; 상기 제 1반도체층의 일부 상면이 노출되도록 상기 활성층 및 제 2반도체층의 소정영역을 식각하는 단계; 상기 제 2반도체층 상에 제 2전극을 형성하는 단계; 및 상기 제 1반도체층이 노출된 영역에 제 1전극을 형성하는 단계;를 포함하는 발광다이오드의 제조방법을 제공한다.
본 발명은 상기 희생물질 형성단계 전에,상기 서브스트레이트 기판 상에 요철구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 희생물질 형성단계 및 보호막 형성단계는, 파티클(particle)형태의 희생물질을 보호막을 형성하는 보호물질로 코팅하는 단계; 및 상기 보호물질로 코팅된 희생물질을 스핀캐스팅(spin casting)법 또는 드랍(drop)법을 통하여 서브스트레이트 기판상에 형성하는 단계;인 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 제 1반도체층, 활성층 및 제 2반도체층의 순차적 형성단계는, RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명은 서브스트레이트 기판상에 제 1반도체층을 형성하는 단계; 상기 제 1반도체층상에 희생물질을 형성하는 단계; 상기 희생물질을 둘러싸는 보호막을 형성하는 단계; 상기 제 1반도체층상에 활성층 및 제 2반도체층을 순차적으로 형성하는 단계; 상기 제 1반도체층의 일부 상면이 노출되도록 상기 활성층 및 제 2반도체층의 소정영역을 식각하는 단계; 상기 제 2반도체층 상에 제 2전극을 형성하는 단계; 및
상기 제 1반도체층이 노출된 영역에 제 1전극을 형성하는 단계;를 포함하는 발광다이오드의 제조방법을 제공한다.
본 발명은 상기 제 1반도체층 형성단계 전에, 상기 서브스트레이트 기판 상에 요철구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 희생물질 형성단계 및 보호막 형성단계는, 파티클(particle)형태의 희생물질을 보호막을 형성하는 보호물질로 코팅하는 단계; 및 상기 보호물질로 코팅된 희생물질을 스핀캐스팅(spin casting)법 또는 드랍(drop)법을 통하여 제 1반도체층 상에 형성하는 단계;인 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 활성층 및 제 2반도체층의 순차적 형성단계는, RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에 의하면 서브스트레이트 기판 또는 제 1반도체층상에 에어갭을 갖는 희생층을 형성하여 빛의 산란 및 반사효과를 증대시켜 광 추출효율을 증대시키므로 고휘도의 발광다이오드를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 상기 에어갭을 갖는 희생층을 형성함으로써 서브스트레이트 기판과 질화물 박막 사이의 열팽창계수와 격자 상수의 차이를 줄여 관통전위 등의 결함을 줄이므로 발광다이오드 소자의 안정성을 보장하여 고신뢰성의 발광다이오드를 제공하는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 구성을 나타낸 일예시도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 단계별 제조구성도.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 희생물질 및 보호막을 이용하여 형성되는 에어갭의 일예시도.
도 4a 내지 도 4b는 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 SEM 이미지.
도 5는 본 발명의 일실시예에 따른 서브스트레이트 기판상에 희생층을 구비한 발광소자의 제조방법의 순서도.
도 6은 본 발명의 일실시예에 따른 제 1반도체층상에 희생층을 구비한 발광소자의 제조방법의 순서도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 단계별 제조구성도.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 희생물질 및 보호막을 이용하여 형성되는 에어갭의 일예시도.
도 4a 내지 도 4b는 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 SEM 이미지.
도 5는 본 발명의 일실시예에 따른 서브스트레이트 기판상에 희생층을 구비한 발광소자의 제조방법의 순서도.
도 6은 본 발명의 일실시예에 따른 제 1반도체층상에 희생층을 구비한 발광소자의 제조방법의 순서도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 구성을 나타낸 일예시도이다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여, 발광다이오드의 구조에 있어서, 희생물질 및 보호막을 이용하여 형성되는 보호막 공동 또는 에어 갭(Air-gap)을 구비하도록 형성되는 서브스트레이트 기판 또는 제 1반도체층을 포함하는 것을 특징으로 한다.
본 발명의 일측면에 의한 희생층을 구비한 발광다이오드에 의하면, 서브스트레이트 기판(110), 상기 서브스트레이트 기판상에 제 1반도체층(120), 활성층(130), 제 2반도체층(140) 순으로 형성되어 이루어지며, 상기 활성층 및 제 2반도체층이 메사식각되어 제 1반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물, 상기 제 1반도체층의 노출된 영역에 형성되는 제 1전극(160) 및 제 2반도체층 상에 형성되는 제 2전극(150)을 포함하되, 상기 서브스트레이트 기판 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막(170)을 이용하여 형성되는 에어 갭(190)을 적어도 하나 이상 구비하는 것을 특징으로 한다.
이와 더불어 상기 제 1반도체층(120) 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막을 이용하여 형성되는 에어 갭을 적어도 하나 이상 구비하는 것을 특징으로 한다. (미도시) 또한, 제 2반도체층(140) 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막을 이용하여 형성되는 에어 갭을 적어도 하나 이상 구비하는 것을 특징으로 한다. (미도시)
이렇게 희생물질 및 희생물질을 감싸는 보호막(170)을 이용하여 적어도 하나 이상의 에어 갭(190)을 구비하는 서브스트레이트 기판(110), 제 1반도체층(120) 또는 제 2반도체층(140)에 의하여, 빛의 산란 및 반사효과를 증대시켜 광 추출효율을 증대시키고, 서브스트레이트 기판(110)과 질화물 박막 사이의 열팽창계수와 격자 상수의 차이를 줄여 관통전위 등의 결함을 줄여, 고휘도 및 소자의 안정성을 담보하는 발광다이오드를 제공할 수 있다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 단계별 제조구성도이다.
본 발명에서 희생물질 및 보호막을 이용하여 형성되는 에어 갭은 서브스트레이트 기판, 제 1반도체층 또는 제 2반도체층 상에 형성될 수 있으나, 설명의 용이성을 위해 서브스트레이트 기판상에 형성되는 경우를 중심으로 기술하기로 한다.
도 2a를 참조하면, 서브스트레이트 기판상에 희생물질을 패터닝하여 형성한 모습을 도시하고 있다.
본 발명에서 상기 서브스트레이트 기판(110)은 실리콘, 실리콘카바이드, GaN 또는 사파이어 중에서 선택되는 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하다.
먼저, 상기 서브스트레이트 기판(110)상에 희생물질(180)을 패터닝(pattering)하여 형성하게 된다. 다만, 상기 희생물질(180)은 패터닝 방법을 이용하여 형성될 수도 있으나, 보호막(170)을 형성하는 보호 물질이 코팅된 파티클(particle) 형태의 물질을 이용하여 에어갭을 형성할 수도 있다.
상기 희생물질(180) 단면의 반경은 5nm 내지 100um인 것이 바람직하며, 상기 희생물질(180)간의 간격은 발명의 필요에 따라 5nm 내지 100um의 범위에서 정할 수 있을 것이다.
본 발명에서 상기 희생물질(180)은 나노 크리스탈, 포토레지스트, 금(Ag), 알루미늄(Al) 또는 주석(Sn) 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하다. 상기 금(Ag), 알루미늄(Al) 및 주석(Sn) 등은 융점이 낮은 금속으로서 추후 질화물 박막의 성장시 고온의 공정에 의해 휘발되게 되어 에어 갭을 형성하게 된다.
상기 희생물질(180)의 단면은 사각형, 원뿔, 사다리꼴, 원형 또는 반구형의 형상을 갖을 수 있다.
도 2b를 참조하면, 상기 희생물질상에 보호막을 형성한 모습을 도시하고 있다.
전술한 바대로 상기 희생물질(180)은 서브스트레이트 기판(110)상에 패터닝 방법을 이용하여 형성하고 그 위에 보호막(170)을 증착하고 패터닝하여 에어 갭을 형성할 수 있다. 즉 희생물질(180)이 패터닝된 서브스트레이트 기판(110)상에 보호막(170)을 형성하는 보호물질을 증착하고 패터닝하여 도 2b와 같은 모습을 형성할 수 있을 것이다. 또한, 보호막(170)을 형성하는 보호 물질이 코팅된 파티클(particle) 형태의 물질을 분사하여 에어갭을 형성할 수도 있다.
상기 보호막(170)은 SiO2, Si3N4 또는 SOG 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하다. 다만, 반드시 이에 한정되는 것은 아니고 희생물질(180)보다 융점이 높은 물질이라면 본 발명에 이용될 수 있을 것이다.
또한, 상기 보호막(170)은 상기 희생물질(180)의 전체를 둘러싸거나 또는 희생물질(180)의 일부를 둘러싸는 것을 특징으로 하는 발광다이오드를 포함한다. i) 희생물질(180)을 패터닝하여 형성하는 경우에는 서브스트레이트 기판(110)에 희생물질(180)이 증착되게 되며, 서브스트레이트 기판(110)과 접하는 면을 제외하는 부분에 보호막이 형성되게 된다. 즉 이 때에는 희생물질(180)의 일부분만을 보호막(180)이 감싸게 된다. ii) 이에 비해 희생물질(180)에 보호막을 형성하는 보호물질을 코팅하는 경우에는 희생물질(180) 전체를 보호막이 감싸는 형태로 구성되게 된다.
도 2c를 참조하면, 상기 보호막 형성 후 제 1반도체층을 형성한 모습을 도시하고 있다.
본 발명에서 제 1반도체층(120)은 n형 반도체층으로 구성할 수도 있고, p형 반도체층으로 구성할 수도 있다. 다만 설명의 용이성을 위해 제 1반도체층(120)을 n형 질화물 반도체층으로 구성하고, 제 2반도체층(140)을 p형 질화물 반도체층으로 구성한 경우를 기준으로 설명하기로 한다.
본 발명은 발명의 필요에 따라 서브스트레이트 기판(110)과 제 1반도체층(120)상에 버퍼층(미도시)을 더 포함하여 발광다이오드 소자를 구성할 수도 있을 것이다. 이러한 버퍼층은 기판과 반도체층의 격자상수 차이를 줄여주기 위한 것으로써, AlInN구조, InGaN/GaN초격자구조, InGaN/GaN적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
본 발명에서 질화갈륨(GaN)계 반도체층을 이용하는 경우, 서브스트레이트 기판(110) 상에 제 1반도체층(120)인 n형 질화갈륨층(n-GaN)층, 다중양자우물구조로 형성되어 광을 방출하는 활성층(130)과, 제 2반도체층(140)인 p형 질화갈륨층(p-GaN)층을 포함하여 구성될 수 있다.
서브스트레이트 기판(110)상에 또는 상기 버퍼층 상에는 제 1반도체층(120)이 형성되는데, n형 반도체층은 n형 질화갈륨층(n-GaN)층으로 형성될 수 있으며, 실리콘이 도핑될 수 있다. 제 1반도체층(120)은 n-GaN층으로 형성될 수있으며, 실리콘(Si)을 도펀트(Dopant)로 사용하여 도핑될 수 있다. 고온에서 진행되며 암모니아(NH₃)를 캐리어가스로 Ga, N, Si를 화합물로 결합시킬수 있다.
이와 같이 에피성장을 위한 고온의 공정시, 즉 RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법으로 에피 성장시 융점이 낮은 상기 희생물질(180)은 서서히 휘발되어 사라지고 보호막 공동 또는 에어 갭(190)의 형태로 남게 된다.
도 2d를 참조하면, 상기 제 1반도체층 상에 활성층 및 제 2반도체층을 형성한 모습을 도시하고 있다.
상기 제 1반도체층(120)이 형성된 후, 활성층(130)을 형성하게 되는데, InGaN으로된 발광체 물질을 첨가한 반도체 층일 수 있고 이외에도 AlGaN, AlInGaN 등의 물질도 활성층(130)으로 이용될 수 있다. 이때 활성층(130)은 InGaN/GaN 양자우물(QW) 구조를 이룰 수 있으며, 휘도 향상을 위하여 양자우물 구조가 복수로 형성되어 다중 양자우물(MQW) 구조를 이룰 수 있다.
상기 활성층(130)이 형성된 후, 활성층 상에 제 2반도체층(140)이 형성되는데, p-GaN층으로 형성될 수 있으며, 마그네슘(Mg)을 도펀트로 사용할 수 있다. 본 공정도 고온에서 진행되며 암모니아(NH₃) 캐리어가스로 Ga, N, Mg를 화합물로 결합시킬 수 있다.
결국, 상기와 같은 질화물 박막의 성장이 끝나면, 상기 희생물질(180)은 완전히 휘발되어 사라지고 에어 갭(190)만이 남게 된다.
도 2e를 참조하면, 상기 활성층 및 제 2반도체층의 소정영역을 식각하여 제 1반도체층의 상면이 노출되도록 형성된 모습을 도시하고 있다.
활성층(130) 및 제 2반도체층(140)의 소정영역의 식각은 제 1전극 형성을 위함인데, 이때, 습식 식각방법(Wet Etching) 또는 건식식각(Dry Etching) 방법이 이용될 수 있다.
도 2f를 참조하면, 제 1반도체층상에 제 1전극을 형성하고, 제 2반도체층상에 제 2전극을 형성한 모습을 도시하고 있다.
다만, 본 발명은 그 필요에 따라, 상기 제 2반도체층(140)상에 투명전극(미도시)을 더 구비할 수도 있다.
상기 투명전극은 상기 제 2반도체층(140)과 제 2전극(150)사이에 오믹접촉을 위한 투과성 산화막으로써, ITO, ZnO, RuOx, TiOx, IrOx 중에서 선택되는 어느 하나의 물질을 이용하여 형성될 수 있다. 또한, 발명의 필요에 따라서는 하나의 층이 아닌 복수의 층으로 형성될 수도 있을 것이다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 희생물질 및 보호막을 이용하여 형성되는 에어갭의 일예시도이다.
도 3a 내지 도 3d에 따르면 서브스트레이트 기판(110)상에 에어 갭을 형성한 모습을 도시하고 있으나, 제 1반도체층(120)상에 다양한 형태의 에어 갭을 형성할 수 있음은 물론이다.(미도시)
도 3a를 참조하면, 에어 갭의 단면이 반구형인 경우의 모습을 나타낸 예시도이다.
도 3a는 서브스트레이트 기판(110)상에 먼저 희생물질을 형성한 후, 보호막(170)을 형성하는 보호물질을 증착하고 패터닝하여 복수의 에어 갭(190)을 형성한 모습을 도시하고 있다.
즉, 희생물질의 형성공정과 보호막 증착공정이 각각 이루어지는 경우로써, 결과적으로 희생물질 또는 에어 갭(190)의 일측면은 서브스트레이트 기판(110)과 접촉하게 되며, 보호막(170)은 희생물질 또는 에어갭의 일부분만을 감싸게 된다.
상기와 같이 보호막(170) 증착 및 패터닝 공정이 끝나면, 이러한 서브스트레이트 기판(110)상에서 반도체 층을 성장하게 된다.
도 3b를 참조하면, 에어 갭의 단면이 원형인 경우의 모습을 나타낸 예시도이다.
도 3b는 보호막(170)으로 코팅된 희생 물질을 이용하여 에어 갭(190)을 형성한 경우라고 할 수 있다. 즉 희생물질 형성공정과 보호막 증착공정이 각각 이루어지는 경우가 아니라, 파티클(particle) 형태의 희생물질을 보호물질로 코팅하여 주고 상기 코팅된 희생물질을 서브스트레이트 기판(110)상에 스핀캐스팅(spin casting)법 또는 drop 법을 통해 형성하고, 그 위에 반도체층을 성장시키게 된다.
도 3c를 참조하면, 에어 갭의 단면이 정사각형인 경우의 모습을 나타낸 예시도이다.
도 3c의 경우도 보호막(170)으로 코팅된 희생 물질을 이용하여 에어 갭(190)을 형성한 경우라고 할 수 있다. 즉, 희생물질 또는 에어 갭(190)의 전체를 보호막(170)으로 감싸는 구조라 할 수 있다.
상기 에어갭(190)의 형태는 직사각형, 원뿔형, 반구형, 원형 또는 사다리꼴의 형태로 구성할 수 있으나, 반드시 이에 한정되는 것은 아니고, 다종다양한 형태를 취할 수 있을 것이다.
도 3d를 참조하면, 서브스트레이트 기판 상에 요철구조를 형성하고 그 위에 에어 갭을 형성한 모습을 나타낸 예시도이다.
본 발명은 서브스트레이트 기판(110)과 제 1반도체층(120) 사이에 요철구조(210)를 더 구비하는 것을 특징으로 할 수 있다. 다만 발명의 필요에 따라, 제 1반도체층(120)과 활성층(130)사이, 활성층(120)과 제 2반도체층(140) 사이, 또는 제 2반도체층(140)상에 요철구조를 구비하는 것도 가능할 것이다.
이러한 요철구조(210)를 가짐으로써, 빛의 산란 및 반사효과를 더욱 증대시켜 광추출효과를 극대화할 수 있다.
상기의 요철구조(210)는 서브스트레이트 기판(110)상에 포토레지스트를 이용하여 형성할 수 있는데, 패턴 마스크로 포토 레지스트를 이용하는 경우에 요철패턴은 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 이온빔 리소그래피(Ion-beam Lithography),극자외선 리소그래피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography) 또는 나노 임프린트 리소그래피(nano imprint lithography) 등의 방법을 이용하여 형성할 수 있다. 또한 이와 같은 과정은 건식 식각 또는 습식 식각을 이용할 수 있다.
이러한 요철구조(210)상에 보호막(170)을 구비한 에어갭(190)을 형성하게 되는데, 에어 갭만으로 형성된 구조보다 광추출효율이 월등히 좋은 발광다이오드를 형성할 수 있게 된다.
상기 요철구조(210)는 발명의 필요에 따라 제 1반도체층(120) 또는 제 2반도체층(140)상에 형성하는 것도 가능할 것이다.
도 4a 내지 도 4b는 본 발명의 일실시예에 따른 희생층을 구비한 발광소자의 SEM 이미지이다.
도 4a는 희생층을 구비한 발광소자의 SEM 이미지이고, 도 4b는 도 4a에서 도시한 SEM 이미지의 확대도이다.
도 5는 본 발명의 일실시예에 따른 서브스트레이트 기판상에 희생층을 구비한 발광소자의 제조방법의 순서도이다.
먼저, 서브스트레이트 기판 상에 요철구조를 형성하는 단계를 거칠 수 있다.(S501) 상기 요철구조는 광추출효율을 극대화하기 위함인데, 요철의 단면은 원뿔형, 반구형, 사각형 또는 다각형의 형태로 구현할 수 있음은 물론이다. 상기 요철구조 형성단계(S501)는 본 발명에 있어서 선택적 구성요소이다.
이후, 서브스트레이트 기판상에 희생물질을 형성하는 단계를 거친다.(S502)
본 발명에서 상기 희생물질은 나노 크리스탈, 포토레지스트, 금(Ag), 알루미늄(Al) 또는 주석(Sn) 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하며, 소정의 간격으로 패터닝하여 증착할 수 있다.
이후, 상기 희생물질을 둘러싸는 보호막을 형성하는 단계를 거친다.(S503)
상기 보호막은 SiO2, Si3N4 또는 SOG 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하다. 다만, 반드시 이에 한정되는 것은 아니고 상기 희생물질보다 융점이 높은 물질이라면 본 발명에 이용될 수 있을 것이다.
다만, 상기 희생물질 형성단계(S502) 및 보호막 형성단계(S503)는 파티클(particle)형태의 희생물질을 보호막을 형성하는 보호물질로 코팅하고, 상기 보호물질로 코팅된 희생물질을 스핀캐스팅(spin casting)법 또는 드랍(drop)법을 통하여 서브스트레이트 기판상에 형성할 수도 있을 것이다.
보호막 형성공정후, 상기 서브스트레이트 기판상에 제 1반도체층, 활성층 및 제 2반도체층을 순차적으로 형성하는 단계를 거치게 된다.(S504)
이 때, 상기 제 1반도체층, 활성층 및 제 2반도체층의 순차적 형성단계는, RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법을 이용하여 반도체 박막을 성장시킬 수 있다.
상기의 RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법은 고온에서 공정이 수행되므로, 융점이 낮은 물질로 형성되는 희생물질은 휘발되어 사라지게 되고, 융점이 높은 물질로 형성되는 보호막은 존재하게 되므로, 에어갭이 형성되게 된다.
이러한 에어 갭을 가진 구조로 인해 소자 내부의 전반사를 감소시켜 광추출효율을 증대하고, 아울러 서브스트레이트 기판과 반도체 박막 사이의 열팽창계수와 격자 상수의 차이를 줄여서 소자의 안정성에 기여하게 된다.
이후 상기 제 1반도체층의 일부 상면이 노출되도록 상기 활성층 및 제 2반도체층의 소정영역을 식각하는 단계를 거치게 된다.(S505)
본 발명은 그 필요에 따라 상기 제 2반도체층상에 투명전극층을 더 구비할 수도 있을 것이다.
이후, 상기 제 2반도체층 상에 제 2전극을 형성하고, 상기 제 1반도체층이 노출된 영역에 제 1전극을 형성하는 단계를 거치면(S506), 본 발명이 제안하는 희생층을 구비한 발광다이오드의 제조가 완료된다.
도 6은 본 발명의 일실시예에 따른 제 1반도체층 상에 희생층을 구비한 발광소자의 제조방법의 순서도이다.
먼저, 서브스트레이트 기판 상에 요철구조를 형성하는 단계를 거칠 수 있다.(S601) 상기 요철구조는 광추출효율을 극대화하기 위함인데, 요철의 단면은 원뿔형, 반구형, 사각형 또는 다각형의 형태로 구현할 수 있음은 물론이다. 상기 요철구조 형성단계(S601)는 본 발명에 있어서 선택적 구성요소이다.
이후 상기 서브스트레이트 기판상에 제 1반도체층을 형성하는 단계를 거치게 된다.(S602) 상기 제 1반도체층 형성단계는 공지의 기술을 이용하여 형성될 수 있을 것이다.
이후 상기 제 1반도체층상에 희생물질을 형성하는 단계를 거친다.(S603)
본 발명에서 상기 희생물질은 나노 크리스탈, 포토레지스트, 금(Ag), 알루미늄(Al) 또는 주석(Sn) 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하며, 소정의 간격으로 패터닝하여 증착할 수 있다.
이후 상기 희생물질을 둘러싸는 보호막을 형성하는 단계를 거친다.(S604)
상기 보호막은 SiO2, Si3N4 또는 SOG 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하다. 다만, 반드시 이에 한정되는 것은 아니고 상기 희생물질보다 융점이 높은 물질이라면 본 발명에 이용될 수 있을 것이다.
다만, 상기 희생물질 형성단계(S603) 및 보호막 형성단계(S604)는 파티클(particle)형태의 희생물질을 보호막을 형성하는 보호물질로 코팅하고, 상기 보호물질로 코팅된 희생물질을 스핀캐스팅(spin casting)법 또는 드랍(drop)법을 통하여 서브스트레이트 기판상에 형성할 수도 있을 것이다.
이후 상기 제 1반도체층상에 활성층 및 제 2반도체층을 순차적으로 형성하는 단계를 거치게 된다.(S605)
이 때, 상기 활성층 및 제 2반도체층의 순차적 형성단계는, RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법을 이용하여 반도체 박막을 성장시킬 수 있다.
상기의 RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법은 고온에서 공정이 수행되므로, 융점이 낮은 물질로 형성되는 희생물질은 휘발되어 사라지게 되고, 융점이 높은 물질로 형성되는 보호막은 존재하게 되므로, 에어 갭이 형성되게 된다.
이후 상기 제 1반도체층의 일부 상면이 노출되도록 상기 활성층 및 제 2반도체층의 소정영역을 식각하는 단계를 거치게 된다.(S606)
본 발명은 그 필요에 따라 상기 제 2반도체층상에, 제 2반도체층과 제 2전극의 오믹 접촉을 위한 투명전극층을 더 구비할 수도 있을 것이다.
이후, 상기 제 2반도체층 상에 제 2전극을 형성하고, 상기 제 1반도체층이 노출된 영역에 제 1전극을 형성하는 단계를 거치면(S607), 본 발명이 제안하는 희생층을 구비한 발광다이오드의 제조가 완료된다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
110: 서브스트레이트 기판
120: 제 1반도체층
130: 활성층
140: 제 2반도체층
150: 제 2전극
160: 제 1전극
170: 보호막
180: 희생물질
190: 에어 갭
200: 빛의 경로
210: 요철구조
120: 제 1반도체층
130: 활성층
140: 제 2반도체층
150: 제 2전극
160: 제 1전극
170: 보호막
180: 희생물질
190: 에어 갭
200: 빛의 경로
210: 요철구조
Claims (15)
- 서브스트레이트 기판;
상기 서브스트레이트 기판상에 제 1반도체층, 활성층, 제 2반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 제 2반도체층이 메사식각되어 제 1반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물;
상기 제 1반도체층의 노출된 영역에 형성되는 제 1전극; 및
제 2반도체층 상에 형성되는 제 2전극;을 포함하되,
상기 서브스트레이트 기판, 제 1반도체층 또는 제 2반도체층 상에, 희생물질 및 상기 희생물질을 둘러싸는 보호막을 이용하여 형성되는 에어 갭(Air-gap)을 적어도 하나 이상 구비하는 것을 특징으로 하는 발광다이오드.
- 제 1항에 있어서,
상기 희생물질은 나노 크리스탈, 포토레지스트, 금(Ag), 알루미늄(Al) 또는 주석(Sn) 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것을 특징으로 하는 희생층을 구비한 발광다이오드.
- 제 1항에 있어서,
상기 에어 갭의 반경은 5nm 내지 100um인 것을 특징으로 하는 발광다이오드.
- 제 1항에 있어서,
상기 에어 갭의 단면은 사각형, 원뿔, 사다리꼴, 원형 또는 반구형의 형상을 갖는 것을 특징으로 하는 발광다이오드.
- 제 1항에 있어서,
상기 보호막은 에피 성장을 위한 고온 공정에서도 휘발되지 않는 유전체 물질인 SiO2, Si3N4 또는 SOG 중에서 선택된 어느 하나 이상의 물질을 이용하여 형성하는 것을 특징으로 하는 발광다이오드.
- 제 1항에 있어서,
상기 보호막은 상기 희생물질의 전체를 둘러싸거나 또는 희생물질의 일부를 둘러싸는 것을 특징으로 하는 발광다이오드.
- 제 1항에 있어서,
상기 서브스트레이트 기판과 제 1반도체층 사이에 요철구조를 더 구비하는 것을 특징으로 하는 발광다이오드.
- 서브스트레이트 기판상에 희생물질을 형성하는 단계;
상기 희생물질을 둘러싸는 보호막을 형성하는 단계;
상기 서브스트레이트 기판상에 제 1반도체층, 활성층 및 제 2반도체층을 순차적으로 형성하는 단계;
상기 제 1반도체층의 일부 상면이 노출되도록 상기 활성층 및 제 2반도체층의 소정영역을 식각하는 단계;
상기 제 2반도체층 상에 제 2전극을 형성하는 단계; 및
상기 제 1반도체층이 노출된 영역에 제 1전극을 형성하는 단계;
를 포함하는 발광다이오드의 제조방법.
- 제 8항에 있어서, 상기 희생물질 형성단계 전에,
상기 서브스트레이트 기판 상에 요철구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
- 제 8항에 있어서, 상기 희생물질 형성단계 및 보호막 형성단계는,
파티클(particle)형태의 희생물질을 보호막을 형성하는 보호물질로 코팅하는 단계; 및
상기 보호물질로 코팅된 희생물질을 스핀캐스팅(spin casting)법 또는 드랍(drop)법을 통하여 서브스트레이트 기판상에 형성하는 단계;
인 것을 특징으로 하는 발광다이오드의 제조방법.
- 제 8항에 있어서, 상기 제 1반도체층, 활성층 및 제 2반도체층의 순차적 형성단계는, RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 발광다이오드의 제조방법.
- 서브스트레이트 기판상에 제 1반도체층을 형성하는 단계;
상기 제 1반도체층상에 희생물질을 형성하는 단계;
상기 희생물질을 둘러싸는 보호막을 형성하는 단계;
상기 제 1반도체층상에 활성층 및 제 2반도체층을 순차적으로 형성하는 단계;
상기 제 1반도체층의 일부 상면이 노출되도록 상기 활성층 및 제 2반도체층의 소정영역을 식각하는 단계;
상기 제 2반도체층 상에 제 2전극을 형성하는 단계; 및
상기 제 1반도체층이 노출된 영역에 제 1전극을 형성하는 단계;
를 포함하는 발광다이오드의 제조방법.
- 제 12항에 있어서, 상기 제 1반도체층 형성단계 전에,
상기 서브스트레이트 기판 상에 요철구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
- 제 12항에 있어서, 상기 희생물질 형성단계 및 보호막 형성단계는,
파티클(particle)형태의 희생물질을 보호막을 형성하는 보호물질로 코팅하는 단계; 및
상기 보호물질로 코팅된 희생물질을 스핀캐스팅(spin casting)법 또는 드랍(drop)법을 통하여 제 1반도체층 상에 형성하는 단계;
인 것을 특징으로 하는 발광다이오드의 제조방법.
- 제 12항에 있어서, 상기 활성층 및 제 2반도체층의 순차적 형성단계는, RTP법(Rapid Thermal Process), MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 RTA(Rapid Thermal Annealing)법 중에서 선택되는 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 발광다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100033678A KR101166132B1 (ko) | 2010-04-13 | 2010-04-13 | 희생층을 구비한 발광다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100033678A KR101166132B1 (ko) | 2010-04-13 | 2010-04-13 | 희생층을 구비한 발광다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110114183A true KR20110114183A (ko) | 2011-10-19 |
| KR101166132B1 KR101166132B1 (ko) | 2012-07-23 |
Family
ID=45029312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100033678A KR101166132B1 (ko) | 2010-04-13 | 2010-04-13 | 희생층을 구비한 발광다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101166132B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633222A (zh) * | 2014-11-06 | 2016-06-01 | 展晶科技(深圳)有限公司 | 垂直式发光二极管的制造方法 |
| US10340417B2 (en) | 2015-10-15 | 2019-07-02 | Lg Innotek Co., Ltd. | Semiconductor device, semiconductor device package, and lighting system comprising same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701094B1 (ko) | 2006-09-28 | 2007-03-28 | (주)에피플러스 | 발광 다이오드 및 그 제조 방법 |
-
2010
- 2010-04-13 KR KR1020100033678A patent/KR101166132B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633222A (zh) * | 2014-11-06 | 2016-06-01 | 展晶科技(深圳)有限公司 | 垂直式发光二极管的制造方法 |
| US10340417B2 (en) | 2015-10-15 | 2019-07-02 | Lg Innotek Co., Ltd. | Semiconductor device, semiconductor device package, and lighting system comprising same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101166132B1 (ko) | 2012-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9871164B2 (en) | Nanostructure light emitting device and method of manufacturing the same | |
| JP5270088B2 (ja) | 垂直型発光素子及びその製造方法 | |
| KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| KR101125395B1 (ko) | 발광소자 및 그 제조방법 | |
| KR20120028104A (ko) | Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법 | |
| JP2009147140A (ja) | 発光素子および発光素子の製造方法 | |
| JP2007096300A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| KR20080110340A (ko) | 반도체 발광소자 및 그의 제조방법 | |
| TWI437737B (zh) | 發光二極體結構及其製造方法 | |
| TWI493747B (zh) | 發光二極體及其形成方法 | |
| JP2012169615A (ja) | ナノ構造を有する発光ダイオードおよびその製造方法 | |
| KR101721846B1 (ko) | 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이 | |
| TWI591854B (zh) | 包括多孔透明電極的發光二極體 | |
| KR101666836B1 (ko) | 형광체 없는 백색 발광다이오드 성장 기술 | |
| KR20210069101A (ko) | Led 어레이 | |
| US8928006B2 (en) | Substrate structure, method of forming the substrate structure and chip comprising the substrate structure | |
| JP5181370B2 (ja) | 半導体装置 | |
| JP2023536363A (ja) | Ｌｅｄデバイス及びｌｅｄデバイスの製造方法 | |
| KR101166132B1 (ko) | 희생층을 구비한 발광다이오드 및 그 제조방법 | |
| US20140367634A1 (en) | Nitride-based light emitting diode including nonorods and method of mmanufacturing the same | |
| KR100814463B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법 | |
| KR100701094B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR20140036396A (ko) | 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법 | |
| KR101136521B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| KR20110114812A (ko) | 지향특성 조절이 가능한 발광다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180705 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190626 Year of fee payment: 8 |