KR20110006161A - 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 발광소자 (Light Emitting Diode)및 그 제조방법에 관한 것으로서, 사파이어 기판의 상부에 나노 스케일(Nano-scale)의 이중요철을 형성하여 빛의 외부추출효율을 증가시켜 고효율을 갖는 반도체 발광소자 및 그 제조방법을 제공한다.

보다 구체적으로 본 발명은 사파이어 기판: 상기 사파이어 기판상에 형성되는 n형 반도체층; 상기 n형 반도체층상에 형성되는 활성층; 상기 활성층상에 형성되는 p형 반도체층; 상기 p형 반도체층상에 형성되는 투명전극층; 상기 투명전극층상에 형성되는 제1전극; 및 상기 투명전극층, p형 반도체층 및 활성층이 식각되어 n형 반도체층이 노출된 영역에 형성되는 제2전극;을 포함하고, 상기 사파이어기판은 원뿔형상의 요철이 형성되도록 나노사이즈 패터닝되고, 상기 원뿔형상의 요철의 상부에 식각마스크 물질을 남겨 이중요철의 형상을 갖는 것을 특징으로 하는 반도체 발광소자로 구성된다.

반도체 발광소자, 나노사이즈 패터닝, 이중요철, 수평성장방법

Description

이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법{Lihgt Emitting Diode with double concave-convex pattern on its substrate and manufacturing method thereof}

본 발명은 광 추출효율을 증가시키기 위한 반도체 발광소자(Light Emitting diode)의 구조 및 그 제조방법에 관한 것으로서, 사파이어 기판의 상부에 나노 스케일(Nano-scale)의 이중요철의 형상을 형성하여 빛의 외부추출효율을 증가시켜 고효율을 갖는 반도체 발광소자의 구조 및 그 제조방법에 관한 것이다.

최근 LED(Light Emitting Diode: 반도체 발광소자)로 구성된 조명기구 등은 기존의 백열등 또는 형광등에 비해 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 오염물질을 배출하지 않는 장점 등으로 인하여 수요가 폭발적으로 증가하고 있으며, LED는 발광을 이용한 표시 장치는 물론이고 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.

LED는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생되며, 활성층에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩밖으로 방출되게 된다.

이러한 종래의 LED 구조, 특히 질화물계 LED 구조에서 광 적출 효율을 높이기 위한 주요 수단으로서 활성층의 내부 양자 효율을 극대화하려는 접근 및 활성층에서 생성된 광을 최대한 LED 칩 외부로 적출하려는 접근이 시도되고 있다.

LED 소자에서 광 적출 효율을 결정하는 요인으로는 크게 두 가지로 열거할 수 있는데, i) 첫째는 전류 확산층에 투과 정도에 의한 광 손실이며, ii) 둘째는 빛이 방출되는 계면에서의 전반사에 의한 광 손실이다.

i) 첫번째 요인과 관련하여 종래 LED 소자의 전류 확산층으로는 주로 수 nm 및 수십 nm 두께의 Ni/Au 합금층 등이 사용되는데, 두께 및 얼로이(alloy) 조건에 따라 발산 파장에 대해 60~80% 정도의 투과율을 가진다. 이를 극복하기 위해 최근 ITO 등의 투과도가 높은 전극 재료를 사용하는 접근이 이루어지고 있으나 p형 GaN층과의 높은 접촉저항 때문에 실제 상용화에는 난점을 가지고 있어, n-p 터널 접합 혹은 InGaN/GaN 초격자 등의 구조를 채용하는 기술 등이 적용되고 있다.

ii) 두번째 요인과 관련된 전반사에 의한 광 손실은, 빛이 LED 소자의 상부에서 외부로 방출되는 계면 즉, p형 GaN과 레진(resin) 혹은 p형 GaN과 공기 또는 p형 GaN과 접촉한 그 밖의 물질사이의 계면이나, LED소자의 하부 영역에서 존재하는 버퍼층과 사파이어 기판의 계면 등에서 인접 물질간 굴절률 차이로 발생한다.

일반적인 반도체 발광소자를 구성하는 반도체는 기판, 에폭시 혹은 공기층등 외부 환경에 비해 높은 굴절률을 가짐으로 인해서 전자와 정공의 결합으로 인해 생기는 대다수의 광자는 소자 내부에 머물기 때문에, 외부 양자 효율은 그 소자가 가지는 구조적인 형태와 그 소자를 구성하는 물질들의 광적 특성에 따라 많은 영향을 받게 된다.

특히, 질화물 반도체 발광소자를 구성하고 있는 물질의 굴절률(refractive index)이 소자의 외부를 둘러싸고 있는 물질(예: 공기, 수지, 기판 등)의 굴절률 보다 커서 소자 내부에서 생성된 광자가 외부로 탈출하지 못하고, 내부에서 흡수되어 낮은 외부 양자효율(extraction efficiency)을 가지는 문제점이 있었다.

이러한 전반사에 의한 광 손실을 감소시키기 위한 종래 접근 방법으로 계면에서의 입사각 혹은 방출각을 변화시키기 위해, p형 GaN층 영역에 식각 등의 공정을 이용하여 규칙적인 혹은 불규칙적인 요철 형상의 패터닝을 행하는 방법 등이 있다.

그러나, 특히 질화막 반도체 광소자의 경우에는 상대적으로 얇은 P형 반도체층으로 인하여 건식이나 습식방식으로 표면을 거칠게 했을 때, P형 반도체 바로 아래에 있는 활성층에 결함을 야기할 수 있으며, p형 반도체층 특성이 변하여 접촉저 항이 켜질 수 있는 문제점을 가지게 된다.

그래서, 질화물 반도체의 경우에 박막 성장후에 표면을 거칠게 하는 방법이 가지는 한계가 있기 때문에, 박막 증착과정에서 표면을 거칠게 하는 방법을 채택하기도 한다.

기판에서부터 마지막 박막 전까지는 평탄하게 성장을 시키고, 마지막 박막 성장시에 V족/III족비율, 온도, 증착속도 등의 성장조건을 변화시켜 표면에 구멍(pit)을 고밀도로 형성시켜 기존 대비 휘도(brightness) 증가를 시키는 방법이 그것이다.

그러나 이러한 방법은 고밀도의 구멍을 형성하는 공정이 난해한 문제점이 있다.

따라서, 사파이어 등으로 형성되는 서브스트레이트(substrate)기판의 표면에 요철을 형성하여 빛의 추출효율을 높이는 발광소자가 요구되고 있으며, 특히 빛의 추출효율을 더욱 높이기 위해서 이중요철구조를 형성하는 반도체 발광소자 및 그 제조방법이 요구된다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 나노 스케일(Nano-scale)의 미세 구조가 형성된 기판을 이용하여 반도체 발광소자(Light Emitting diode)를 제작함으로써 소자의 결함 감소로 인한 신뢰성 획득과 더불어 광의 산란증가로 인한 휘도(brightness)향상의 효과를 제공함에 그 목적이 있다.

또한 본 발명은 광 추출효율 향상을 위해 기판물질과는 다른 굴절률을 갖는 마스크물질을 남겨주는 이중 요철구조를 형성함으로써 빛의 산란 효과를 증대시킴과 더불어 질화막 등의 성장시에 성장 마스크로 이용하여 수평 성장 촉진으로 고품위 질화막등의 반도체층 성장을 제공함에 그 목적이 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 목적을 달성하기 위해서, 본 발명은 사파이어 기판: 상기 사파이어 기판상에 형성되는 n형 반도체층; 상기 n형 반도체층상에 형성되는 활성층; 상기 활성층상에 형성되는 p형 반도체층; 상기 p형 반도체층상에 형성되는 투명전극층; 상기 투명전극층상에 형성되는 제1전극; 및 상기 투명전극층, p형 반도체층 및 활성 층이 식각되어 n형 반도체층이 노출된 영역에 형성되는 제2전극;을 포함하고, 상기 사파이어기판은 원뿔형상의 요철이 형성되도록 나노사이즈 패터닝되고, 상기 원뿔형상의 요철의 상부에 식각마스크 물질을 남겨 이중요철의 형상을 갖는 것을 특징으로 하는 반도체 발광소자를 포함한다.

본 발명은 원뿔형상의 요철이 형성되도록 나노사이즈 패터닝되고, 상기 원뿔형상의 요철의 상부에 식각마스크 물질을 남겨 이중요철의 형상을 갖는 사파이어 기판을 포함한다.

본 발명에서 사파이어기판상에 다수의 원뿔형상의 요철을 형성하기 위하여, 요철패턴이 형성된 패턴 마스크를 이용할 수 있는데, 이러한 패턴 마스크는 크롬(Cr)과 같은 금속 마스크를 이용할 수 있고, 경우에 따라서는 포토 레지스트(PR)를 이용할 수 있다.

패턴 마스크로 포토 레지스트를 이용하는 경우에 요철패턴은 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 이온빔 리소그래피(Ion-beam Lithography),극자외선 리소그래피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography) 또는 나노 임프린트 리소그래피(nano imprint lithography) 등의 방법을 이용하여 형성할 수 있다. 또한 이와 같은 과정은 건식 식각 또는 습식 식각을 이용할 수 있다.

상기 패턴 마스크로 크롬(Cr) 마스크를 이용하는 경우에, 크롬에 패턴을 형성하기 위해서는 크롬 위에 폴리머층을 형성하고, 이러한 폴리머에 나노 임프린팅을 이용하여 패턴을 형성한 후에, 크롬 마스크를 식각하여 패턴 마스크를 형성할 수 있는데, 나노 임프린트 리소그래피(nano imprint lithography)는 상대적으로 강도가 강한 물질의 표면에 필요로 하는 몰드를 미리 제작하여 이를 기판위에 마치 도장을 찍듯이 찍어서 패턴을 형성 시키거나 원하는 형상의 몰드를 제작한 후 몰드 내부로 폴리머 물질을 도포하여 패턴을 형성하는 방법이다.

이러한 크롬 마스크의 식각은 건식 식각법이 사용될 수 있는데, RIE, ICP-RIE가 사용될 수 있으며, 이때, 사용되는 가스는 Cl₂및 O₂ 중 적어도 어느 하나가 사용될 수 있는데, 이러한 건식 식각법은 습식 식각법과 달리, 일방성 식각이 가능하여 이러한 홀을 형성하기에 적합하다. 즉, 습식 식각법은 등방성(isotropic) 식각이 이루어져, 모든 방향으로 식각이 이루어지나, 이와 달리 건식 식각법은 패턴을 형성하기 위한 깊이 방향으로만의 식각이 가능하여, 패턴의 크기 및 간격 등을 원하는 패턴으로 형성할 수 있다.

상기의 과정을 종합하면, 사파이어기판 위에 Cr을 증착하고 그 위에 PR을 증착한 후에 레이저 간섭 혹은 E-beam 등을 이용하여 소정 형상으로 패터닝(patterning)하고, 상기 PR 패터닝의 레지듀(residue)를 제거한 후 Cl₂와 O₂의 혼합가스를 이용하여 상기 크롬을 식각(etching)한 후 , 상기 패터닝된 Cr을 마스크로 사용하여 상기 사파이어 기판을 소정 깊이까지 같은 선폭으로 식각하고, 크롬 식각 용액(etchant)으로 크롬을 제거하고 에칭되어 패터닝된 사파이어 기판을 표면 처리제로 클리닝(Cleaning)하여 원뿔형상의 요철패턴을 형성할 수 있다.

여기서 이중요철을 형성하기 위해서, Cr을 에칭하는 단계는 원뿔형상 요철의 상부에 마스크 물질이 남아있도록 부분적으로 식각하여야 한다.

또한 본 발명에 있어서는, 식각마스크 물질로 Cr외에 SiO₂또는 Si₃N₄를 이용할 수 있는바, Si₂O로 이루어지는 식각마스크 층은 예컨대 플라즈마 화학기상 증착법(PECVD : plasma enhanced chemical vapor deposition)을 이용하여 SiO₂박막으로 증착될 수 있다. 즉, SiO₂박막을 형성하기 위해 SiH₄, N₂O, N₂ 가스를 주입한 후 일정 조건에서 플라즈마를 점화하여 Si반응종과 O 반응종을 형성하게 되며, 두 반응종이 서로 결합하여 Si₂O 박막이 증착된다. 또한 식각마스크 층은 플라즈마 화학기상 증착법을 이용하여 규소산화물(SiO₂) 또는 규소 질화물(Si₃N₄)을 100~2000nm 두께로 증착될 수 있다.

SiO₂또는 Si₃N₄를 이용하여 식각마스크를 형성하는 경우에도 요철패턴의 상부에 식각마스크물질 남아 이중요철구조를 형성할 수 있도록, 식각마스크를 부분적으로 식각하여야 한다.

본 발명에서 상기 원뿔형상의 요철의 높이는 0.1um인 것을 특징으로 하는 반도체 발광소자를 포함한다.

본 발명에서 상기 원뿔형상의 요철의 하부폭은 0.2um인 것을 특징으로 하는 반도체 발광소자를 포함한다.

본 발명에서 상기 사파이어 기판상에 원뿔형상의 요철간 이격거리는 0.05um인 것을 특징으로 하는 반도체 발광소자를 포함한다.

본 발명에서는 나노스케일(Nano-scale)의 미세요철 구조물이 형성되는데, 미세요철 구조물은 광자(photon)에 영향을 줄 수 있고, 즉, 다양한 임계각을 형성함 으로써 활성층에서 발생된 빛이 외부로 산란될 수 있는 최소한 크기를 가지며 고밀도로 집적된 구조라고 할 수 있다.

상기 요철패턴의 크기는 충분히 표면적을 증가시키는 동시에, 광학적 측면을 고려하여 결정된다. 바람직하게 본 실시형태에서는 상기 요철패턴은 0.2um의 하부폭과 0.1um의 높이(h)를 갖는 것이 바람직하며, 상기 요철패턴의 간격은 표면적을 충분히 증가시키기 위해서 0.05um의 간격을 갖는 것이 바람직하나 이에 한정되는 것은 아니다.

본 발명에서 상기 식각마스크 물질은 Cr, SiO₂또는 Si₃N₄ 중 선택된 어느 하나이상의 물질로 형성되는 것을 특징으로 하는 반도체 발광소자를 포함한다.

본 발명은 사파이어기판 상부에 이중요철구조를 갖는데, 사파이어기판에 형성된 원뿔형상의 요철에 의해 기판의 표면적이 증가하여 빛의 추출효율이 증가한다. 또한 사파이어 기판과 굴절률차이를 가지는 마스크 물질로 원뿔형상 요철의 상부에 이중요철을 구성하여야 광의 굴절,산란 효과가 더욱 증대되기 때문에 사파이어기판과 굴절률차이를 가지는 크롬(Cr), 규소산화물(SiO₂) 또는 규소 질화물(Si₃N₄)을 마스크물질로 이용하면 빛의 추출효율이 더욱 좋아지게 된다.

본 발명에서 상기 n형 반도체층, 활성층 및 p형 반도체층은 에피텍셜 측방 과성장(Epitaxial Lateral Over Growth)법에 의해 성장시키는 것을 특징으로 하는 반도체 발광소자를 포함한다.

상기 에피텍셜 측방 과성장법은 낮은 전위 밀도를 갖는 고품질 에피택셜층의 형성을 보장할 수 있는 기술로서, 반도체 물질을 평행한 형태로 성장시켜 사파이어 기판과 반도체층의 계면에서 형성된 결함이 상층부로 이동하는 것을 억제하는 방법이다. 본 발명에서는 MOCVD(Metal Organic Chemical Vapor Deposition)나 HVPE(Hydride or Hallide Vapor Phas Epitaxy)를 이용하여 에피텍셜 측방 과성장법으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시킬 수 있다.

또한, 버퍼층을 형성할 경우에도 에피텍셜 측방 과성장법을 이용하여 버퍼층을 성장시킬수 있다.

본 발명에서는 사파이어기판 상부에 형성되는 원뿔형상 요철의 상부에 남아있는 식각마스크 물질이 LED 반도체층 성장시에 수평성장을 더욱 촉진하여 고품위 질화막등 반도체층을 기대할 수 있는 장점이 있다.

상기 에피텍셜 측방 과성장법은 사파이어와 n형 반도체층 사이에 존재하는 격자상수 차이 및 열팽창 계수 차이에 의한 스트레인(strain)의 발생을 감소시킬수 있으며, 이와 같은 방법으로 제조된 발광소자용 반도체 기판의 경우, 사파이어 기판과 n형 반도체층의 격자 상수 불일치로 인해 발생하는 전위(dislocaiton) 결함을 감소시킬 수 있게 되어 반도체 기판의 결정성을 향상시킬 수 있게 된다. 이에 따라, 반도체 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 형성하여 전반적으로 균일한 광을 방출하는 발광소자를 제조할 수 있게 된다.

본 발명은 상기 사파이어 기판상에 형성된 n형 반도체층, 상기 n형 반도체층상에 형성된 활성층 , 상기 활성층상에 형성된 p형 반도체층 및 상기 p형 반도체층상에 형성된 투명전극을 포함한다.

본 발명은 상기 사파이어 기판과 n형 반도체층 사이에 버퍼층을 더 포함하는 것을 특징으로 하는 반도체 발광소자를 포함한다.

본 발명에서는 나노스케일(Nano-Scale)의 이중요철이 형성된 사파이어기판 상에 버퍼층, n형 반도체층, 활성층, p형 반도체층을 차례대로 형성하게 되며, p형 반도체층에 투명 전극이 형성된 후 상기 투명 전극부터 n형 반도체층까지 부분 식각하여 n형 반도체층을 외부로 노출시키고, 상기 투명 전극에는 제1전극을 형성시키고, 상기 노출된 n형 반도체층상에는 제2전극을 형성시켜 준다.

이와 같이 반도체 발광소자가 완성되면, 제1전극 및 제2전극을 통해 전압이 인가되면 활성층에서 전자와 정공의 재결합으로 광자가 방출된다. 즉, p-n접합에 순방향으로 전압이 인가됨에 따라, n형 반도체층의 전자 및 p형 반도체층의 정공은 각각 p쪽, n쪽에 주입됨으로써 활성층에서 재결합된 광자가 소자 외부로 방출된다.

이때, 활성층에서 생성되어 기판으로 향하는 광자들이 기판 표면에 형성되는 나노 크기의 이중요철과 충돌하면서 굴절, 산란되면서 외부로 추출되는데, 기판 표면에 나노 사이즈의 이중요철패턴에 의해 평탄 부분이 거의 없기 때문에 기판으로 입사되는 광의 외부 방출 효율이 증대된다.

본 발명에서는 상기 반도체층은 질화갈륨(GaN) 계열 반도체가 이용될 수 있는데, 이하 질화갈륨계열 반도체를 이용하여 LED구조를 형성하는 방법을 상술한다.

질화갈륨(GaN)계 질화물 반도체 발광소자는 사파이어 기판 상에 버퍼층을 형성하고 그 상부에 n형 질화갈륨층(n-GaN)층, 다중양자우물구조로 형성되어 광을 방출하는 활성층과, p형 질화갈륨층(p-GaN)층및 투명전극을 포함하여 구성될 수 있 다.

상기 버퍼층은 기판과 반도체층의 격자상수 차이를 줄여주기 위한 것으로서, AlInN 구조, InGaN/GaN 초격자 구조, InGaN/GaN 적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.

상기 버퍼층 상에는 n형 반도체층이 형성되는데, n형 반도체층은 n형 질화갈륨층(n-GaN)층으로 형성될 수있으며, 실리콘이 도핑될 수 있다.

n형 질화갈륨층이 성장되면 상기 n형 질화갈륨층상에 활성층을 성장시킨다. 상기 활성층은 발광 영역으로서 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층일 수 있고 이외에도 AlGaN, AlInGaN 등의 물질도 활성층으로 이용될 수 있다., 이때 활성층은 InGaN/GaN 양자우물(quantum well: QW) 구조를 이룰 수 있으며, 이러한 활성층은 휘도 향상을 위하여 상술한 양자우물 구조가 복수로 형성되어 다중 양자우물(multiquantum well: MQW) 구조를 이룰 수 있다.

상기 활성층이 형성된 후, 활성층 상에 p형 질화갈륨층이 형성되는데, 이러한 p형 반도체층은 p-GaN층으로서 수백에서 수천 Å의 두께로 성장될 수 있다.

상기 p형 질화갈륨층 상에는 투명전극층이 형성된다. 상기 투명전극층은 투과성 산화막으로서 ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 하나 이상으로 이루어질 수 있다.

그리고 전극 패드 형성을 위해 상기 투명전극층에서 n형 질화갈륨층까지 부분 식각하여 식각된 n형 질화갈륨층 상에 제2전극을 형성하고, 상기 투명전극층 상에 제1전극을 형성한다. 이때, 투명전극층도 부분식각되고, 제1전극은 식각되어 개 방된 p형 질화갈륨층 상에 형성될 수 있다.

본 발명은 사파이어 기판 표면을 식각마스크 물질이 상부에 남아있는 이중요철패턴으로 패터닝하는 단계; 상기 사파이어 기판 상에 n형 반도체층을 형성하는 단계; 상기 n형 반도체층상에 활성층을 형성하는 단계; 상기 활성층 상에 p형 반도체층을 형성하는 단계; 상기 p형 반도체층상에 투명전극층을 형성하는 단계; 상기 투명전극층상에 제1전극을 형성하는 단계; 상기 투명전극층, 활성층 및 p형 반도체층의 소정영역을 식각하는 단계; 및 상기 투명전극층, 활성층 및 p형 반도체층이 식각되어 n형 반도체층이 노출된 영역에 제2전극을 형성하는 단계; 를 포함하는 반도체 발광소자의 제작방법을 포함한다.

본 발명은 상기 사파이어 기판 표면을 식각마스크 물질이 상부에 남아있는 이중요철패턴으로 패터닝하는 단계후에, 상기 사파이어 기판상에 버퍼층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제작방법을 포함한다.

본 발명에서 상기 사파이어 기판 표면을 식각마스크 물질이 상부에 남아있는 이중요철패턴으로 패터닝하는 단계는, 사파이어기판 위에 식각마스크를 증착하는 단계; 상기 사파이어기판상에 나노사이즈 패터닝하는 단계; 상기 나노사이즈 패터닝으로 형성되는 원뿔형상 요철의 상부에 식각마스크물질이 남아있도록 부분적으로 식각마스크를 식각하는 단계; 상기 사파이어기판을 식각하는 단계; 및 클리닝 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제작방법을 포함한다.

본 발명에서 상기 사파이어 기판 상에 n형 반도체층, 활성층 및 p형 반도체 층을 형성하는 단계는, 에피텍셜 측방과성장(Epitaxial Lateral Over Growth)법에 의해 성장시키는 것을 특징으로 하는 반도체 발광소자의 제조방법을 포함한다.

본 발명에서 상기 n형 반도체층, 활성층 및 p형 반도체층은 금속유기화학기상증착법(MOCVD)에 의해 증착되는 것을 특징으로 하는 반도체 발광소자의 제조방법을 포함한다.

본 발명에서 상기 식각마스크는 크롬(Cr), 규소산화물(SiO₂) 또는 규소 질화물(Si₃N₄) 중 선택된 어느 하나이상의 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법을 포함한다.

본 발명에서 상기 식각마스크 식각단계는 습식식각 또는 건식식각으로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법을 포함한다.

본 발명에 의하여, 종래기술과 달리 나노 사이즈의 요철구조가 형성된 기판을 이용하여 반도체 발광소자를 제작함으로써 반도체 발광소자의 결함 감소와 더불어 발광층의 면적을 증가시키며, 광의 산란효과를 증대하게 되어 발광소자의 휘도(brightness)향상의 효과가 있다.

또한 본 발명에 의하여, 광 추출 효율 향상을 위해 기판물질과는 다른 굴절률을 갖는 마스크물질을 남겨 이중 요철구조를 형성함으로써, 질화막등의 성장 시에 성장 마스크로 이용하여 수평성장 촉진으로 인한 고품위의 질화막등 반도체층 성장의 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 1은 본 발명의 일실시예에 의한 이중요철구조의 기판을 갖는 반도체 발광소자의 구성도이다.

사파이어기판에 나노사이즈의 패터닝공정을 수행하여 원뿔형상의 요철(120)을 형성한후, 식각공정 수행시 원뿔형상의 요철(120)의 상부에 식각마스크 물질이 남아있도록 사파이어기판 및 식각마스크물질을 부분식각하여 이중요철형상을 형성한다.

상기 이중요철형상이 상부에 형성된 사파이어기판상에 버퍼층(140),n형 반도체층(150), 활성층(160) 및 p형 반도체층(170)을 순차적으로 적층하는데, 이때 금 속유기화학기상증착법(MOCVD)을 이용하여 형성될 수 있다. 이후 p형 반도체층(170) 상부에 투명전극(180)을 형성한다.

제 2전극(192) 형성을 위하여사파이어기판상에 n형 반도체층(150), 활성층(160), p형 반도체층(170) 및 투명전극(180)을 순차적으로 적층한후, n형 반도체층(150)이 드러나도록 투명전극(180), p형 반도체층(170) 및 활성층(160)의 소정영역을 식각하게 된다. 이때, 습식 식각방법(Wet Etching) 또는 건식식각(Dry Etching) 방법이 이용될 수 있다.

이후, 투명전극(180)상에 제1전극(191)을 형성하고, 투명전극(180), p형 반도체층(170) 및 활성층(160)의 소정영역이 식각되어 노출되는 n형 반도체(150)층상에 제2전극(192)을 형성할 수 있다.

이와 같이 반도체 발광소자가 완성되면, 제 1전극(191) 및 제 2전극(192)을 통해 전압이 인가되면 활성층(160)에서 전자와 정공의 재결합으로 광자가 방출된다. 즉, p-n접합에 순방향으로 전압이 인가됨에 따라, n형 반도체층(150)의 전자 및 p형 반도체층(170)의 정공은 각각 p쪽, n쪽에 주입됨으로써 활성층(160)에서 재결합된 광자가 소자 외부로 방출된다.

이때, 활성층(160)에서 생성되어 기판으로 향하는 광자들이 기판 표면에 형성되는 나노 스케일의 이중요철과 충돌하면서 굴절, 산란되면서 외부로 추출되는데, 사파이어 기판 표면에 나노 사이즈의 이중요철패턴에 의해 평탄 부분이 거의 없기 때문에 기판으로 입사되는 광의 외부 방출 효율이 증대된다.

도 2는 본 발명의 일실시예에 의한 이중요철구조의 기판을 나타낸 예시도이 다.

사파이어기판상에 이중요철구조를 형성하기위해서는 나노스케일의 패터닝공정 및 텍스쳐링 공정을 수행하여야 한다.

먼저 사파이어 기판(210)상에 식각마스크 물질을 도포하고, 나노스케일의 패턴을 형성하는데, E-beam, scanner, stepper, 레이저 홀로그래피 등을 이용하여 패턴을 형성할 수 있다.

이어서, 마스크 식각단계를 거치게 되는데, 상기 패턴을 형성한 상부의 식각마스크물질(230)이 남아있도록 패턴이 형성되지 않은 부분의 마스크물질만 식각되도록 부분적으로 식각공정을 수행하며, 이후 사파이어 기판의 식각단계를 거치게 되면 원뿔형상의 요철(220) 상부에 식각마스크 물질(230)이 남아 이중요철구조를 형성할 수 있게 된다.

도 3은 본 발명의 일실시예에 의한 이중요철구조 기판의 SEM 이미지를 나타낸 예시도이다.

본 이미지를 참조하면, 사파이어기판(310) 표면에 원뿔형상의 요철(320)과 식각마스크물질(330)에 의해 이중요철구조가 형성되어 있음을 알 수 있다.

이러한 사파이어기판 상부의 이중요철구조로 인하여, 기판의 표면적이 증가하여 빛의 추출효율이 증가한다. 또한 사파이어 기판과 굴절률차이를 가지는 마스크 물질로 원뿔형상 요철의 상부에 이중요철을 구성하여야 광의 굴절, 산란 효과가 더욱 증대되기 때문에 사파이어기판과 굴절률차이를 가지는 크롬(Cr), 규소산화물(SiO₂) 또는 규소 질화물(Si₃N₄)을 마스크물질로 이용하면 빛의 추출효율이 더욱 좋아지게 된다.

도 4는 본 발명의 일실시예에 의한 원뿔형상요철이 형성된 기판의 평면도이다.

도 5는 본 발명의 일실시예에 의한 원뿔형상요철이 형성된 기판의 측면도이다.

전술한 바대로 본 발명에서 원뿔형상요철의 하부폭(410)는 0.2um, 높이는 0.1um가 바람직하며, 원뿔형상요철의 이격거리(430)은 0.05um가 되는 것이 바람직하나 이에 한정되는 것은 아니다.

도 6은 본 발명의 일실시예에 의한 이중요철구조의 기판을 갖는 반도체 발광소자의 제조방법을 나타낸 순서도이다.

먼저, 본 발명의 제조공정에 앞서서 사파이어기판의 세척과정을 거칠 수 있는데, 이는 사파이어 기판을 GaN의 성장 온도인 1100~1200˚C에서 열 세척(Thermal Cleaning)하여 불순물을 제거하는 과정이라 할 수 있다.

이러한 세척과정 이후 사파이어 기판 표면에 암모니아(NH3)를 주입하여 질화시키는 과정을 거칠 수 있는데, 이는 GaN 질화물계 화합물의 성장을 용이하게 하기 위함이다.

사파이어 세척과정을 거치면, 사파이어 기판을 이중요철패턴으로 패터닝하는 단계를 거치게 된다. (s610)

요철패턴은 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 이온빔 리소그래피(Ion-beam Lithography),극자외선 리소그래 피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography) 또는 나노 임프린트 리소그래피(nano imprint lithography) 등의 방법을 이용하여 형성할 수 있다.

또한, 마스크 식각공정에 있어서, 상기 요철패턴을 형성한 상부의 식각마스크물질이 남아있도록 부분적으로 식각공정을 수행하고, 이후 사파이어 기판의 식각단계를 거치게 되면 원뿔형상의 요철 상부에 식각마스크 물질이 남아 이중요철구조를 형성할 수 있게 된다.

상기와 같은 나노 사이즈의 패터닝단계를 거친후, 선택적으로 버퍼층을 형성할 수있다. 버퍼층은 사파이어 기판과 반도체층의 격자상수 차이를 완화하여 소자의 안정성확보에 기여할 수 있다. 버퍼층은 AlInN 구조, InGaN/GaN 초격자 구조, InGaN/GaN 적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다. 버퍼층 형성공정은 약 400~600˚C의 저온에서 진행되며 이후 성장되는 GaN층의 단결정 성장을 위해 클래드층 성장 온도로 표면을 열처리하여 마무리 한다.

상기 버퍼층의 형성단계 이후, n형 반도체층을 형성하는 단계(s620)를 거치게 된다. n형 반도체층은 n형 질화갈륨층(n-GaN)층으로 형성될 수있으며, 실리콘(Si)을 도펀트(Dopant)로 사용하여 도핑될 수 있다. 고온에서 진행되며 암모니아(NH₃)를 캐리어가스로 Ga, N, Si를 화합물로 결합시킬수 있다.

상기 n형 반도체층이 형성된 후, 활성층을 형성하게 되는데(s630), 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층일 수 있고 이외에도 AlGaN, AlInGaN 등의 물질도 활성층으로 이용될 수 있다., 이때 활성층은 InGaN/GaN 양자 우물(QW) 구조를 이룰 수 있으며, 이러한 활성층은 휘도 향상을 위하여 상술한 양자우물 구조가 복수로 형성되어 다중 양자우물(MQW) 구조를 이룰 수 있다.

상기 활성층이 형성된 후, 활성층 상에 p형 반도체층이 형성되는데,(s640) 이러한 p형 반도체층은 질화갈륨층(p-GaN층)으로 형성될 수 있으며, 마그네슘(Mg)을 도펀트로 사용할 수 있다. 본 공정도 고온에서 진행되며 암모니아(NH₃) 캐리어가스로 Ga, N, Mg를 화합물로 결합시킬 수 있다.

이러한 활성층은 예컨대, 780℃의 성장 온도에서 질소를 캐리어가스로 사용하여 NH3, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN/GaN으로 이루어진 활성층을 120Å 내지 1200Å의 두께로 성장시킬 수 있다.

이후 p형 반도체층 상에 투명전극층이 형성된다.(s650) 상기 투명전극층은 투과성 산화막으로서 ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 하나 이상으로 이루어질 수 있다.

그리고 전극 패드 형성을 위해 상기 투명전극층에서 n형 반도체층까지 부분 식각하는 단계를 거치게 되는데,(s660) 질화물계 반도체층을 형성하는 경우, 질화물계 화합물의 화학적 속성 때문에 습식 식각이 어려워 건식 식각을 사용하는 것이 바람직하다.

상기의 과정을 거친후 투명전극층상에 제 1전극을 형성하고,(s670) 상기 투명전극층에서 n형 반도체층까지 부분식각되어 노출된 n형 반도체층상에 제 2전극을 형성한다.(s680) 이 때, 전극을 형성(Metallization)하고 소자 보호를 위한 산화 공정을 거칠 수 있다.

도 7은 본 발명의 일실시예에 의한 사파이어 기판을 이중요철패턴으로 패터닝하는 공정을 나타낸 순서도이다.

본 발명은 리소그래피(Lithography)공정을 이용하여 요철을 형성할 수 있는데, 일반적인 리소그패피 공정은 다음과 같다.

첫째, Mask(Reticle)를 제작하게 되는데, 원뿔형상의 요철을 형성하기위한 패턴을 E-beam설비로 식각마스크물질 위에 그려 Mask(Reticle)를 만들고 이를 사파이어 기판위에 증착시킨다.

이후 필요에 따라 산화(Oxidation)공정을 추가시킬수 있는데, 얇고 균일한 실리콘산화막(SiO₂)를 현상시켜는 공정을 추가할 수 있다.

둘째, 감광액(Photo Resist: PR)을 도포하게 되는데, 빛에 민감한 물질인 PR를 웨이퍼 표면에 고르게 도포시킨다.

셋째, 노광(EXPOSURE)과정을 거치게 되는데, 스텝퍼(Stepper)를 사용하여 mask에 그려진 패턴에 빛을 통과시켜 PR막이 형성된 웨이퍼 위에 요철패턴 등을 사진 찍는 과정을 거치게 된다.

넷째, 웨이퍼 표면에서 빛을 받은 부분의 막을 현상(Development)시킨다.

다섯째, 요철패턴을 형성시켜 주기 위해 화학물질이나 반응성 가스를 사용하여 필요없는 부분을 선택적으로 제거시키는 에칭(etching)공정을 거치게 된다. 이러한 패턴형성과정은 각 패턴층에 대해 계속적으로 반복될 수 있다.

또한, 본 발명에서는 포토레지스트(Photo Resist: PR)와 같은 감광성 물질을 도포하고, 이를 노광 및 식각하여 요철 형상으로 패터닝할 수 있는데, 미세한 패턴 을 형성하기 위해서는 파장이 더 짧은 DUV(Deep Ultraviolet)나 EUV(Extreme Ultraviolet)파장을 사용하는 스탭퍼(Stepper)나 파장이 보다 더 짧은 레이저(Laser)를 이용할 수 있다.

도면을 참조해서 설명하면, 사파이어 기판위에 식각마스크를 증착하는 단계를 거치게 되는데(s710), 본 발명에서 식각마스크물질은 Cr, SiO₂또는 Si₃N₄중 선택된 어느 하나이상의 물질로 이루어지는 것일 수 있다. 상기 식각마스크 물질은 이중요철패턴에서 상부의 요철을 형성하게 되고, 사파이어 기판과 귤절률 차이를 가지는 물질을 이용하여야 빛의 굴절, 산란효과가 커서 광추출효율이 좋아지게 된다.

상기 식각마스크의 증착단계 이후, 나노사이즈 패터닝단계를 거치게 되는데,(s720)

원뿔형상의 요철패턴은 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 이온빔 리소그래피(Ion-beam Lithography),극자외선 리소그래피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography) 또는 나노 임프린트 리소그래피(nano imprint lithography) 중 어느 하나의 방법을 이용하여 형성할 수 있다. 상기와 같은 방법을 이용하면, 나노 스케일(Nano Scale)의 요철형성이 가능하다.

또한, 사파이어기판 상에 마스크 공정을 통해 식각하지 말아야 할 부분을 나노 크기로 만들고, 마지막으로 기판 표면에 대해 나노 기술의 탑 다운(Top down) 방식으로 표면을 부분적으로 잘라내거나 식각 공정을 통해 기판 표면에 나노 형태 의 요철형 구조물을 형성할 수도 있다.

이후, 식각마스크를 식각하는 단계를 거치게 되는데(s730), 이때, 이중요철을 형성하기 위해서, 식각마스크물질을 식각하는 단계는 원뿔형상 요철의 상부에 마스크 물질이 남아있도록 부분적으로 식각하여야 한다.

이후 사파이어 기판의 식각단계를 거치게 되는데(s740), 식각 용액(etchant)을 이용하여 사파이어 기판의 일정깊이와 폭까지 식각하게 되면, 보다 완벽한 형태의 원뿔형상의 요철이 생성되게 된다.

이후 클리닝 단계를 거치게 되는데(s750), 클리닝단계는 아세톤,알코올 또는 DI water등의 유기 용매를 이용하여 실시될 수 있다.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.

도 1은 본 발명의 일실시예에 의한 이중요철구조의 기판을 갖는 반도체 발광소자의 구성도.

도 2는 본 발명의 일실시예에 의한 이중요철구조의 기판을 나타낸 예시도.

도 3은 본 발명의 일실시예에 의한 이중요철구조 기판의 SEM 이미지를 나타낸 예시도.

도 4는 본 발명의 일실시예에 의한 원뿔형상요철이 형성된 기판의 평면도.

도 5는 본 발명의 일실시예에 의한 원뿔형상요철이 형성된 기판의 측면도.

도 6은 본 발명의 일실시예에 의한 이중요철구조의 기판을 갖는 반도체 발광소자의 제조방법을 나타낸 순서도.

도 7은 본 발명의 일실시예에 의한 사파이어 기판을 이중요철패턴으로 패터닝하는 공정을 나타낸 순서도.

{도면의 주요부호에 대한 설명}

110, 210, 310: 사파이어 기판

120, 220, 320: 원뿔형상 요철

130, 230, 330: 식각마스크 물질

140: 버퍼층

150: n형 반도체층

160: 활성층

170: p형 반도체층

180: 투명전극

191: 제 1전극

192: 제 2전극

410: 원뿔형상 요철의 하부폭

420: 원뿔형상 요철이 높이

430: 원뿔형상 요철간 이격거리

Claims (14)

1. 사파이어 기판:

   상기 사파이어 기판상에 형성되는 n형 반도체층;

   상기 n형 반도체층상에 형성되는 활성층;

   상기 활성층상에 형성되는 p형 반도체층;

   상기 p형 반도체층상에 형성되는 투명전극층;

   상기 투명전극층상에 형성되는 제1전극; 및

   상기 투명전극층, p형 반도체층 및 활성층이 식각되어 n형 반도체층이 노출된 영역에 형성되는 제2전극;

   을 포함하고, 상기 사파이어기판은 원뿔형상의 요철이 형성되도록 나노사이즈 패터닝되고, 상기 원뿔형상의 요철의 상부에 식각마스크 물질을 남겨 이중요철의 형상을 갖는 것을 특징으로 하는 반도체 발광소자(Light Emitting Diode).
2. 제 1항에 있어서,

   상기 사파이어 기판과 n형 반도체층 사이에 버퍼층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
3. 제 1항에 있어서,

   상기 원뿔형상의 요철의 높이는 0.1um인 것을 특징으로 하는 반도체 발광소자.
4. 제 1항에 있어서,

   상기 원뿔형상의 요철의 하부폭은 0.2um인 것을 특징으로 하는 반도체 발광소자.
5. 제 1항에 있어서,

   상기 사파이어 기판상에 원뿔형상의 요철간 이격거리는 0.05um인 것을 특징으로 하는 반도체 발광소자.
6. 제 1항에 있어서,

   상기 식각마스크 물질은 크롬(Cr), 규소산화물(SiO₂) 또는 규소 질화물(Si₃N₄) 중 선택된 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 발광소자.
7. 제 1항에 있어서,

   상기 n형 반도체층, 활성층 및 p형 반도체층은 에피텍셜 측방 과성장(Epitaxial Lateral Over Growth)법에 의해 성장시키는 것을 특징으로 하는 반도체 발광소자.
8. 사파이어 기판 표면을 식각마스크 물질이 상부에 남아있는 이중요철패턴으로 패터닝하는 단계;

   상기 사파이어 기판 상에 n형 반도체층을 형성하는 단계;

   상기 n형 반도체층상에 활성층을 형성하는 단계;

   상기 활성층 상에 p형 반도체층을 형성하는 단계;

   상기 p형 반도체층상에 투명전극층을 형성하는 단계;

   상기 투명전극층, 활성층 및 p형 반도체층의 소정영역을 식각하는 단계;

   상기 투명전극층상에 제1전극을 형성하는 단계;

   상기 투명전극층, 활성층 및 p형 반도체층이 식각되어 n형 반도체층이 노출된 영역에 제2전극을 형성하는 단계;

   를 포함하는 반도체 발광소자의 제작방법.
9. 제 8항에 있어서, 상기 사파이어 기판 표면을 식각마스크 물질이 상부에 남아있는 이중요철패턴으로 패터닝하는 단계후에,

   상기 사파이어 기판상에 버퍼층을 형성하는 단계;

   를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제작방법.
10. 제 8항에 있어서, 상기 사파이어 기판 표면을 식각마스크 물질이 상부에 남아있는 이중요철패턴으로 패터닝하는 단계는,

    사파이어기판 위에 식각마스크를 증착하는 단계;

    상기 사파이어기판상에 나노사이즈 패터닝하는 단계;

    상기 나노사이즈 패터닝으로 형성되는 원뿔형상 요철의 상부에 식각마스크물질이 남아있도록 부분적으로 식각마스크를 식각하는 단계;

    상기 사파이어기판을 식각하는 단계; 및

    클리닝 단계;

    를 포함하는 것을 특징으로 하는 반도체 발광소자의 제작방법.
11. 제 8항에 있어서, 상기 사파이어 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 형성하는 단계는,

    에피텍셜 측방 과성장(Epitaxial Lateral Over Growth)법에 의해 성장시키는 것을 특징으로 하는 반도체 발광소자의 제조방법.
12. 제 8항에 있어서,

    상기 n형 반도체층, 활성층 및 p형 반도체층은 금속유기화학기상증착법(MOCVD)에 의해 증착되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
13. 제 10항에 있어서,

    상기 식각마스크는 크롬(Cr), 규소산화물(SiO₂) 또는 규소 질화물(Si₃N₄) 중 선택된 어느 하나 이상의 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법.
14. 제 10항에 있어서,

    상기 식각마스크 식각단계는 습식식각(Wet etching) 또는 건식식각(dry Etching)으로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법.

Images