KR20080114323A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20080114323A
KR20080114323A KR20070063774A KR20070063774A KR20080114323A KR 20080114323 A KR20080114323 A KR 20080114323A KR 20070063774 A KR20070063774 A KR 20070063774A KR 20070063774 A KR20070063774 A KR 20070063774A KR 20080114323 A KR20080114323 A KR 20080114323A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
mask layer
nitride semiconductor
Prior art date
Application number
KR20070063774A
Other languages
English (en)
Other versions
KR100887856B1 (ko
Inventor
김재현
박형조
최희석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20070063774A priority Critical patent/KR100887856B1/ko
Publication of KR20080114323A publication Critical patent/KR20080114323A/ko
Application granted granted Critical
Publication of KR100887856B1 publication Critical patent/KR100887856B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명에 의한 질화물 반도체 발광소자는 n형 반도체층; 표면에 나노 크기의 미세요철 구조물이 형성된 p형 반도체층; 및 상기 n형 반도체층의 전자와 상기 p형 반도체층의 정공이 결합되어 광이 발생되는 활성층을 포함한다. 또한, 본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 n형 반도체층이 형성되는 단계; 상기 n반도체층 위에, 전자와 정공이 결합되어 광이 발생되는 활성층이 형성되는 단계; 상기 활성층 위에 p형 반도체층이 형성되는 단계; 및 상기 p형 반도체층의 표면에 나노 크기의 미세요철 구조물이 형성되는 단계를 포함한다.
본 발명에 의하면, 반도체층 표면에 나노 구조물(미세요철)을 형성해 줌으로써 다양한 임계각을 형성할 수 있고, 발광 소자의 내부에서 생성된 광자를 효율적으로 외부로 방출될 수 있는 효과가 있다. 또한, 반도체 표면에 일정 구조물(패턴 구조물)을 형성하기 위한 포토리소그라피 공정을 생략할 수 있는 효과가 있다.

Description

질화물 반도체 발광소자 및 그 제조방법{Nitride semiconductor LED and fabrication method thereof}
도 1은 종래 질화물 반도체 발광소자를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 적층 형태를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 p형 반도체층 위에 제1마스크층이 형성된 형태를 예시한 도면.
도 4는 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제2마스크층이 형성된 형태를 예시한 도면.
도 5는 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제2마스크층이 열처리된 형태를 예시한 도면.
도 6은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제1마스크층이 식각된 형태를 예시한 도면.
도 7은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제2마스크층이 제거된 형태를 예시한 도면.
도 8은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 p형 반도체층이 재성장되는 형태를 예시한 도면.
도 9는 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제1마스크층이 제거된 형태를 예시한 도면.
도 10은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 p형 반도체층 상에 형성된 미세 요철 구조물을 도시한 상면도.
도 11은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 출력 특성을 측정한 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 질화물 반도체 발광소자 111 : 기판
113 : 나노 구조물 115 : 버퍼층
117 : n형 반도체층 119 : 활성층
121 : p형 반도체층 122: 미세요철 구조물
123 : 투명전극층 125: p형 전극
127: n형 전극 200: 제1마스크층
210: 제2마스크층
본 발명은 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.
LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.
특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있는데, 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지고, 이를 이용한 밴드갭 엔지니어링은 하나의 반도체상에서 빛의 삼원색을 구현할 수 있다는 장점이 있기 때문이다.
최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.
도 1은 종래 질화물 반도체 발광 소자를 나타낸 단면도이다.
도 1에 도시된 바와 같이, GaN계 질화물 반도체 발광소자는 사파이어 기판(11) 상에 버퍼층(12)을 형성하고 그 상부에 n-GaN 층(13), 다중양자우물구조로 형성되어 광을 방출하는 활성층(14)과, p-GaN층(15) 및 투명전극(16)을 포함하여 구성된다.
이때, 투명전극(16)부터 n-GaN 층(13)까지 부분 식각하여 n-GaN층(13)을 외 부로 노출시키고 n-GaN층(13)에 n형 전극(18)을 형성시키고, 상기 투명전극(16) 상에는 p형 전극(17)을 형성시켜 준다.
이러한 질화물 반도체 발광소자는 P/N 접합 사이의 활성층(14)에서의 전자와 정공의 재 결합에 의해 광자(Photon)가 발생되고, 상기 광자가 발광 소자의 외부로 탈출하면서 빛이 발생되는 원리를 가지고 있다.
그러나, 질화물 반도체 발광소자를 구성하고 있는 물질의 굴절률(refractive index)이 소자의 외부를 둘러싸고 있는 물질(예: 공기, 수지(resin), 기판 등)의 굴절률 보다 커서 소자 내부에서 생성된 광자가 외부로 탈출하지 못하고, 내부에서 흡수되어 낮은 외부 양자효율(extraction efficiency)을 가지는 문제점이 있다.
이러한 낮은 양자효율을 극복하기 위해 다양한 기술들이 적용되었고, 그 기술 중 하나가 사파이어 기판에 일정한 패턴(PSS : Patterned Sapphire substrate)을 형성하는 구조이다. 이러한 일정한 패턴은 수 마이크론(micron) 크기를 갖는 패턴으로서 패턴 밀도를 증가시키는데 한계가 있어, 발광소자의 광 특성의 개선에도 한계가 있다.
또한, p-GaN층에, MgN 층을 씨드(Seed)층으로 형성하고, p-GaN을 재성장(re-growth)하는 방식을 통하여 미세 요철(roughness) 구조를 형성하는 방식이 있는데, 이렇게 형성된 미세 요철은 활성층에서 발생된 광을 산란시킴으로써 외부로 방출되는 광량을 증가시킬 수 있다.
그러나, 종래의 방법은 반도체층의 표면 구조(morphology), 가령, 재성장 입자(re-growth grain)의 크기, 형성 영역, 두께와 폭 등의 형태 요소를 제어하기가 어렵고, 씨드층의 역할을 하는 MgN 층의 높은 저항 성분으로 인하여 전류 특성을 저항시키는 문제점이 있다.
본 발명은 발광소자의 발광 특성을 극대화하기 위한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명은 반도체층 표면에 나노 크기의 구조물(미세 요철)을 형성할 수 있도록 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명은 반도체층 표면에 나노 크기의 구조물(미세 요철)을 랜덤하게 형성할 수 있도록 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명에 의한 질화물 반도체 발광소자는 n형 반도체층; 표면에 나노 크기의 미세요철 구조물이 형성된 p형 반도체층; 및 상기 n형 반도체층의 전자와 상기 p형 반도체층의 정공이 결합되어 광이 발생되는 활성층을 포함한다.
본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 n형 반도체층이 형성되는 단계; 상기 n반도체층 위에, 전자와 정공이 결합되어 광이 발생되는 활성층이 형성되는 단계; 상기 활성층 위에 p형 반도체층이 형성되는 단계; 및 상기 p형 반도체층의 표면에 나노 크기의 미세요철 구조물이 형성되는 단계를 포함한다.
또한, 본 발명에 의한 질화물 반도체 발광소자 제조 방법 중에서, 상기 미세요철 구조물이 형성되는 단계는, 상기 p형 반도체층 위에 제1마스크층이 형성되는 단계; 상기 제1마스크층 위에 제2마스크층이 형성되는 단계; 상기 제2마스크층이 열처리 공정에 의하여 클러스터 형태로 처리되는 단계; 상기 제1마스크층이 식각되는 단계; 및 상기 p형 반도체층이 상기 제1마스크층의 식각 영역에서 재성장됨으로써 상기 미세요철 구조물이 형성되는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명에 의한 질화물 반도체 발광소자 및 그 제조 방법에 대하여 설명한다.
도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 적층 형태를 도시한 단면도이다.
도 2에 의하면, 본 발명의 실시예에 따른 질화물 반도체 발광소자는 기판(111), 버퍼층(115), n형 반도체층(117), 활성층(119), p형 반도체층(121), 투명전극층(123), p형 전극(125) 및 n형 전극(127)을 포함하여 이루어지는데, 상기 p형 반도체층(121)은 표면에 나노 크기의 미세요철 구조물(122)이 형성된다.
상기 기판(111)은 사파이어 기판, SiC, Si 기판 등이 이용될 수 있고, 상기 버퍼층(115)은 기판(111)과 반도체층의 격자상수 차이를 줄여주기 위한 것으로서, 예컨대 AlInN 구조, InGaN/GaN 초격자 구조, InGaN/GaN 적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
상기 버퍼층(115) 상에는 n형 반도체층(117)이 형성되는데, n형 반도체층(117)은 n-GaN층으로 형성될 수 있으며, 실리콘이 도핑될 수 있다.
여기서, 상기 버퍼층(115)과 n형 반도체층(117) 사이에는 언도프드(Undopped) GaN층이 형성될 수 있다. 상기 언도프드 GaN층은 예컨대, 1500℃의 성장온도에서 상기 버퍼층(115) 상에 NH3와 트리메탈 갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 GaN층이 형성된다. 또한 본 발명은 상기 기판(111) 상에 버퍼층(115) 및 언도프드 GaN층이 모두 형성될 수 있고, 또는 어느 하나의 층만 형성되거나 두 층이 모두 제거되는 구조로 형성될 수도 있다.
상기 n형 반도체층(117) 상에는 활성층(119)이 형성된다. 이러한 활성층(119)은 예컨대, 780℃의 성장 온도에서 질소를 캐리어 가스로 사용하여 NH3, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN/GaN으로 이루어진 활성층을 120Å 내지 1200Å의 두께로 성장시킨다. 이때, 활성층(119)의 조성은 InGaN의 In 원소성분의 몰 비율에 차이를 두고 성장시킨 적층 구성일 수 있다.
상기 활성층(119)이 형성된 후, 활성층(119) 상에 p형 도펀트를 함유한 p형 반도체층(121)이 형성된다. 이러한 p형 반도체층(121)은 p-GaN층으로서 수백에서 수천 Å의 두께로 성장된다.
또한, 상기 p형 반도체층(121)의 표면에는 나노(nano) 크기의 미세요철 구조물(122)이 형성되는데, 미세요철 구조물(122)은 p형 반도체층(121) 표면에서 광자(photon)에 영향을 줄 수 있는(즉, 다양한 임계각을 형성함으로써 활성층(119)에서 발생된 빛이 외부로 산란될 수 있는) 최소한 크기(구조물 크기 ≥ 100nm)를 가지며 고밀도로 집적된 구조이다. 그리고 미세요철 구조물(122)의 크기는 지름(width)이 100~1000nm 정도이며, 높이(height)는 100~600nm 정도로 형성될 수 있다.
또한, 상기 미세요철 구조물(122)은 원통형, 렌즈형, 원뿔형 형태 중 어느 하나의 형태이거나 이들이 조합된 형태로 형성될 수 있으며, 랜덤한 크기 및 랜덤 한 형태로 형성될 수도 있고, 또는 일정한 패턴을 갖고 형성될 수도 있다.
상기 p형 반도체층(121) 상에는 투명전극층(123)이 형성된다. 상기 투명전극층(123)은 투과성 산화막으로서 ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 하나 이상으로 이루어질 수 있다.
그리고 전극 패드 형성을 위해 상기 투명전극층(123)에서 n형 반도체층(117)까지 부분 식각하여 식각된 n형 반도체층(117) 상에 n형 전극(127)을 형성하고, 상기 투명전극층(123) 상에 p형 전극(125)을 형성한다(이때, 투명전극층(123)도 부분식각되고, p형 전극(125)은 식각되어 개방된 p형 반도체층(121) 상에 형성됨).
여기서, 상기 p형 반도체층(121)의 미세요철 구조물(122) 위에, n-GaN과 같은 n형 반도체층이 더 형성될 수 있으며, 이는 질화물 반도체 발광소자(100)를 npn 구조로 만들어 준다. 즉, 본 발명의 질화물 반도체 발광 소자는 pn 접합 구조 또는 npn 접합 구조에 적용될 수 있다.
이하, 도 3 내지 도 9를 참조하여, 본 발명에 의한 질화물 반도체 발광소자(100), 특히 미세요철 구조물(122)의 제조 방법에 대하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 p형 반도체층(121) 위에 제1마스크층(200)이 형성된 형태를 예시한 도면이다.
전술한 바와 같이, 기판(111)으로부터 버퍼층(115), n형 반도체층(117), 활성층(119), p형 반도체층(121)이 차례대로 형성되고, 이어서 p형 반도체층(121)의 표면에 미세요철 구조물(122)을 형성하기 위한 공정이 진행된다.
도 3 내지 도 9는, 기판(111) 내지 활성층(119)까지의 적층물은 생략되어 있 는 상태이다.
도 3에 도시된 것처럼, p형 반도체층(121) 위에 제1마스크층(200)이 적층되는데, 제1마스크층(200)은 예컨대 플라즈마 화학기상 증착법(PECVD : plasma enhanced chemical vapor deposition)을 이용하여 SiO2 박막으로 증착된다. 즉, SiO2 박막을 형성하기 위해 SiH4, N2O, N2 가스를 주입한 후 일정 조건에서 플라즈마를 점화하여 Si 반응종과 O 반응종을 형성하게 되며, 두 반응종이 서로 결합하여 SiO2 박막이 증착된다.
또한, 제1마스크층(200)은 플라즈마 화학기상 증착법을 이용하여 규소산화물(SiO2) 또는 규소 질화물(Si3N4)을 100~2000nm 두께로 증착될 수 있다.
상기 제1마스크층(200)이 증착되면, 그 위로 제2마스크층(210)이 증착된다.
도 4는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제2마스크층(210)이 형성된 형태를 예시한 도면이다.
상기 제2마스크층(210)은 금속으로 증착되며, 이때 금속 박막을 증착할 수 있는 방법은 모두 사용될 수 있다. 예를 들어, 전자빔 증착기(E-beam evaporator), 열 증착기(thermal evaporator), 스퍼터링(sputtering) 방법 등이 이용될 수 있다.
또한, 상기 금속 재질로는 Ag, Cr, Ni, Au, Pt 등 어느 하나 또는 이들의 혼합된 재질을 사용할 수 있는데, 본 발명의 실시예에서 상기 제2마스크층(210)은 열적으로 가장 불안정한 특성을 보이는 Ag이 사용되는 것으로 한다.
상기 제2마스크층(210)은 가령, 5~50nm의 두께로 증착될 수 있다.
도 5는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제2마스크층(210)이 열처리된 형태를 예시한 도면이다.
도 5에 도시된 것처럼, 상기 제2마스크층(210)은 열처리 공정을 통하여 나노 크기의 클러스터 형태를 이루게 되는데, 제2마스크층(210)에 수 백도의 온도(예: 300~600℃)에서 수십 내지 수백 초(예: 30~400sec) 동안 열 처리 공정을 수행한다.
이렇게 열처리 공정을 거치면, 상기 제2마스크층(210)은 열적으로 불안정한 상태인 Ag과 p형 반도체층(121) 사이의 표면 장력에 의하여 200~800nm 크기의 클러스터 형태로 정렬된다. 즉, 액체 상태화된 Ag은 표면 장력에 의하여 원형으로 서로 뭉치게 되고(migration) 클러스터 형태를 이룬다.
상기 제2마스크층(210)은 클러스터 형태를 이룬 상태에서 경화된다.
도 6은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제1마스크층(200)이 식각된 형태를 예시한 도면이다.
이후, 제1마스크층(200)은 제2마스크층(210)의 클러스터(113b)의 패턴에 의하여 식각됨으로써 도 6과 같은 형태를 이루게 되며, 따라서, 제1마스크층(200)과 제2마스크층(210)에 의한 패턴 사이의 공간은 나노 단위의 미세한 크기를 가질 수 있다.
상기 제1마스크층(200)은 건식 식각법(dry etching), 반응성 이온 식각법(RIE: Reactive ion etching) 등을 이용하여 식각 가능하다.
도 7은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제2마스크층(210)이 제거된 형태를 예시한 도면이고, 도 8은 본 발명의 실시예에 따른 질화 물 반도체 발광소자(100) 중 p형 반도체층(미세요철 구조물에 해당됨; 122)이 재성장되는 형태를 예시한 도면이다.
이어서, 화학적 에칭 공정이나 미세 연마 공정을 통하여 제2마스크층(210)이 제거되고, 도 7과 같이 제1마스크층(200)의 패턴 형태만 남게 된다.
상기 제1마스크층(200)의 패턴 식각 영역에 p형 반도체층(121)과 같은 재질의 p-GaN을 재성장시킴으로써 도 8에 도시된 것처럼, 미세요철 구조물(122)을 형성하게 되는데, 재성장되는 p-GaN은 제1마스크층(200)의 두께를 넘지 않는 것이 좋다.
도 9는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제1마스크층(200)이 제거된 형태를 예시한 도면이고, 도 10은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 p형 반도체층(121) 상에 형성된 미세 요철 구조물(122)을 도시한 상면도이다.
이후, 제1마스크층(200)이 제거되는데, SiO2 재질인 제1마스크층(200)은 불소와 같은 불화물질과 완충 HF 용액을 이용하여 식각될 수 있다.
이때, 산화막 형성시의 조건(가령, 건식 산화막 또는 습식 산화막), 불순물의 정도, 후속 열처리 조건 등에 의하여 제1마스크층(200)의 제거 속도가 상이해지므로, 상기 요인들을 고려하여 제1마스크층(200)의 제거 공정이 진해되어야 한다.
상기 제1마스크층(200)이 제거됨으로써, 최종적으로 미세요철 구조물(122)만이 남게 되며, 미세요철 구조물(122)은 p형 반도체층(121)과 동일한 재질로 재성장된 것이므로 p형 반도체층(121)의 일부라고 볼 수 있다.
따라서, 종래의 MgN 씨드층과 달리, 본 발명에 의한 미세요철 구조물(122)은 전류의 흐름에 전혀 지장을 주지 않으며, 표면 상에서 다양한 임계각을 구현할 수 있다.
참고로, 제1마스크층(200)은 미세요철 구조물(122)의 재성장을 위한 패턴용 층이고, 제2마스크층(210)은 제1마스크층(200)의 패턴을 나노 단위의 크기로 형성하기 위한 식각 방지막이라고 볼 수 있다.
이와 같은 공정을 통하여, p형 반도체층(121) 표면에 지름이 100~1000nm, 높이가 100~600nm 크기이고, 원뿔, 원통형, 렌즈(즉, 볼록 렌즈) 형태 등으로 도 10과 같은 미세요철 구조물(122)이 형성될 수 있는데, 이때, 상기 제2마스크층(210)을 클러스터 형태로 열처리하는 공정을 제어함으로써, 제1마스크층(200)의 패턴 및 미세요철 구조물(122)의 크기와 형태를 결정할 수 있다.
가령, 제2마스크층(210)의 클러스터 형태는 제2마스크층(210)의 두께, 열처리 온도, 열처리 시간, 제1마스크층(200)의 두께 중 하나 이상의 공정 요인에 의하여 조절 가능한 것이다.
이후, p형 반도체층(121)의 미세요철 구조물(122) 위에 투명전극층(123)이 형성되고(투명전극층(123)이 형성되기 전에 미세요철 구조물(122)의 표면은 세정 공정을 거칠 수 있음), 투명전극층(123)으로부터 n형 반도체층(117)까지 부분식각된다(상기 투명전극층(123)의 일부 영역도 함께 식각됨).
상기 투명전극층(123)의 부분식각된 영역에는 p형 전극(125)이 증착되고, 상기 n형 반도체층(117)의 부분식각된 영역에는 n형 전극(127)이 증착된다.
이와 같이 질화물 반도체 발광소자(100)가 완성된 후, p형 전극(125) 및 n형 전극(127)을 통해 전압이 인가되면 활성층(119)에서 전자와 정공의 재결합으로 광자가 방출된다. 즉, p-n접합에 순방향으로 전압이 인가됨에 따라, n형 반도체층(117)의 전자 및 p형 반도체층(121)의 정공은 각각 p쪽, n쪽에 주입됨으로써 활성층(119)에서 재 결합된 광자가 소자 외부로 방출된다.
이때, 활성층(119)에서 생성되어 상측으로 향하는 광자들은 p형 반도체층(121) 표면의 미세요철 구조물(122)과 다양한 임계각으로 충돌되고, 굴절, 산란되면서 외부로 방출된다. 즉, 미세요철 구조물(122)에 의하여 p형 반도체층(121) 표면은 평탄하지 않게 되고, 광입자는 항상 동일한 반사각을 통하여 내부에 갇히게 되는 현상을 억제할 수 있다.
도 11은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 출력 특성을 측정한 그래프이다.
도 11에 의하면, 발광 소자의 출력 특성이 박스 플롯(box plot) 형태로 측정되어 있는데, 본 발명에 의한 반도체 발광소자(100)의 출력 특성을 보면 최저(min) 값은 750이며, 최대(max) 값은 1050이고, 기준(center) 및 평균(average) 값은 950 정도로 나타난다.
이에 반해 종래 발광 소자는 종류별로 상이하지만 최대 값이 800정도이며, 최소 값이 450정도로 나타나며, 센터 및 평균 값은 600~700 사이에 존재하게 된다. 이에 따라 본 발명은 높은 광 출력 특성을 갖는 발광 소자를 제조할 수 있다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예 시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의한 질화물 반도체 발광소자 및 그 제조방법에 의하면, 반도체층 표면에 나노 구조물(미세요철)을 형성해 줌으로써 다양한 임계각을 형성할 수 있고, 발광 소자의 내부에서 생성된 광자를 효율적으로 외부로 방출될 수 있는 효과가 있다.
또한, 본 발명에 의하면, 발광소자의 반도체층 표면에 형성되는 나노 구조물(미세요철) 구조에 의해 높은 광 출력을 얻을 수 있어, 발광 소자의 광 특성을 개선하는 효과가 있다.
또한, 본 발명에 의하면, 반도체 표면에 일정 구조물(패턴 구조물)을 형성하기 위한 포토리소그라피 공정을 생략할 수 있는 효과가 있다.

Claims (21)

  1. n형 반도체층;
    표면에 나노 크기의 미세요철 구조물이 형성된 p형 반도체층; 및
    상기 n형 반도체층의 전자와 상기 p형 반도체층의 정공이 결합되어 광이 발생되는 활성층을 포함하는 질화물 반도체 발광소자.
  2. 제1항에 있어서, 상기 미세요철 구조물은
    랜덤하게 형성된 질화물 반도체 발광소자.
  3. 제1항에 있어서,
    상기 p형 반도체층 위로 투명전극층이 형성된 질화물 반도체 발광소자.
  4. 제1항에 있어서, 상기 미세요철 구조물은
    지름이 100~1000nm인 질화물 반도체 발광소자.
  5. 제1항에 있어서, 상기 미세요철 구조물은
    높이가 100~600nm인 질화물 반도체 발광소자.
  6. 제1항에 있어서, 상기 미세요철 구조물은
    원통형, 원뿔형 또는 렌즈 형태 중 하나 이상의 형태로 형성된 질화물 반도체 발광소자.
  7. n형 반도체층이 형성되는 단계;
    상기 n반도체층 위에, 전자와 정공이 결합되어 광이 발생되는 활성층이 형성되는 단계;
    상기 활성층 위에 p형 반도체층이 형성되는 단계; 및
    상기 p형 반도체층의 표면에 나노 크기의 미세요철 구조물이 형성되는 단계를 포함하는 질화물 반도체 발광소자 제조 방법.
  8. 제7항에 있어서, 상기 미세요철 구조물이 형성되는 단계는
    상기 p형 반도체층 위에 제1마스크층이 형성되는 단계;
    상기 제1마스크층 위에 제2마스크층이 형성되는 단계;
    상기 제2마스크층이 열처리 공정에 의하여 클러스터 형태로 처리되는 단계;
    상기 제1마스크층이 식각되는 단계; 및
    상기 p형 반도체층이 상기 제1마스크층의 식각 영역에서 재성장됨으로써 상기 미세요철 구조물이 형성되는 단계를 포함하는 질화물 반도체 발광소자 제조 방법.
  9. 제8항에 있어서, 상기 제1마스크층이 식각되는 단계는
    상기 제1마스크층이 식각된 후, 상기 제2마스크층이 제거되는 단계를 포함하는 질화물 반도체 발광소자 제조 방법.
  10. 제8항에 있어서, 상기 제1마스크층은
    규소 산화물(SiO2) 또는 규소 질화물(Si3N4)인 질화물 반도체 발광소자 제조 방법.
  11. 제8항에 있어서, 상기 제1마스크층은
    100~2000nm 두께로 형성되는 질화물 반도체 발광소자 제조 방법.
  12. 제8항에 있어서, 상기 제2마스크층은
    전자빔 증착기, 열 증착기, 또는 스퍼터 등의 금속 박막 장비중 어느 하나의 장비로 증착되는 질화물 반도체 발광소자 제조 방법.
  13. 제8항에 있어서, 상기 제2마스크층은
    Ag, Cr, Ni, Au, Pt 중 하나 또는 둘 이상 조합에 의해 형성되는 질화물 반도체 발광소자 제조 방법.
  14. 제8항에 있어서, 상기 제2마스크층은
    5~50nm 두께로 형성되는 질화물 반도체 발광소자 제조 방법.
  15. 제8항에 있어서, 상기 제2마스크층이 클러스터 형태로 처리되는 단계는
    상기 제2마스크층이 열처리 공정에 의해 200~800nm 크기의 클러스터로 형성되는 단계인 질화물 반도체 발광소자 제조 방법.
  16. 제8항에 있어서, 상기 제1마스크층은
    건식 식각법 또는 반응성 이온 식각법으로 식각되는 질화물 반도체 발광소자 제조 방법.
  17. 제7항에 있어서, 상기 미세요철 구조물의 지름은
    100~1000nm인 질화물 반도체 발광소자 제조 방법.
  18. 제7항에 있어서, 상기 미세요철 구조물의 높이는
    100~600nm인 질화물 반도체 발광소자 제조 방법.
  19. 제7항에 있어서, 상기 미세요철 구조물은
    원통형, 렌즈형, 원뿔형 형태 중 어느 하나 이상의 형태로 형성되는 질화물 반도체 발광소자 제조 방법.
  20. 제7항에 있어서,
    상기 미세요철 구조물 위로 투명전극층이 형성되는 단계를 포함하는 질화물 반도체 발광소자 제조 방법.
  21. 제8항에 있어서, 상기 제2마스크층이 클러스터 형태로 처리되는 단계는
    상기 제2마스크층의 두께, 열처리 온도, 열처리 시간, 상기 제1마스크층의 두께 중 하나 이상의 공정 요인에 의하여 상기 클러스터 형태가 조절되는 질화물 반도체 발광소자 제조 방법.
KR20070063774A 2007-06-27 2007-06-27 질화물 반도체 발광소자 및 그 제조방법 KR100887856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070063774A KR100887856B1 (ko) 2007-06-27 2007-06-27 질화물 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070063774A KR100887856B1 (ko) 2007-06-27 2007-06-27 질화물 반도체 발광소자 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128353A Division KR20090009176A (ko) 2008-12-17 2008-12-17 질화물 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20080114323A true KR20080114323A (ko) 2008-12-31
KR100887856B1 KR100887856B1 (ko) 2009-03-09

Family

ID=40371437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070063774A KR100887856B1 (ko) 2007-06-27 2007-06-27 질화물 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100887856B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20140108276A (ko) * 2011-12-12 2014-09-05 센서 일렉트로닉 테크놀로지, 인크 자외선 반사성 접촉부

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964811B1 (ko) 2008-09-29 2010-06-22 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
KR101067296B1 (ko) 2009-06-02 2011-09-23 주식회사 세미콘라이트 질화물계 발광소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836687B2 (ja) * 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
KR100568298B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
KR100616591B1 (ko) * 2004-06-25 2006-08-28 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101154744B1 (ko) * 2005-08-01 2012-06-08 엘지이노텍 주식회사 질화물 발광 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20140108276A (ko) * 2011-12-12 2014-09-05 센서 일렉트로닉 테크놀로지, 인크 자외선 반사성 접촉부

Also Published As

Publication number Publication date
KR100887856B1 (ko) 2009-03-09

Similar Documents

Publication Publication Date Title
KR100828873B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI647335B (zh) 利用化學腐蝕的方法剝離生長襯底的方法
US8735867B2 (en) Group III nitride nanorod light emitting device
US20100019263A1 (en) Rough structure of optoelectronic device and fabrication thereof
KR20110040676A (ko) 나노로드 발광 다이오드 및 이의 제조방법
JP2007227938A (ja) 窒化物系半導体発光素子及びその製造方法
JP2017504221A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
TWI438926B (zh) 製造半導體發光裝置的方法
TWI617045B (zh) 具有奈米柱之發光元件及其製造方法
US20220336695A1 (en) Laser diodes, leds, and silicon integrated sensors on patterned substrates
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
KR101737981B1 (ko) 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법
Huang et al. Efficiency Improvement of GaN-Based LEDs With a $\hbox {SiO} _ {2} $ Nanorod Array and a Patterned Sapphire Substrate
JP2006339427A (ja) 窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法、窒化物半導体発光ダイオード用エピタキシャルウエハ、及び窒化物半導体発光ダイオード
KR100887856B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN103811614B (zh) 具有异质材料结构的发光元件及其制造方法
KR100794121B1 (ko) 발광 다이오드
KR101097888B1 (ko) 질화물계 반도체 발광 소자 및 기판 제조 방법
KR20090030819A (ko) 반도체 발광소자 및 그 제조방법
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR20090009176A (ko) 질화물 반도체 발광소자
KR101613557B1 (ko) 질화물 반도체 소자 및 그 제조방법
TWI443864B (zh) Fabrication of crystalline structure
US20120241754A1 (en) Light emitting diode and method of manufacturing thereof
KR102128835B1 (ko) 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee