KR100964811B1 - 3족 질화물 반도체 발광소자를 제조하는 방법 - Google Patents

Abstract

본 개시는 제2 질화물 반도체층에, 제2 질화물 반도체층의 Ga과 반응하여 갈라이드를 형성하는 물질 층을 형성하는 제1 단계; 제2 질화물 반도체층과 물질 층 사이에 갈라이드를 형성하는 제2 단계; 갈라이드를 제거하여, 제2 질화물 반도체층에 활성층에서 생성된 빛을 스캐터링하는 거친 표면을 형성하는 제3 단계; 그리고, 거친 표면에 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다.

질화물, 반도체, 발광소자, 갈라이드, 전극, 스캐터링, Pd, 활성층

Description

3족 질화물 반도체 발광소자를 제조하는 방법{METHOD OF MANUFACTURING Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것으로, 특히 포토 공정없이 질화물 반도체층에 스캐터링을 위한 거친 표면을 형성한 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다. 여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides backgound informaton related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되 며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 질화물 반도체층(300)의 일부로 보아도 좋다.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.

한편, n형 질화물 반도체층(300)이나 p형 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.

도 2는 미국특허공보 제3,739,217호에 기재된 발광소자를 나타내는 도면으로서, 발광소자에 에칭을 통해 거친 표면(501)을 형성하여, 거친 표면(501)을 통해 활성층(400)으로부터 발생한 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 기재되어 있다.

도 3은 미국특허 제6,441,403호에 기재된 발광소자를 나타내는 도면으로서, 에칭을 통해 거친 표면(501)을 형성하는 경우에 발광소자에 발생하는 문제점(추가의 공정, 에칭에 따른 발광소자의 손상 등)을 지적하면서, p형 질화물 반도체층(500)의 성장 과정에서 성장 조건(예: 온도, V/III ratio)을 변경함으로써 추가의 공정없이, p형 질화물 반도체층(500)에 V형 피트(pit)로 이루어진 거친 표면(501)을 형성하는 기술이 기재되어 있다. 이때, 거친 표면(501)은 p형 질화물 반도체층의 일반적 성장 온도(예: 1000℃)보다 낮은 온도(예: 800℃)에서 p형 질화물 반도체층을 성장시킴으로써 형성될 수 있다.

도 4는 미국특허 제7,153,713호에 기재된 발광소자를 나타내는 도면으로서, 도 3에 도시된 V형 피트로 이루어진 거친 표면의 경우에 V형 피트가 복수개의 질화물 반도체층 내에 형성된 쓰레딩 디스로케이션(401; Threading Dislocation)과 관련되며, 쓰레딩 디스로케이션(401)이 활성층(400) 아래로 이어지므로, 이를 통해 전류가 누설될 수 있는 문제점을 지적하면서, 성정 과정에서 p헝 질화물 반도체층(500)에 힐락(Hillock) 타입의 거친 표면(501)을 형성하는 기술이 기재되어 있다.

도 5는 미국공개특허공보 제2007-065959호에 기재된 발광소자를 나타내는 도면으로서, 활성층(400)을 보호하기 위하여 p형 질화물 반도체층(500)에 형성된 V형 피트(502)에 SiO₂와 같은 물질을 이용해 보호막(503)을 형성한 다음, p측 전극(600) 과 p측 본딩 패드(700)를 형성한 기술이 기재되어 있다.

도 6은 한국공개특허공보 제2005-092575호에 기재된 발광소자를 나타내는 도면으로서, 기판이 제거된 n형 질화물 반도체층(300)에 n측 전극(800)이 형성되어 있으며, 활성층(400)을 기준으로 n형 질화물 반도체층(300)의 반대측에 p형 질화물 반도체층(500)과 p측 전극(600)이 형성되어 있고, n형 질화물 반도체층(300)에 거친 표면(301)이 형성되어 있다.

도 7은 미국공개특허공보 제2007-023775호에 기재된 발광소자를 나타내는 도면으로서, 동종 기판인 GaN으로 된 기판(100) 위에, n형 질화물 반도체층(300), 활성층(400), p형 질화물 반도체층(500) 그리고 p측 전극(600)이 형성되어 있으며, 반대측에서 기판(100)에 n측 전극(800)이 형성되어 있고, 기판(100)과 n측 전극(800)에 갈라이드(gallide) 층(801)을 구비하여 기판(100)과 n측 전극(800) 사이의 전기적 특성을 향상시킨 기술이 기재되어 있다. 갈라이드 층(801)은 Pd, Pt, Ni, Co, Rh, Ir, Fe, Ru, Os, Cu, Ag, 또는 Au와 같은 GaN과 반응성이 우수한 금속 층을 형성한 다음, 열처리(annealing)를 행함으로써 형성될 수 있다.

본 발명자는 p측 전극 또는 n측 전극 후보로 검토되는 Pd과 GaN 사이의 오믹 접촉 특성의 메커니즘을 알기 위해 다양한 온도에서 열처리를 행함으로써, 열처리 온도와 열처리 시간의 변화에 따라 GaN과 Pd의 경계면에서 Ga₂Pd₅과 Ga₅Pd으로 된 갈라이드 층이 형성되는 과정을 밝힌 바 있다(Electrochemical and Solid-State Letters, 3 (7) 335-337 (2000), Structural Evolution of Pd/GaN(0001) Films during Postannealing).

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 도전성을 가지는 제1 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지며, Ga을 함유하는 제2 질화물 반도체층; 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제2 질화물 반도체층에, 제2 질화물 반도체층의 Ga과 반응하여 갈라이드를 형성하는 물질 층을 형성하는 제1 단계; 제2 질화물 반도체층과 물질 층 사이에 갈라이드를 형성하는 제2 단계; 갈라이드를 제거하여, 제2 질화물 반도체층에 활성층에서 생성된 빛을 스캐터링하는 거친 표면을 형성하는 제3 단계; 그리고, 거친 표면에 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다. 여기서, 제2 질화물 반도체층은 p형 또는 n형의 도전성을 가질 수 있으며, 제2 질화물 반도체층은 기판을 구성할 수도 있다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 8은 본 개시에 따라 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저 Ga을 포함하는 3족 질화물 반도체층(10) 위에 열처리(annealing)시 반응성이 좋은 물질(예: Pd) 층(20)을 형성한다.

이 물질은 3족 질화물 반도체층(10)의 Ga과 결합하여 갈라이드(Gallide)를 형성하는 것으로, 대표적으로 1성분계 금속 체계로서 Pd을 예로 들 수 있으며, 이외에도 Pt, Ni, Co, Rh, Ir, Fe, Ru, Os, Cu, Ag, 또는 Au 등을 사용할 수 있다. 다성분계 금속 체계로서 Ni/Au, Pd/Au를 예를 들 수 있으며, 다성분계 금속 체계를 사용하는 경우에 반응 촉매 원리를 이용하여 반응 온도를 낮출 수 있다. Ni의 경우 독립적으로 Ni로 존재할 때 보다, Au에 고용되어 있을 때 활성화되어 반응도가 증가하게 된다. 따라서 3족 질화물 반도체층(10) 위에 Ni/Au 금속체계를 증착한 후 불활성 분위기에서 열처리하면 가열 중 Ni이 Au에 고용되면서 활성화되어 Ni이 Ga과 반응하는 과정이 더욱 활발하게 된다. 따라서 다성분계 금속 체계를 이용하는 경우에, 표면의 거칠기를 심화하는 한편, 반응 시간을 줄이거나, 반응에 따른 3족 질화물 반도체층의 손상을 줄일 수 있게 된다.

물질 층(20)의 두께는 일반적으로 500nm 이하면, 발광소자 내부의 빛을 외부로 취출하는데 이용되는 거친 표면을 형성하는데 충분하나, 더 두껍게 하여 반응을 심화시킬 수도 있다. 그러나 지나치게 두꺼운 것(예: 1um)은 반응에 참여하지 않는 낭비되는 부분으로 남게되므로 필요에 따라 조절하여야 한다. 한편 물질 층(20)의 두께가 10nm 이하로 되면 반응량이 부족하여, 발광소자 내부의 빛을 스캐터링하는 기능을 충분히 발휘하기에 부족할 수 있다.

다음으로, 열처리를 행하여 3족 질화물 반도체층(10)과 물질 층(20) 사이에 갈라이드 층(30; Gallide)을 형성한다.

열처리 온도는 일반적으로 400~800℃를 추천하고, 촉매 금속 구조에서는 400℃ 이하의 낮은 온도에서도 반응을 유도할 수 있을 것으로 기대된다. 한편 높은 열처리 온도는 반응시간을 줄일 수 있는 장점이 있으나 3족 질화물 반도체층(10)의 열화가 발생할 수 있으므로 주의해야 한다.

열처리 시간은 일반적으로 0.5~60분을 추천하고, 높은 열처리 온도에서는 짧은 시간에 그리고 낮은 열처리 온도에서는 긴 시간이 요구된다.

반응 분위기는 N₂를 포함하는 불활성 분위기가 좋으나, 물질에 따라 산소가 포함되어도 문제가 없을 수 있다. 물질/반도체 계면 반응이 중요하므로 반응 분위기의 영향은 크지 않을 수 있다. 한편 Ni 등의 산화물이 포함되면 산소가 포함된 분위기의 영향은 커진다.

다음으로, 갈라이드 층(30)을 제거하여, 3족 질화물 반도체층(10)에 거친 표 면(11)을 형성한다. 거친 표면(11)은 열처리에 의해 3족 질화물 반도체층(10)에 형성된 갈라이드 층(20)을 제거하는 것 자체에 의해 형성된다. 필요에 따라 추가의 에칭이 행해질 수 있다. 갈라이드 층(30) 및 물질 층(20; 물질 층(20)이 두껍게 형성되거나 물질 층(20)이 일부 남도록 열처리의 조건이 설정되는 경우에 남아 있는 물질 층(20)도 제거되어야 한다.)의 제거에는 왕수(Aqua Regia)를 사용할 수 있다. 일반적으로 왕수는 질산:염산=1:3인데, 질산과 염산의 혼합비는 필요에 따라 폭 넓게 조절할 수 있고, 이와 연관되어 에칭 시간도 변동 가능하다.

마지막으로, 3족 질화물 반도체층(10) 위에 전극(40)을 형성한다. 바람직하게는 ITO(In Tin Oxide)와 같은 TCO(Tranparent Conductive Oxide)가 사용된다. ITO를 이용함으로써 빛의 높은 투과도를 유지할 수 있으며, 3족 질화물 반도체층(10)과 ITO로 된 전극(40) 사이의 접촉성 향상은 3족 질화물 반도체층(10)에 형성된 거친 표면(11)에 의해 확보된 넓혀진 접촉 면적에 의해 보장될 수 있다. 한편 본 발명자는 배경기술에서 언급한 논문(Electrochemical and Solid-State Letters, 3 (7) 335-337 (2000), Structural Evolution of Pd/GaN(0001) Films during Postannealing)에서 Pd과 GaN 사이의 오믹 특성이 이들 사이에 형성되는 갈라이드에 의해 영향을 받는다는 점을 밝힌 바 있으며, 본 개시에 따른 3족 질화물 반도체 발광소자에서 3족 질화물 반도체층(30)과 전극(40) 사이의 접촉성은 갈라이드 층(30)을 제거함으로써 형성된 거친 표면(11)에 의해 보장된다.

이하, 본 개시에 따라 50nm 정도의 높낮이를 가지는 거친 표면(11)을 형성하는 방법의 일 예를 설명한다.

먼저, Mg이 도핑된 p형 GaN을 준비한다. 이러한 p형 GaN의 형성은 당업자에게 자명한 것이다.

다음으로, Pd의 증착을 위한 준비를 마친 다음, 200nm 두께의 Pd을 p형 GaN 위에 증착한다.

다음으로, Pd이 증착된 p형 GaN을 600℃ 온도에서, 0.5시간 동안, N₂ 분위기에서 열처리하여 Pd과 Ga 사이에 갈라이드를 형성한다. 열처리를 RTA(Rapid Thermal Annealing) 노(Furnace)에서 할 수도 있지만, RTA는 일반적으로 시간이 짧은 대신 높은 온도에서 처리하는데 적합하기 때문에, 증착 메탈과 GaN 층의 반응이 진행되는 시간은 부족하고 높은 온도는 소자의 다른 층에 열적인 손상을 줄 수 있다는 단점이 있다. 따라서 열처리 로에서 진행하는 것이 유리하다.

다음으로, 왕수로 10분 동안 에칭하여 반응물인 갈라이드를 제거한다.

마지막으로, ITO 투광성 전극을 형성하여, 발광소자를 형성한다. 발광소자에서 발생한 빛이 거칠어진 표면을 통해 외부로 빠져나가는 것을 더욱 쉽게 하기 위해서는 빛이 지나는 물질간의 굴절률 차이가 작아서 빛이 반사되지 않고 투과될 수 있도록 해야 한다. 이러한 원리로 굴절률 2.0 정도의 ITO를 200nm 증착시키고, 그 위에 굴절률 1.7 정도의 Al₂O₃를 90nm 증착키면 더욱 효과적이다.

도 9는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 사파이어 기판(100), 사파이어 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체 층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되며, p형으로 도핑된 3족 질화물 반도체층(10), 3족 질화물 반도체층(10) 위에 형성되는 전극(40), 전극(40) 위에 형성되는 p측 본딩 패드(700), 그리고 3족 질화물 반도체층(10)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800)을 포함한다. 도 1에 도시된 종래의 3족 질화물 반도체 발광소자와 달리 3족 질화물 반도체층(10)에 거친 표면(11)이 형성되어 있으며, 이를 통해 활성층(400)에서 생성된 빛을 효과적으로 외부로 방출할 수 있게 된다. 또한 거친 표면(11)의 형성은 포토리소그라피 공정을 필요로 하지 않으며, 질화물 반도체층을 제거하는 것이 아니라 갈라이드 층(30; 도 8 참조)을 제거하므로 활성층(400)에 손상을 주지 않으면서 가능하다.

도 10은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 n형으로 도핑된 3족 질화물 반도체층(10), 활성층(400), p형 3족 질화물 반도체층(500) 그리고 p측 전극(600)을 순차로 포함한다. 도 1에 도시된 종래의 3족 질화물 반도체 발광소자와 달리 기판이 제거되고, 3족 질화물 반도체층(10)에 거친 표면(11)이 형성되어 있으며, 거친 표면(11)을 전극(40)이 덮고 있고, 그 위에 n측 전극(800)이 형성되어 있다.

도 11은 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 n형 질화물 반도체층(300), 활성층(400), p형 질화물 반도체층(500) 그리고 p측 전극(600)을 순차로 포함한다. 도 10에 도시된 3족 질화물 반도체 발광소자와 달리, 동종기판인 3족 질화물 반도체 층(10)에 거친 표면(11)이 형성되어 있으며, 거친 표면(11)을 전극(40)이 덮고 있고, 그 위에 n측 전극(800)이 형성되어 있다.

본 개시에 따른 하나의 3족 질화물 반도체 발광소자를 제조하는 방법에 의하면, 활성층에서 생성된 빛을 스캐터링하는 거친 표면을 구비함으로써, 발광소자의 외부양자효율을 높일 수 있게 된다.

본 개시에 따른 다른 하나의 3족 질화물 반도체 발광소자를 제조하는 방법에 의하면, 포토리소그라피 공정없이 빛을 스캐터링하는 거친 표면을 형성할 수 있게 된다.

본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자를 제조하는 방법에 의하면, 건식 식각 및/또는 습식 식각을 이용하여 직접 질화물 반도체층을 제거하여 거친 표면을 형성할 때의 문제점(활성층이 손상될 수 있음)과 성장 중에 거친 표면을 형성할 때의 문제점(전류 누설 등)을 해소할 수 있게 된다.

본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자를 제조하는 방법에 의하면, 종래에 주로 p형 질화물 반도체층 측에 거친 표면을 형성하였으나, 손쉽게 n형 질화물 반도체층 또는 n형 질화물 반도체로 된 기판에 거친 표면을 형성할 수 있게 된다.

본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자를 제조하는 방법에 의하며, 다성분계 금속 체계를 이용하여 거친 표면을 형성함으로써, 거친 표면 형성에 따른 발광소자의 손상을 줄이는 한편, 거친 표면의 정도를 높이고, 반응 시간을 줄일 수 있게 된다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 미국특허공보 제3,739,217호에 기재된 발광소자를 나타내는 도면,

도 3은 미국특허 제6,441,403호에 기재된 발광소자를 나타내는 도면,

도 4는 미국특허 제7,153,713호에 기재된 발광소자를 나타내는 도면,

도 5는 미국공개특허공보 제2007-065959호에 기재된 발광소자를 나타내는 도면,

도 6은 한국공개특허공보 제2005-092575호에 기재된 발광소자를 나타내는 도면,

도 7은 미국공개특허공보 제2007-023775호에 기재된 발광소자를 나타내는 도면,

도 8은 본 개시에 따라 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,

도 9는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 10은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면,

도 11은 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면.

Claims (11)

1. 제1 도전성을 가지는 제1 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지며, Ga을 함유하는 제2 질화물 반도체층; 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서,

   제2 질화물 반도체층에, 제2 질화물 반도체층의 Ga과 반응하여 갈라이드를 형성하는 물질 층을 형성하는 제1 단계;

   제2 질화물 반도체층과 물질 층 사이에 갈라이드를 형성하는 제2 단계;

   갈라이드를 제거하여, 제2 질화물 반도체층에 활성층에서 생성된 빛을 스캐터링하는 거친 표면을 형성하는 제3 단계; 그리고,

   거친 표면에 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
2. 청구항 1에 있어서,

   제4 단계에서, 거친 표면 전체에 걸쳐 ITO로 된 전극을 형성하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
3. 청구항 1에 있어서,

   제1 단계에서, 금속으로 된 물질 층을 형성하는 것을 특징으로 하는 3족 질 화물 반도체 발광소자를 제조하는 방법.
4. 청구항 3에 있어서,

   물질 층은 1성분계 금속 체계로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
5. 청구항 4에 있어서,

   금속은 Pd으로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
6. 청구항 3에 있어서,

   물질 층은 다성분계 금속 체계로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
7. 청구항 6에 있어서,

   다성분계 금속 체계는 Au를 포함한느 것을 특징으로 하는 3족 질화물 반데츠 발광소자를 제조하는 방법.
8. 청구항 1에 있어서,

   제2 질화물 반도체층은 p형으로 도핑되는 것을 특징으로 하는 3족 질화물 반 도체 발광소자를 제조하는 방법.
9. 청구항 1에 있어서,

   제2 질화물 반도체층은 n형으로 도핑되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
10. 청구항 1에 있어서,

    제2 질화물 반도체층은 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
11. 청구항 1에 있어서,

    전극보다 낮은 굴절률을 가지는 추가의 전극을 형성하는 제5 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.

Images