KR20080070742A - 질화갈륨계 화합물 반도체 발광소자 - Google Patents

질화갈륨계 화합물 반도체 발광소자 Download PDF

Info

Publication number
KR20080070742A
KR20080070742A KR1020087014148A KR20087014148A KR20080070742A KR 20080070742 A KR20080070742 A KR 20080070742A KR 1020087014148 A KR1020087014148 A KR 1020087014148A KR 20087014148 A KR20087014148 A KR 20087014148A KR 20080070742 A KR20080070742 A KR 20080070742A
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride compound
light emitting
compound semiconductor
emitting device
Prior art date
Application number
KR1020087014148A
Other languages
English (en)
Other versions
KR101007202B1 (ko
Inventor
노리타카 무라키
히로나오 시노하라
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080070742A publication Critical patent/KR20080070742A/ko
Application granted granted Critical
Publication of KR101007202B1 publication Critical patent/KR101007202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 목적은 광취출 효율이 뛰어나고, 개구부를 갖는 정극을 구비한 질화갈륨계 화합물 반도체 발광소자를 제공하는 것이다. 본 발명의 질화갈륨계 화합물 반도체 발광소자는, 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서, 상기 정극은 개구부를 갖는 정극이고 상기 개구부에서의 p형 반도체층 표면의 적어도 일부가 구상의 입상물에서 유래하는 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자이다.
질화갈륨계 화합물 반도체 발광소자

Description

질화갈륨계 화합물 반도체 발광소자{GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LIGTH-EMITTING DEVICE}
본 발명은 질화갈륨계 화합물 반도체 발광소자에 관한 것이고, 특히 뛰어난 발광출력을 갖는 질화갈륨계 화합물 반도체 발광소자와 그 제조방법에 관한 것이다.
최근, 단파장 발광소자용의 반도체 재료로서 GaN계 화합물 반도체 재료가 주목을 받고 있다. GaN계 화합물 반도체는 사파이어 단결정을 비롯하여 여러가지 산화물 기판이나 III-V족 화합물을 기판으로 하여, 그 위에 유기 금속 기층 성장법(MOCVD법)이나 분자선 에피택시법(MBE법) 등에 의해 형성되어 있다.
또한, 발광소자의 외부 양자 효율은 광취출 효율과 내부 양자 효율을 곱한 것으로서 표시된다. 내부 양자 효율이란 소자에 주입한 전류의 에너지 중 광으로 변환되는 비율이다. 한편, 광취출 효율이란 반도체 결정 내부에서 발생한 광 중 외부로 취출할 수 있는 비율이다.
발광소자의 내부 양자 효율에 있어서는, 결정 상태의 개선이나 구조의 검토에 의해 70~80% 정도까지 향상하고 있다고 말해지고, 주입 전류량에 대하여 충분한 효과가 얻어지고 있다.
그러나, GaN계 화합물 반도체 뿐만 아니라 발광 다이오드(LED)에 있어서는, 일반적으로 주입 전류에 대한 광취출 효율이 대체로 낮아서 주입 전류에 대한 내부 발광을 충분히 외부로 취출하고 있다고는 말하기 어렵다.
발광 취출 효율이 낮은 것은 발광층으로 발광한 광이 LED 구조 내의 결정 재질에 의해 반사·흡수를 반복하고, 스넬의 법칙에 의한 경우의 임계각 이상의 반사에 있어서는 광이 외부로 취출될 수 없는 확률이 높은 것이 원인이다.
이 광취출 효율을 향상시키기 위해서 발광 취출면을 요철 가공하여 광의 취출면에 다양한 각도를 형성하여 광의 취출 효율을 향상시키는 기술이 제안되어 있다(예를 들면, 일본특허공개 2003-218383호 공보 및 일본특허공개 2005-64113호 공보 참조).
그러나, 이 제안된 기술로 제조된 표면의 요철 가공에 있어서는 요철의 형상이 평면 또는 각추 구조로 형성되어 LED 패키지로서 형성될 때의 수지 재료가 점도에 따라서는 요철 가공된 전체 영역에 스며들지 않아서, 기대된 요철 가공에 의한 광취출의 효과 또는 수지 굴절률에 따른 광취출 효과가 충분히 얻어지지 않고, 수지를 요철 가공면에 완전히 밀착시키기 위해서는 수지 주입 후 압력을 변화시키는 등 공정상 번잡해진다고 하는 문제가 있다.
또한, 요철 가공을 시행하기 위한 방법에 있어서는 요철 마스크 패터닝 방법 등이 요구되므로, 공정상 번잡한 순서를 밟을 필요가 있어 제조상의 문제도 있다.
한편, GaN계 화합물 반도체 재료의 특성으로서 가로방향으로의 전류 확산이 작은 경우가 있다. 그 때문에, 전극 바로 아래의 반도체에만 전류가 주입되지 않아서, 발광층에서 발광한 광이 전극에 차단되어 외부로 취출되지 않는다. 여기에서, 이 계의 발광소자에서는 통상 정극으로서 투광성 전극이 사용되고 투광성 정극을 통해서 광이 취출된다.
종래의 투광성 정극은 Ni나 Co의 산화물과 콘택트 금속으로서 Au 등을 조합시킨 층구조이었다. 최근에는 ITO 등 보다 도전성 높은 산화물을 사용함으로써, 콘택트 금속의 막두께를 매우 얇게 하여 투광성을 높인 층구조가 정극으로서 채용되어 발광층으로부터의 광을 효율 좋게 외부로 취출하는 것이 행해지고 있다.
또한, 정극의 형상을 개구부를 갖는 형상, 예를 들면 격자상으로 하여 그 개구부로부터 발광을 취출하는 구조가 제안되어 있다(예를 들면, 일본특허공개 2004-179491호 공보 참조). 그러나, 이 방법에서는 발광이 취출되는 부분이 정극 주연 부분에 한정되어 개구부의 중앙 부분으로부터는 발광이 취출되지 않아 양호한 광취출 효율이 얻어지지 않는 것이 현실이다.
본 발명의 목적은 종래 기술의 상술한 문제점을 해결하고, 광취출 효율이 뛰어난 개구부를 갖는 정극을 구비한 질화갈륨계 화합물 반도체 발광소자 및 그 제조방법을 제공하는 것이다.
본 발명은 이하의 발명을 제공한다.
1. 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서, 상기 정극은 개구부를 갖는 정극이고, 상기 개구부에서의 p형 반도체층 표면의 적어도 일부가 구상의 입상물에서 유래하는 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
2. 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서, 상기 정극은 개구부를 갖는 정극이고, 상기 개구부에 있어서의 p형 반도체층 표면의 적어도 일부는 선단부가 반구상의 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
3. 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서, 상기 정극은 개구부를 갖는 정극이고, 상기 개구부에 있어서의 p형 반도체층 표면의 적어도 일부는 선단부가 곡면으로 구성된 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
4. 개구부를 갖는 정극이 격자상 또는 빗형상인 상기 1~3 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
5. 격자의 잔교 또는 빗살의 폭이 1μ~50μ인 상기 4 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
6. 격자의 잔교 또는 빗살의 거리가 1μ~50μ인 상기 4 또는 5 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
7. 요철면에 있어서의 볼록부(입상물)의 직경이 0.01~3㎛인 상기 1~6 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
8. 요철면의 상단의 높이가 부극 형성면으로부터 0.1~2㎛인 상기 1~7 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
9. 요철면의 상단의 높이가 p형 반도체층 표면과 동등한 높이인 상기 8 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
10. 요철면에 있어서의 볼록부의 높이가 0.01~1㎛인 상기 1~9 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
1l. 요철면에 있어서의 볼록부(입상물)의 밀도가 1×105개/mm2~1×108개/mm2인 상기 1~10 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
12. 요철면이 발광소자의 주위에도 존재하는 상기 1~11 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
13. 요철면이 정극과 부극 사이에도 존재하는 상기 1~12 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자.
14. 하기 (1)~(4)의 공정을 포함하여 이루어진 질화갈륨계 화합물 반도체 발광소자의 제조방법.
(1) 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 적층하는 공정.
(2) 상기 p형 반도체층 상에 개구부를 갖는 정극을 형성하는 공정.
(3) 상기 개구부에 있어서의 p형 반도체층 상에 금속 미립자로 이루어진 마스크를 형성하는 공정.
(4) 상기 마스크 상에서 질화갈륨계 화합물반도체를 드라이 에칭하는 공정.
15. 공정(3)이 p형 반도체층 상에 금속 박막을 형성하는 공정 및 그 후의 열처리 공정으로 이루어진 상기 14 항에 기재된 질화갈륨계 화합물 반도체 발광소자의 제조방법.
16. 금속 미립자가 Ni, Au, Sn 및 Ge로 이루어진 군에서 선택되는 금속 또는 적어도 이들 금속 중 1종을 함유하는 저융점 합금인 상기 14 또는 15 항에 기재된 질화갈륨계 화합물 반도체 발광소자의 제조방법.
17. 상기 14~16 항 중 어느 한 항에 기재된 제조방법에 의해 제조된 질화갈륨계 화합물 반도체 발광소자.
18. 상기 1~13 및 17 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자로 이루어진 램프.
19. 상기 18 항에 기재된 램프가 조립되어 있는 전자기기.
20. 상기 19 항에 기재된 전자기기가 조립되어 있는 기계장치.
개구부를 갖는 정극을 구비한 질화갈륨계 화합물 반도체 발광소자에 있어서, 상기 개구부에 있어서의 p형 반도체층의 표면에 특정 형상의 요철 가공을 실시하는 것을 골자로 하는 본 발명에 따르면, 상기 개구부 전체로부터 발광이 취출되어 양호한 광취출 효율을 갖는 질화갈륨계 화합물 반도체 발광소자가 얻어진다. 또한, 발광소자를 램프로 가공할 때에 수지 스며듬 불량이 저감하여, 수지 굴절률에 따른 집광성이 높은 램프를 형성할 수 있다.
또한, 본 발명의 요철 가공 방법은 고도의 마스크 패터닝 공정 등이 불필요하여 간편하게 염가로 요철 가공 영역을 형성하는 것이 가능하다. 또한, 저융점의 금속미립자로 이루어진 마스크를 사용하는 요철 가공은 금속 막두께 및 열처리 온도의 조절로 요철 형상을 임의로 변화시키는 것이 가능해서, LED의 발광 파장(본 발명의 질화갈륨계 화합물 반도체 발광소자의 경우 350nm~600nm)에 따른 최적의 광취출 형상을 형성하는 것이 가능해 진다.
도 1은 본 발명의 질화갈륨계 화합물 반도체 발광소자의 일례의 단면을 모식적으로 나타낸 도면이다.
도 2는 개구부를 갖는 정극의 일례를 나타낸 도면이다.
도 3은 개구부를 갖는 정극의 다른 일례를 나타낸 도면이다.
도 4는 개구부를 갖는 정극의 또 다른 일례를 나타낸 도면이다.
도 5는 실시예 1에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 요철 가공 영역의 표면 SEM 사진(배율: 1만 5천배)이다.
도 6은 실시예 1에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 요철 가공 영역의 단면 SEM 사진(배율: 2만배)이다.
도 7은 종래의 질화갈륨계 화합물 반도체 발광소자의 발광소자 네 둘레부의 단면 SEM 사진이다.
도 8은 실시예 1에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 단면을 모식적으로 나타낸 도면이다.
도 9는 실시예 1에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 평면을 모식적으로 나타낸 도면이다.
발광소자의 발광효율은 광취출 효율과 내부 양자 효율을 곱한 것으로서 표현된다. 내부 양자 효율이란, 소자에 주입한 전류의 에너지 중 광으로 변환되는 비율이다. 한편, 광취출 효율이란, 반도체 결정 내부에서 발생한 광 중 외부로 취출할 수 있는 비율이다.
본 발명은 p형 반도체층 상에 개구부를 갖는 정극을 구비한 질화갈륨계 화합물 반도체 발광소자의 상기 개구부에 있어서의 p형 반도체층의 표면에 특정 형상의 요철 가공을 실시함으로써 취출 효율을 향상시킨 것이다.
도 1은 본 발명의 질화갈륨계 화합물 반도체 발광소자의 단면을 모식적으로 나타낸 도면이다. 도면 중, 1은 기판, 2는 버퍼층, 3은 n형 반도체층, 4는 발광층, 5는 p형 반도체층이다. 발광층(4) 및 p형 반도체층(5)의 일부가 에칭 제거되어 n형 반도체층(3)의 일부가 노출되어 있고, 남겨진 p형 반도체층(5) 상에 정극(10)이, 노출된 n형 반도체층(3) 상에 부극(9)이 각각 형성되어 있다. 11은 정극 본딩 패드이다. 정극(10)은 개구부(12)를 갖고 있고, p형 반도체층의 상기 개구부(12)에서의 부분은 그 표면에 특정 형상의 요철 가공이 실시된 요철 가공 영역이다.
본 발명에 있어서 정극은 개구부를 갖고 있다. 정극의 형상은 개구부를 갖고 있기만 하면 별도로 제한은 없지만, 예를 들면 도 2에 나타낸 바와 같은 격자상, 도 3에 나타낸 바와 같은 빗형상 및 도 4에 나타낸 바와 같은 원형의 구멍이 지그 재그상으로 뚫린 형상 등이 열거된다.
격자상 및 빗형상의 경우, 격자 잔교 및 빗살(도 2 및 3 중의 A)의 폭(도 2 및 3 중의 a)은 1~50㎛가 바람직하고, 2~30㎛가 더욱 바람직하고, 3~15㎛가 특히 바람직하다. 1㎛ 미만에서는 정극 내에서의 전류의 가로방향 확장이 손상되고, 또한 광의 취출량으로부터도 바람직하지 않고, 50㎛를 초과하면 광의 취출 면적이 감소하므로 바람직하지 않다. 격자 잔교 및 빗살의 간격(도 2 및 3 중 b)은 1~50㎛가 바람직하고, 2~30㎛가 더욱 바람직하고, 3~20㎛가 특히 바람직하다. 1㎛ 미만에서는 광의 취출 면적이 감소하므로 바람직하지 않고, 50㎛를 초과하면 개구부 중앙에서의 발광이 감소하므로 바람직하지 않다. 또한, 격자 잔교 및 빗살의 폭은 격자의 잔교 및 빗살의 간격의 1.1~1.3배 정도가 바람직하다.
정극 재료로서는 Au, Ni, Co, Cu, Pd, Pt, Rh, Os, Ir 및 Ru 등의 금속을 사용할 수 있다. 또한, ITO, NiO 및 CoO 등의 투광성의 도전성 금속 산화물을 사용할 수도 있다. 투광성 도전성 금속 산화물을 사용하는 형태로서는 덩어리로서 상기 금속막 중에 포함해도 좋고, 층상으로서 상기 금속막과 중첩하여 형성해도 좋다. 물론, 투광성의 도전성 금속 산화물을 단독으로 사용할 수도 있다. 이들 중에서도 ITO는 투광성이 뛰어나고 또한 도전성도 높으므로 바람직하다.
정극의 두께는 사용하는 재료에 따라 다르지만, 일반적으로 10~1000nm가 바람직하다. 예를 들면, ITO의 경우는 발광 파장을 양호하게 투과시키는 두께인 100~800nm가 바람직하고, 더욱 바람직하게는 200~500nm이다.
정극의 성막은 진공증착법 및 스퍼터링법 등 이 기술분야에서 잘 알려진 관 용의 수단으로 행할 수 있다. 또한, 개구부를 형성한 형상으로 성막하기 위해서는 이 기술분야에서 잘 알려진 포토리소그래피 기술 및 리프트 오프 기술을 이용해서 행할 수 있다. 정극을 형성한 후에 합금화나 투명화를 목적으로 한 열 아닐링을 실시하는 경우도 있지만 실시하지 않아도 상관없다.
정극에는 통상 전류를 흘려보내기 위한 와이어를 접속하는 본딩 패드부가 형성된다. 본딩 패드부는 Au, Al, Ni, Ti 및 Cu 등의 재료를 사용한 각종 구조가 주지되어 있고, 이들 주지의 재료 및 구조의 것을 아무 제한없이 이용할 수 있다. 또한, 두께는 100~1000nm가 바람직하다. 본딩 패드의 특성상 두꺼운 쪽이 본딩성이 높기 때문에 300nm 이상이 바람직하다. 또한, 제조 비용의 관점에서 500nm 이하가 바람직하다.
정극의 개구부(12)에 있어서의 p형 반도체층의 요철 가공 영역의 표면은 그 상단의 높이가 p형 반도체층 표면과 거의 동등한 높이를 갖고, 표면은 크기가 다른 볼록상 곡면 형상을 이루고 있다. 또한, 요철 가공 부분의 표면은 독립한 구면 렌즈 형상을 형성함으로써 더욱 광취출 효율을 향상시키는 것이 가능하다.
도 5는 요철 가공 영역의 표면 SEM 사진(배율: 1만 5천배)이다. 이 도면으로부터 명확한 바와 같이, 요철 가공 영역의 요철은 구상의 입상물(도 5 중 30으로 표시함)에서 유래하고 있다. 본 발명에 있어서 구상이란 진구만을 의미하는 것이 아니라 타원구도 포함한다. 요컨대, 입상물의 외면이 실질적으로 평면을 포함하지 않는 곡면으로 구성되어 있다는 의미이다. 본 발명자 등은 정극의 개구부에 마주한 p형 반도체 노출 부분에 이러한 형상의 요철을 형성하면 광취출 효율이 향상하는 것을 발견했다.
각 입상물의 직경은 0.01~3㎛의 범위가 바람직하다. 이 범위이면 광취출 효율이 효과적으로 향상한다. 바람직하게는 0.1~1㎛의 범위이다. 또한, 입상물의 밀도는 1×105개/mm2~1×108개/mm2의 범위가 바람직하다. 이 범위이면 광취출 효율이 효과적으로 향상한다. 바람직하게는 1×106개/mm2~1×107개/mm2의 범위이다.
또한, 도 6은 수지 패키지 후의 요철 가공 영역의 단면 SEM 사진(배율: 2만배)이다. 도 6 중 41이 p형 반도체부이고 42가 수지부이다. 요철 가공 영역을 단면SEM 사진으로 보면, 상기 입상물은 절반이 p형 반도체층 중에 매립되어 있고, 선단부가 반구상의 볼록부를 형성하고 있다. 여기에서 말하는 반구란, 상술한 바와 같이 진구만을 의미하는 것이 아니라 타원구도 포함하고, 요컨대 요철면의 볼록부가 실질적으로 평면을 포함하지 않는 곡면으로 구성되어 있다는 의미이다.
단면 SEM 사진에서 관찰되는 요철 가공 영역의 각 볼록부(도 6 중 31로 표시함)의 최대부의 직경은 0.01~3㎛의 범위가 바람직하다. 이 범위이면 광취출 효율이 효과적으로 향상한다. 바람직하게는 0.1~1㎛의 범위이다. 또한, 볼록부의 높이는 0.01~3㎛의 범위가 바람직하다. 이 범위이면 광취출 효율이 효과적으로 향상한다. 바람직하게는 0.1~1㎛의 범위이다. 또한, 볼록부의 밀도는 1×105개/mm2~1×108개/mm2의 범위가 바람직하다. 이 범위이면 광취출 효율이 효과적으로 향상한다. 바람직하게는 1×106개/mm2~1×107개/mm2의 범위이다.
형성된 요철 가공면의 상단의 부극 형성면으로부터의 높이는 바람직하게는 0.1㎛~2.0㎛으로 p형 반도체 표면과 거의 같은 높이인 것이 바람직하다.
또한, 발광소자의 네 둘레 및 부극과 정극의 사이에도 상기 특정 형상의 요철면을 구비한 요철 가공 영역으로 하면, 발광소자의 네 둘레 및 부극과 정극의 사이에서도 발광이 효율좋게 취출되어 광취출 효율은 더욱 향상한다.
한편, 도 7은 종래의 질화갈륨계 화합물 반도체 발광소자의 발광소자 네 둘레부의 단면 TEM 사진이다. 발광소자 네 둘레부는 요철 가공되어 있지만 볼록부의 외주면은 대부분 평면으로 구성되어 있어, 본 발명에 있어서의 요철 가공과 형상 및 크기가 전혀 다르다.
다음으로 상기 특정 형상의 요철면을 구비한 요철 가공 영역의 형성방법에 대해서 설명한다.
본 발명에 있어서 요철 가공 영역의 형성은 해당 영역의 p형 반도체층 표면에 금속 미립자로 이루어진 마스크를 형성하고, 그 위로부터 p형 반도체층을 드라이 에칭함으로써 행할 수 있다. 금속의 선정에 있어서는 저온에서의 응집성이 양호하고 또한 구면 형상의 미립자가 얻어지는 것이 바람직하다. 이와 같은 금속으로서는, 예를 들면 Ni, Au, Sn 및 Ge로 이루어진 군에서 선택된 금속 또는 적어도 이들 금속 중 1종을 함유하는 저융점 합금이 열거된다. 이들 중에서도 AuSn 합금, AuGe 합금, AuSnNi 합금 및 AuGeNi 합금이 바람직하다. 이 중에서도 AuSn 합금을 이용하는 것이 가장 바람직하다. AuSn 합금에 있어서는, Sn 조성비가 10%~35% 정도까지는 190~420℃ 정도에서 공정화(共晶化)하는 것이 알려져 있고, 또한 이 온도를 상회하 면 일반적으로 합금층이 응집 형태를 취하는 것도 알려져 있다.
금속 미립자로 이루어진 마스크를 제조하기 위해서는 일반적으로 알려져 있는 진공 증착 장치로 우선 금속의 박막을 형성한다. 금속 박막의 두께는 50Å 이상 1000Å 이하가 바람직하다. 또한, 금속 박막의 두께 제어가 상기 범위 내에서 균일하게 가능하면 스퍼터링 장치 등을 사용해도 아무런 문제가 없다.
금속 미립자로 이루어진 마스크를 얻기 위해서는, 형성된 금속 박막을 산소를 포함하는 분위기 또는 산소가 없는 분위기 중 어느 하나에서 사용하는 금속에 따라 다르지만 일반적으로 250~600℃의 범위에서 1분 이상의 열처리를 행한다.
열처리 후의 금속의 형상은 산소를 포함하는 분위기인가 포함하지 않는 분위기인가로 형상이 크게 다르고, 발광출력을 효율 좋게 취출하기 위해서는 산소를 포함하지 않는 분위기에서의 열처리가 보다 바람직하다. 열처리 온도에 의해 처리 후의 미립자 형상을 조정할 수 있고, 취출하는 광의 발광 파장에 따라서 적절한 형상 및 밀도의 금속 미립자가 되도록 조절한다.
요철 가공 영역의 가공 후의 구상 입상물의 형상은 금속 미립자 마스크의 형상과 거의 동등한 형상을 취하기 때문에, 금속 미립자 마스크의 형상을 제어함으로써 가공 후의 구상 입상물의 형상을 제어할 수 있다. 따라서, 마스크를 구성하는 금속 미립자의 형상은 직경이 0.01~3㎛, 바람직하게는 0.1~1㎛인 구상이 바람직하다.
금속 미립자 마스크를 형성한 후, 상기 마스크 상으로부터 질화갈륨계 화합물 반도체로 이루어진 p형 반도체층을 드라이 에칭함으로써, 상기 특정 형상의 요 철면을 형성할 수 있다. 드라이 에칭에 있어서는, 일반적인 리액티브 이온 에칭(RIE) 형의 드라이 에칭을 이용하여 염소를 포함하는 가스에서 에칭한다. 또한, 열에 의한 금속 응집 형상(금속 미립자 형상)의 변화를 방지하기 위해서 기판 온도는 100℃ 이하로 유지하는 것이 바람직하다.
상기 방법은 금속의 드라이 에칭 내성을 사용하는 종래 방법과 달리, 금속 미립자 마스크의 치밀화에 의해 발생하고, 드라이 에칭에 있어서는 일반적인 마이너스 효과인 마이크로 로딩 효과를 이용하는 것에 특징이 있다. 이 방법은 경도가 높고 융점이 높은 금속을 사용하는 경우가 없고, 보다 형상 제어하기 쉬운 저융점 금속으로 구면의 요철 형상을 형성함으로써 생산성을 고려한 점에서도 매우 유리하다.
드라이 에칭에 의해 금속 미립자 마스크도 서서히 에칭되어 p형 반도체층이 소망의 요철 형상으로 에칭됨과 동시에 금속 미립자 마스크는 소실된다. 또한, 금속 미립자 마스크의 일부가 에칭 종료시에 잔존하고 있어도 상관없다. 또한, 금속 미립자 마스크의 일부가 잔존하여 있을 경우, 예를 들면 왕수(王水) 또는 질산 등의 산으로 처리하여 제거할 수 있다.
요철 가공은 개구부를 갖는 정극을 형성한 후에 행해도 좋고, 개구부에 상당하는 영역을 미리 요철 가공한 후에 개구부를 갖는 정극을 형성해도 좋다. 정극을 형성한 후에 요철 가공을 행하는 경우, 정극 자체를 에칭시의 보호 마스크로서 이용해도 좋다. 이 경우의 정극의 두께는 드라이 에칭에 충분히 견디는 두께가 아니면 안된다. 예를 들면, 정극 재료로서 ITO를 사용한 경우 에칭하는 깊이의 1/2 이 상인 것이 바람직하다.
본 발명의 질화갈륨계 화합물 반도체 발광소자의 기판으로서는, 사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정 및 ZrB2 등의 붕소화물 단결정 등의 기판 재료가 주지이다. 본 발명에서도 이들 주지의 기판 재료를 포함하여, 어떤 기판 재료도 아무 제한없이 사용할 수 있다. 이들 중에서도, 사파이어 단결정 및 SiC 단결정이 바람직하다. 또한, 기판의 면방위는 특별히 한정되지 않는다. 또한, 평탄한 기판이어도 좋고, 오프각을 부여한 기판이어도 좋다.
기판 상에 통상 버퍼층을 통해서 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 적층된다. 사용하는 기판이나 에피택셜층의 성장조건에 따라서는 버퍼층이 불필요한 경우가 있다.
질화갈륨계 화합물 반도체로서는, 예를 들면 일반식 AlXGaYInZN1-AMA(0≤X≤1, O≤Y≤1, 0≤Z≤1이고, 또한 X+Y+Z=1. 기호 M은 질소(N)와는 다른 제 V 족 원소를 표시하고, 0≤A<1이다.)으로 표시되는 질화갈륨계 화합물 반도체가 다수 알려져 있고, 본 발명에서도 이들 주지의 질화갈륨계 화합물 반도체를 포함하여 일반식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고, 또한 X+Y+Z=1. 기호 M은 질소(N)와는 다른 제 V 족 원소를 표시하고, 0≤A<1이다.)으로 표시되는 질화갈륨계 화합물 반도체를 아무 제한없이 사용할 수 있다.
질화갈륨계 화합물 반도체는 Al, Ga 및 In 이외에 다른 III족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P, As 및 B 등의 원소를 함유할 수도 있다. 또한, 의식적으로 첨가한 원소에 한하지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
질화갈륨계 화합물 반도체의 성장방법은 특별히 한정되지 않고, M0CVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), MBE(분자선 에피택시법) 등 질화갈륨계 화합물 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장방법으로서는 막두께 제어성, 양산성의 관점에서 MOCVD법이다. MOCVD법에서는 캐리어 가스로서 수소(H2) 또는 질소(N2), III족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등이 사용된다. 또한, 도펀트로서는 n형으로는 Si 원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로서 게르만 가스(GeH4)나 테트라메틸게르마늄((CH3)4Ge)이나 테트라에틸게르마늄((C2H5)4Ge) 등의 유기 게르마늄 화합물을 이용할 수 있다. MBE법에서는 원소상의 게르마늄도 도핑원으로서 이용할 수 있다. p형으로는 Mg 원료로 서 예를 들면 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘(EtCp2Mg)을 사용한다.
n형 반도체층은 통상 하지층, n 콘택트층 및 n 클래드층으로 구성된다. n 콘택트층은 하지층 및/또는 n 클래드층을 겸할 수 있다. 하지층은 AlxGa1-xN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다. 그 막두께는 0.1㎛ 이상, 바람직하게는 0.5㎛ 이상, 더욱 바람직하게는 1㎛ 이상이다. 이 막두께 이상으로 한 쪽이 결정성이 양호한 AlxGa1 - xN층이 얻어지기 쉽다.
하지층에는 n형 불순물을 1×1017~1×1019/cm3의 범위 내로 하면 도프해도 좋지만, 언도프(<1×1017/cm3)의 쪽이 양호한 결정성의 유지라고 하는 점에서 바람직하다. n형 불순물로서는 특별히 한정되지 않지만, 예를 들면 Si, Ge 및 Sn 등이 열거되고, 바람직하게는 Si 및 Ge이다.
하지층을 성장시킬 때의 성장 온도는 800~1200℃가 바람직하고, 더욱 바람직하게는 1000~1200℃의 범위로 조정한다. 이 성장 온도 범위 내에서 성장시키면 결정성 양호한 것이 얻어진다. 또한, MOCVD 성장로 내의 압력은 15~40kPa로 조정한다.
n 콘택트층으로서는 하지층과 같이 AlxGa1-xN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다. n형 불순물 이 도프되어 있는 것이 바람직하고, n형 불순물을 1×1017~1×1019/cm3, 바람직하게는 1×1018~1×1019/cm3의 농도로 함유하면, 부극과의 양호한 오믹 접촉의 유지, 크랙 발생의 억제, 양호한 결정성의 유지의 점에서 바람직하다. n형 불순물로서는 특별히 한정되지 않지만, 예를 들면 Si, Ge 및 Sn 등이 열거되고, 바람직하게는 Si 및 Ge이다. 성장온도는 하지층과 같다.
하지층과 n 콘택트층을 구성하는 질화갈륨계 화합물 반도체는 동일 조성인 것이 바람직하고, 그 합계 막두께를 1~20㎛, 바람직하게는 2~15㎛, 더욱 바람직하게는 3~12㎛의 범위로 설정하는 것이 바람직하다. 막두께가 이 범위에 있으면 반도체의 결정성이 양호하게 유지된다.
n 콘택트층과 발광층 사이에 n 클래드층을 형성하는 것이 바람직하다. n 콘택트층의 최표면에 발생된 평탄성의 악화를 벌충할 수 있기 때문이다. n 클래드층은 AlGaN, GaN, GaInN 등으로 형성하는 것이 가능하다. 이들 구조의 헤테로 접합이나 복수회 적층한 초격자 구조로 하여도 좋다. GaInN으로 한 경우에는 발광층의 GaInN의 밴드갭보다도 크게 하는 것이 바람직한 것은 말할 필요도 없다.
n 클래드층의 막두께는 특별히 한정되지 않지만, 바람직하게는 0.005~0.5㎛이며, 보다 바람직하게는 0.005~0.1㎛이다. n 클래드층의 n형 도프 농도는 1×1017~1×1020/cm3이 바람직하고, 보다 바람직하게는 1×1018~1×1019/cm3이다. 도프 농도가 이 범위이면 양호한 결정성의 유지 및 소자의 동작 전압 저감의 점에서 바람직하다.
n형 반도체층 상에 적층되는 발광층으로서는 질화갈륨계 화합물 반도체, 바람직하게는 Ga1-sInsN(0<s<0.4)의 질화갈륨계 화합물 반도체로 이루어진 발광층이 본 발명에서는 통상 사용된다. 발광층의 막두께로서는 특별히 한정되지 않지만, 양자 효과가 얻어지는 정도의 막두께, 즉 임계 막두께가 열거되고, 예를 들면 바람직하게는 1~10nm이고, 보다 바람직하게는 2~6nm이다. 막두께가 상기 범위이면 발광출력의 점에서 바람직하다. 또한, 발광층은 상기와 같은 단일 양자 우물(SQW) 구조 이외에, 상기 Ga1-sInsN을 우물층으로 하고, 이 우물층 보다 밴드갭 에너지가 큰 AlcGa1-cN(0≤c<0.3 또한 b>c) 장벽층으로 이루어진 다중 양자 우물(MQW) 구조로 하여도 좋다. 또한, 우물층 및 장벽층에는 불순물을 도프해도 좋다.
AlcGa1-cN 장벽층의 성장 온도는 700℃ 이상의 온도가 바람직하고, 더욱 바람직하게는 800~1100℃에서 성장시키면 결정성이 양호해지기 때문에 바람직하다. GaInN 우물층은 600~900℃, 바람직하게는 700~900℃에서 성장시킨다. 즉 MQW의 결정성을 양호하게 하기 위해서는 층간에서 성장 온도를 변화시키는 것이 바람직하다.
p형 반도체층은 통상 p 클래드층 및 p 콘택트층으로 구성된다. 그러나, p 콘택트층이 p 클래드층을 겸해도 좋다. p 클래드층으로서는 발광층의 밴드갭 에너지보다 커지는 조성이고, 발광층으로의 캐리어의 봉쇄가 가능한 것이면 특별히 한정되지 않지만, 바람직하게는 AldGa1-dN(0<d≤0.4, 바람직하게는 0.1≤d≤0.3)의 것이 열거된다. p 클래드층이 이러한 AlGaN으로 이루어지면 발광층으로의 캐리어의 봉쇄의 점에서 바람직하다. p 클래드층의 막두께는 특별히 한정되지 않지만, 바람직하게는 1~400nm이고, 보다 바람직하게는 5~100nm이다. p 클래드층의 p형 도프 농도는 1×1018~1×1021/cm3이 바람직하고, 보다 바람직하게는 1×1019~1×1020/cm3이다. p형 도프 농도가 상기 범위이면 결정성을 저하시키지 않고 양호한 p형 결정이 얻어진다.
p 콘택트층으로서는 적어도 AleGa1-eN(0≤e<0.5, 바람직하게는 0≤e≤0.2, 보다 바람직하게는 0≤e≤0.1)을 포함해서 이루어진 질화갈륨계 화합물 반도체층이다. Al 조성이 상기 범위이면 양호한 결정성의 유지 및 p 오믹 전극과의 양호한 오믹 접촉의 점에서 바람직하다. p형 도펀트를 1×1018~1×1021/cm3의 농도로, 바람직하게는 5×1019~5×1020/cm3의 농도로 함유하고 있으면, 양호한 오믹 접촉의 유지, 크랙 발생의 방지, 양호한 결정성의 유지의 점에서 바람직하다. p형 불순물로서는 특별히 한정되지 않지만, 예를 들면 바람직하게는 Mg가 열거된다. 막두께는 특별히 한정되지 않지만, 0.01~0.5㎛가 바람직하고, 보다 바람직하게는 0.05~0.2㎛이다. 막두께가 이 범위이면 발광출력의 점에서 바람직하다.
이 기술분야에서 잘 알려진 관용의 수단에 의해 n 콘택트층을 노출시키고, 노출된 n 콘택트층에 부극을 형성한다. 부극은 각종 재료를 사용한 각종 구조의 것이 다수 알려져 있고, 이들 공지의 부극을 포함하여 어떠한 재료 및 구조의 것도 아무 제한없이 사용할 수 있다. 또한, 그 제조방법도 진공증착법 및 스퍼터링법 등 주지의 제조방법을 아무 제한없이 사용할 수 있다.
발광소자의 형태로서는, 통상 개구부가 형성된 정극측으로부터 발광을 추출하는 소위 페이스업(FU)형으로서 사용된다.
본 발명의 질화갈륨계 화합물 반도체 발광소자는, 예를 들면 당업계 주지의 수단에 의해 투명 커버를 형성해서 램프로 할 수 있다. 또한, 본 발명의 질화갈륨계 화합물 반도체 발광소자와 형광체를 갖는 커버를 조합시켜서 백색의 램프를 제조할 수도 있다.
또한, 본 발명의 질화갈륨계 화합물 반도체 발광소자로 제조한 램프는 광추출 효율이 뛰어나 발광출력이 높으므로, 이 기술에 의해 제조한 램프를 조립한 휴대전화, 디스플레이, 패널류 등의 전자기기나, 이 전자기기가 조립된 자동차, 컴퓨터, 게임기 등의 기계장치류는 저전력으로의 구동이 가능해 져서 높은 특성을 실현하는 것이 가능하다. 특히, 휴대전화, 게임기, 장난감, 자동차 부품 등의 배터리 구동하는 기기류에 있어서 전력 절감의 효과를 발휘한다.
실시예
이하에 실시예 및 비교예에 의해 본 발명을 상세히 설명하지만, 본 발명은 이 실시예에만 한정되는 것이 아니다.
(실시예)
본 실시예에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면 모식도를 도 8에 나타낸다. 또한, 도 9에는 그 평면 모식도를 나타낸다.
질화갈륨계 화합물 반도체의 적층 구조체는 사파이어의 c면((0001) 결정면)으로 이루어진 기판(1) 상에 AlN으로 이루어진 버퍼층(2)을 통해 순차 언도프 GaN층(층두께=8㎛)으로 이루어진 하지층, Si 도프 n형 GaN층(층두께=2㎛, 캐리어 농도=1×1019cm-3)으로 이루어진 n 콘택트층 및 Si 도프 n형 Al0.07Ga0.93N층(층두께=25nm, 캐리어 농도=1×1018cm-3)으로 이루어진 n 클래드층으로 구성된 n형 반도체층(3), 6층의 Si 도프 GaN 장벽층(층두께=14.0nm, 캐리어 농도=1×1018cm-3)과 5층의 언도프 In0.20Ga0.80N의 우물층(층두께=2.5nm)을 교대로 적층시킨 다중 양자 구조의 발광층(4), Mg 도프 p형 Al0.07Ga0.93N층(층두께=10nm)으로 이루어진 p 클래드층 및 Mg 도프 Al0.02Ga0.98N층(층두께=150nm)으로 이루어진 p 콘택트층으로 구성된 p형 반도체층(5)을 적층해서 구성했다. 상기 적층 구조체의 각 구성층은 일반적인 감압 MOCVD 수단으로 성장시켰다.
특히, Mg 도프 AlGaN으로 이루어진 p 콘택트층은 이하의 순서에 따라 성장시켰다.
(1) Mg 도프의 Al0.07Ga0.93N층으로 이루어진 p 클래드층의 성장을 종료한 후, 성장 반응로 내의 압력을 2×104파스칼(Pa)로 했다. 캐리어 가스는 수소를 사용했다.
(2) 트리메틸갈륨, 트리메틸알루미늄 및 암모니아를 원료로 하고, 비스시클 로펜타마그네슘을 Mg의 도핑원으로 하여 1020℃에서 Mg 도프 AlGaN층의 기상 성장을 개시했다.
(3) 트리메틸갈륨, 트리메틸알루미늄, 암모니아 및 비스시클로펜타마그네슘을 성장 반응로 내에 4분간에 걸쳐 계속해서 공급하고, 층두께를 0.15㎛로 하는 Mg 도프 Al0.02Ga0.98N층을 성장시켰다.
(4) 트리메틸갈륨, 트리메틸알루미늄 및 비스시클로펜타마그네슘의 성장 반응로 내로의 공급을 정지하고, Mg 도프 Al0.02Ga0.98N층의 성장을 정지했다.
Mg 도프 AlGaN층으로 이루어진 콘택트층의 기상 성장을 종료시킨 후, 즉시 캐리어 가스를 수소에서 질소로 바꾸고, 암모니아의 유량을 저하시키고, 그리고 저하시킨 만큼 캐리어 가스의 질소의 유량을 증가시켰다. 구체적으로는, 성장 중에는 전체 유통 가스량 중 체적으로 50%을 차지하고 있었던 암모니아를 0.2%까지 낮추었다. 동시에, 기판을 가열하기 위해서 이용하고 있던 고주파 유도 가열식 히터로의 통전을 정지했다.
또한, 이 상태로 2분간 유지한 후, 암모니아의 유통을 정지했다. 이 때, 기판의 온도는 850℃이었다.
이 상태에서 실온까지 냉각한 후, 성장 반응로에서 적층 구조체를 꺼내고, Mg 도프 AlGaN층으로 이루어진 p 콘택트층의 마그네슘 및 수소의 원자농도를 일반적인 SIMS 분석법으로 정량했다. Mg 원자는 7×1019cm-3의 농도로 표면으로부터 깊이 방향으로 거의 일정한 농도로 분포되어 있었다. 한편, 수소 원자는 6×1019cm-3의 거의 일정한 농도로 존재하고 있었다. 또한, 저항율은 일반적인 TLM법에 의한 측정으로부터 대략 150Ωcm으로 견적되었다.
상기 적층 구조체를 사용하여 LED를 제조했다.
우선, 공지의 포토리소그래피 기술 및 리프트 오프 기술을 이용하여, p형 AlGaN 콘택트층 상의 정극을 형성하는 영역에만 두께 450nm의 ITO로 이루어진 격자상 정극(10)을 형성했다. 정극(10)의 형성에는 종래부터 사용되고 있는 진공 증착 장치를 사용했다. 그 후 ITO 금속막을 투명화하기 위해서, 산소 분위기 중에서 열처리를 행했다. 또한, 격자상 전극의 잔교(도 9 중 A)의 폭(도 9 중 a)은 5㎛로 했다. 또한, 각 잔교의 간격(도 9 중 b)은 20㎛로 했다.
그 다음, 요철 가공 영역의 요철 가공을 행했다. 요철 가공 영역은 도 9 중에서 사선을 그은 부분인, 격자상 정극의 개구부(12)와 발광소자의 네 주위 및 부극과 정극 사이로 했다. 우선, 레지스트를 이용해서 요철 가공 영역의 패터닝을 실시하고, 요철 가공 영역 이외에 레지스트막을 도포했다. 그 후, 일반적인 진공 증착 장치를 이용해서 3×10-3torr 이하의 압력에서 AuSn을 150Å 증착했다. 증착 후, 일반적인 방법으로 레지스트막 상의 AuSn 박막을 레지스트막과 함께 분리 제거하여, 요철 가공 영역에 선택적으로 AuSn의 박막을 형성했다.
그 다음, 산소가 존재하지 않는 분위기에서 250℃에서 열처리를 행하여 상기AuSn의 박막을 입상으로 응집시켜서 금속 미립자로 이루어진 마스크를 형성했다. 금속 미립자의 직경은 0.2~0.5㎛의 범위이고 밀도는 2×106개/mm2이었다.
다음에, 노출되어 있는 반도체층 중 부극(5)을 형성할 예정의 영역을 포함하여 n 콘택트층을 노출시킬 예정의 영역 이외의 반도체층을 레지스트막으로 보호하고, n 콘택트층을 노출시킨 영역만 반도체층이 드러나는 형상으로 했다. 그 후, 일반적인 드라이 에칭을 실시했다.
이 드라이 에칭에 있어서, 요철 가공 영역에는 상기 금속 미립자로 이루어진 마스크가 형성되어 있으므로, 드라이 에칭에 의해 금속 미립자의 형에 첨부된 형상으로 선택적으로 에칭되어 곡면을 갖는 형상으로 p형 반도체층을 요철 가공할 수 있었다. 또한, 금속 미립자로 이루어진 마스크 및 레지스트막으로 덮은 부분 이외의 반도체층은 통상의 드라이 에칭에 의해 에칭되기 때문에, 드라이 에칭 후는 n 콘택트층이 노출되었다. 따라서, 이 드라이 에칭에 의해 n 콘택트층이 노출된 영역, p형 반도체층 표면에 요철 가공이 형성된 영역 및 평탄한 p형 반도체층 표면이 남아있는 영역이 각각 한번에 형성되었다. 또한, 이 드라이 에칭에 있어서 격자상의 정극(10)은 보호막으로서 작용하고 있다.
또한, 도 5는 요철 가공 영역의 표면 SEM 사진(배율: 1만 5천배)이다. 이 도면으로부터, 요철 가공 영역에 존재하는 구상 입상물(30)의 직경은 0.1~0.5㎛의 범위이고, 그 밀도는 약 2×106개/mm2이었다. 또한, 도 6은 후술의 수지 패키지 후의 요철 가공 영역의 단면 SEM 사진(배율: 2만배)이고, 이 도면으로부터 요철 가공 영역의 요철면을 형성하는 볼록부(31)의 높이는 0.3~0.6㎛이고, 그 최대부의 직경은 0.1~0.5㎛이었다.
다음에, 정극 본딩 패드(11)를 ITO로 이루어진 투광성 정극(10) 상에 형성하기 위해서, 접착층으로서 Cr을 40nm 형성하고, 그 후 Ti를 100nm 형성하고, 최상층으로서 Au를 1000nm 형성해서 정극 본딩 패드(11)로 했다.
그 다음, 노출된 n 콘택트층 상의 부극을 형성하는 영역에 부극(5)을 이하의 순서에 의해 형성했다.
레지스트를 전면에 일정하게 도포한 후, 공지의 리소그래피 기술을 이용하여 노출된 n 콘택트층 상의 부극 형성 부분으로부터 레지스트를 제거하고, 통상 사용되는 진공 증착법으로 반도체측에서 순서대로 Ti가 100nm, Au가 200nm로 이루어진 부극을 형성했다. 그 후, 레지스트를 공지의 방법으로 그 위에 형성된 부극과 함께 제거했다.
부극 및 정극을 형성한 후, 사파이어 기판(1)의 이면을 다이아몬드 미립의 지립을 사용해서 연마하고, 최종적으로 경면으로 마무리했다. 그 후, 적층 구조체를 재단하고, 사방 350㎛의 정방형의 개별 LED로 분리했다. 계속해서, 개별 분할한 LED를 캔패키지에 실장해서 테스터에 의해 발광 출력과 순방향 전압을 계측한 바, 인가 전류 20mA에서의 발광 출력 및 순방향 전압은 11mW 및 3.7V를 나타냈다.
발광면의 관찰에서는 격자상 정극의 개구부(12)는 전면에 걸쳐서 발광을 보이고 있었다. 또한, 발광소자의 주위 및 부극과 정극 사이의 요철 가공 영역도 발광을 보이고 있어, 요철 가공이 발광 면적을 확대하여 발광 출력을 향상시는 것이라고 생각된다.
또한, 본 실시예에서 제조한 발광소자 및 요철 가공 영역이 실질적으로 평면으로 구성되어 있는 발광소자를 일반적으로 LED 램프에 사용되어 있는 수지로 패키징하고, 패키징 전후에서의 출력을 확인한 바, 수지를 사용하는 것에 의한 광취출 효과 계수가 전자는 1.30배, 후자는 1.15배가 되어, 본 발명의 발광소자에서 수지의 혼입 개선이라고 생각되는 출력의 향상 효과가 확인되었다.
(비교예)
요철 가공을 행하지 않은 것을 제외하고, 실시예 1과 동일하게 질화갈륨계 화합물 반도체 발광소자를 제조하여 평가했다. 이 발광소자의 순방향 전압 및 발광 출력은 각각 3.5V 및 8mW이었다
본 발명에 의해 제공되는 개구부를 갖는 정극을 구비한 질화갈륨계 화합물 반도체 발광소자는 개구부의 전면에 걸쳐서 발광을 보이고, 광취출 효율이 개량되어 고발광출력을 나타낸다. 따라서, 산업상 대단히 유용하다.

Claims (20)

  1. 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서:
    상기 정극은 개구부를 갖는 정극이고, 상기 개구부에 있어서의 p형 반도체층 표면의 적어도 일부가 구상의 입상물에서 유래하는 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  2. 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서:
    상기 정극은 개구부를 갖는 정극이고, 상기 개구부에 있어서의 p형 반도체층 표면의 적어도 일부는 선단부가 반구상의 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  3. 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 적층되고, 정극 및 부극이 각각 p형 반도체층 및 n형 반도체층에 접해서 설치된 발광소자에 있어서:
    상기 정극은 개구부를 갖는 정극이고, 상기 개구부에 있어서의 p형 반도체층 표면의 적어도 일부는 선단부가 곡면으로 구성되는 요철면인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 개구부를 갖는 정극이 격자상 또는 빗형상인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  5. 제 4 항에 있어서, 상기 격자의 잔교 또는 빗살의 폭이 1μ~50μ인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  6. 제 4 항에 있어서, 상기 격자의 잔교 또는 빗살의 간격이 1μ~50μ인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 요철면에 있어서의 볼록부(입상물)의 직경이 0.01~3㎛인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 요철면의 상단의 높이가 상기 부극 형성면으로부터 0.1~2㎛인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  9. 제 8 항에 있어서, 상기 요철면의 상단의 높이가 상기 p형 반도체층 표면과 동등한 높이인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 요철면에 있어서의 볼록부의 높이가 0.01~1㎛인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 요철면에 있어서의 볼록부(입상물)의 밀도가 1×105개/mm2~1×108개/mm2인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 요철면이 발광소자의 네 둘레에도 존재하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 요철면이 상기 정극과 부극 사이에도 존재하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  14. 하기 (1)~(4)의 공정을 포함하여 이루어진 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자의 제조방법.
    (1) 기판 상에 질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 적층하는 공정.
    (2) 상기 p형 반도체층 상에 개구부를 갖는 정극을 형성하는 공정.
    (3) 상기 개구부에 있어서의 p형 반도체층 상에 금속 미립자로 이루어진 마스크를 형성하는 공정.
    (4) 상기 마스크 상으로부터 질화갈륨계 화합물 반도체를 드라이 에칭하는 공정.
  15. 제 14 항에 있어서, 상기 공정 (3)은 p형 반도체층 상에 금속 박막을 형성하는 공정 및 그 후의 열처리 공정으로 이루어진 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자의 제조방법.
  16. 제 14 항에 있어서, 상기 금속 미립자는 Ni, Au, Sn 및 Ge로 이루어진 군에서 선택되는 금속 또는 적어도 이들 금속 중 1종을 함유하는 저융점 합금인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자의 제조방법.
  17. 제 14 항에 기재된 제조방법에 의해 제조된 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  18. 제 1 항 내지 제 3 항, 및 제 17 항 중 어느 한 항에 기재된 질화갈륨계 화 합물 반도체 발광소자로 이루어진 것을 특징으로 하는 램프.
  19. 제 18 항에 기재된 램프가 조립되어 있는 것을 특징으로 하는 전자기기.
  20. 제 19 항에 기재된 전자기기가 조립되어 있는 것을 특징으로 하는 기계장치.
KR1020087014148A 2005-12-13 2006-12-13 질화갈륨계 화합물 반도체 발광소자 KR101007202B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00358717 2005-12-13
JP2005358717A JP4986445B2 (ja) 2005-12-13 2005-12-13 窒化ガリウム系化合物半導体発光素子

Publications (2)

Publication Number Publication Date
KR20080070742A true KR20080070742A (ko) 2008-07-30
KR101007202B1 KR101007202B1 (ko) 2011-01-12

Family

ID=38163075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014148A KR101007202B1 (ko) 2005-12-13 2006-12-13 질화갈륨계 화합물 반도체 발광소자

Country Status (7)

Country Link
US (1) US8258541B2 (ko)
EP (1) EP1965444B1 (ko)
JP (1) JP4986445B2 (ko)
KR (1) KR101007202B1 (ko)
CN (1) CN101331617A (ko)
TW (1) TWI340478B (ko)
WO (1) WO2007069774A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964811B1 (ko) * 2008-09-29 2010-06-22 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
KR20190122271A (ko) * 2012-01-10 2019-10-29 루미리즈 홀딩 비.브이. 선택적인 영역 조면화에 의해 제어되는 led 광 출력

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5318353B2 (ja) * 2007-02-14 2013-10-16 三菱化学株式会社 ＧａＮ系ＬＥＤ素子および発光装置
JP4903643B2 (ja) 2007-07-12 2012-03-28 株式会社東芝 半導体発光素子
JP4993371B2 (ja) * 2007-11-21 2012-08-08 サンケン電気株式会社 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
TWI431669B (zh) * 2007-11-21 2014-03-21 Mitsubishi Chem Corp Crystallization Growth of Nitride Semiconductor and Nitride Semiconductor
CN101874307B (zh) * 2007-11-30 2014-06-18 加利福尼亚大学董事会 通过表面粗糙化的高光提取效率的基于氮化物的发光二极管
JP5343860B2 (ja) * 2007-12-28 2013-11-13 三菱化学株式会社 ＧａＮ系ＬＥＤ素子用電極およびＧａＮ系ＬＥＤ素子ならびにそれらの製造方法。
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子
KR101018179B1 (ko) * 2008-10-16 2011-02-28 삼성엘이디 주식회사 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법
DE102008062932A1 (de) * 2008-12-23 2010-06-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR101081166B1 (ko) * 2009-09-23 2011-11-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
CN102024888B (zh) * 2009-12-30 2012-01-25 比亚迪股份有限公司 一种发光二极管及其制作方法
KR101641365B1 (ko) * 2010-03-09 2016-07-20 엘지디스플레이 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2012094688A (ja) * 2010-10-27 2012-05-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8759127B2 (en) * 2011-08-31 2014-06-24 Toshiba Techno Center Inc. Gold micromask for roughening to promote light extraction in an LED
CN103367595B (zh) * 2012-03-30 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
KR102013363B1 (ko) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
WO2014175564A1 (ko) * 2013-04-22 2014-10-30 한국산업기술대학교산학협력단 수직형 발광다이오드 제조 방법, 수직형 발광다이오드와 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
CN103456855B (zh) * 2013-09-17 2016-05-11 聚灿光电科技股份有限公司 一种led表面粗化芯片以及制作方法
CN106784223B (zh) * 2016-12-22 2019-05-14 天津三安光电有限公司 发光二极管及其制作方法
JP7137070B2 (ja) * 2018-12-03 2022-09-14 日本電信電話株式会社 窒化物半導体光電極の製造方法
JP7484572B2 (ja) * 2020-08-25 2024-05-16 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832108A (ja) * 1994-07-11 1996-02-02 Toshiba Corp 光半導体素子の製造方法
JP3333330B2 (ja) * 1994-09-30 2002-10-15 株式会社東芝 半導体発光素子及びその製造方法
JP5019664B2 (ja) * 1998-07-28 2012-09-05 アイメック 高効率で光を発するデバイスおよびそのようなデバイスの製造方法
EP0977063A1 (en) * 1998-07-28 2000-02-02 Interuniversitair Micro-Elektronica Centrum Vzw A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP3586594B2 (ja) * 1999-08-25 2004-11-10 シャープ株式会社 半導体発光素子およびその製造方法
JP4501234B2 (ja) * 2000-06-28 2010-07-14 日亜化学工業株式会社 窒化物半導体素子
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
ATE363413T1 (de) * 2001-01-23 2007-06-15 Donnelly Corp Verbessertes fahrzeugbeleuchtungssystem
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
TW564584B (en) 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP4098568B2 (ja) * 2001-06-25 2008-06-11 株式会社東芝 半導体発光素子及びその製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
JP2004031856A (ja) 2002-06-28 2004-01-29 Sumitomo Electric Ind Ltd ＺｎＳｅ系発光装置およびその製造方法
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
JP4311000B2 (ja) * 2002-11-28 2009-08-12 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
JP2003347586A (ja) * 2003-07-08 2003-12-05 Toshiba Corp 半導体発光素子
JP4277617B2 (ja) 2003-08-08 2009-06-10 日立電線株式会社 半導体発光素子の製造方法
WO2005059982A1 (en) * 2003-12-17 2005-06-30 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
KR100598155B1 (ko) * 2004-03-17 2006-07-07 (주)옵토웨이 무반사 처리된 고효율 발광 다이오드 소자
JP4540514B2 (ja) * 2004-03-19 2010-09-08 昭和電工株式会社 化合物半導体発光素子およびその製造方法
US7772605B2 (en) 2004-03-19 2010-08-10 Showa Denko K.K. Compound semiconductor light-emitting device
KR20080033545A (ko) * 2005-09-06 2008-04-16 쇼와 덴코 가부시키가이샤 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964811B1 (ko) * 2008-09-29 2010-06-22 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
KR20190122271A (ko) * 2012-01-10 2019-10-29 루미리즈 홀딩 비.브이. 선택적인 영역 조면화에 의해 제어되는 led 광 출력

Also Published As

Publication number Publication date
US8258541B2 (en) 2012-09-04
EP1965444A1 (en) 2008-09-03
JP2007165515A (ja) 2007-06-28
EP1965444B1 (en) 2017-07-12
WO2007069774A1 (ja) 2007-06-21
US20090045434A1 (en) 2009-02-19
JP4986445B2 (ja) 2012-07-25
EP1965444A4 (en) 2014-01-08
CN101331617A (zh) 2008-12-24
TW200739948A (en) 2007-10-16
KR101007202B1 (ko) 2011-01-12
TWI340478B (en) 2011-04-11

Similar Documents

Publication Publication Date Title
KR101007202B1 (ko) 질화갈륨계 화합물 반도체 발광소자
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4660453B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2007165613A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
KR20080033545A (ko) 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007165612A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
CN100573940C (zh) 氮化镓基化合物半导体发光器件及其制造方法
JP2010206230A (ja) ＧａＮ系半導体発光素子の製造方法およびランプ
JP2007299934A (ja) 窒化物系半導体発光素子及びその製造方法、並びにランプ
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 10