JP4098568B2 - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP4098568B2 JP4098568B2 JP2002179915A JP2002179915A JP4098568B2 JP 4098568 B2 JP4098568 B2 JP 4098568B2 JP 2002179915 A JP2002179915 A JP 2002179915A JP 2002179915 A JP2002179915 A JP 2002179915A JP 4098568 B2 JP4098568 B2 JP 4098568B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- semiconductor
- antireflection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）等の半導体発光素子に係わり、特に光取り出し面の粗面化をはかった半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来、高輝度のＬＥＤは、半導体基板上にダブルへテロ構造等からなる発光部を形成し、この発光部の上に電流拡散層を形成することによって構成される。このため、高輝度のＬＥＤを樹脂によってパッケージングした場合、電流拡散層の上部は、素子保護のための透明樹脂で覆われた構造となってしまう。
【０００３】
このような構造では、電流拡散層（屈折率：３．１〜３．５）と透明樹脂（屈折率：１．５程度）との間の臨界角は２５〜２９度となる。発光部から透明樹脂側に向かう光のうち、電流拡散層と透明樹脂との界面に対する入射角が上記の臨界角よりも大きくなる光は全反射する。この影響で、ＬＥＤの内部で発生した光が外部に放出される確率が著しく低下する。そして、ＬＥＤの内部で発生した光が外部に放出される確率（光取り出し効率）は、２０％程度になっているのが現状である。
【０００４】
なお、電流拡散層の上部に高屈折率膜を形成し、臨界角を大きくすることによって光取り出し効率を向上させる方法もある。しかし、この方法を用いても、効率向上分は２０％程度と低いものであった。
【０００５】
【発明が解決しようとする課題】
このように従来、透明樹脂にてパッケージングするＬＥＤにおいては、発光層を含む半導体多層膜の最上層と透明樹脂との境界で、界面に斜め方向から入射する光の大部分が全反射するため、光取り出し効率が低下するという問題があった。また、この問題はＬＥＤに限るものではなく、面発光型のＬＤに関しても同様に言えることである。
【０００６】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、発光層を含む半導体多層膜の最上層と透明樹脂との境界における光の全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかり得る半導体発光素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
【０００８】
即ち本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられた複数の錐体状の突起物とを具備してなる面発光型の半導体発光素子であって、前記複数の突起物における底面と側面との交差角度は、３０度以上で７０度以下に設定されていることを特徴とする。
【０００９】
また本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜とを具備してなる半導体発光素子であって、前記半導体多層膜の前記基板と反対側の光取り出し面が多数の凹凸形状を有するように粗面加工され、この粗面加工された面における各凹凸の頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする
また本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられ、表面が複数の凹凸形状を有するように粗面加工された反射防止膜とを具備してなる半導体発光素子であって、前記反射防止膜の各凹凸における頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする。
【００１０】
また本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に部分的に形成された第１の電極と、前記半導体多層膜の光取り出し面側に前記第１の電極を除く部分に設けられ、表面が多数の凹凸形状を有するように粗面加工された反射防止膜と、前記基板の裏面側の全面に形成された第２の電極とを具備してなる半導体発光素子であって、前記反射防止膜の凹凸における頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする。
【００１１】
また本発明は、第１導電型の化合物半導体基板と、前記基板上に第１導電型のクラッド層，活性層，及び第２導電型のクラッド層を形成してなるダブルへテロ構造部と、前記ダブルへテロ構造部の第２導電型クラッド層上に形成された第２導電型の電流拡散層と、前記電流拡散層上に形成された第２導電型のコンタクト層と、前記コンタクト層上に選択的に形成された上部電極と、前記基板の裏面側に形成された下部電極と、前記コンタクト層上で前記電極が形成されてない部分に形成された反射防止膜とを具備してなる半導体発光素子であって、前記反射防止膜の表面は多数の凹凸を有する形状に粗面加工され、粗面加工による凹凸における頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする。
【００１２】
（作用）
本発明によれば、半導体多層膜の光取り出し面側に複数の錐体状の突起物を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、突起物の底面と側面との交差角度を３０度より大きく設定することにより、光取り出し効率を大幅に向上させることが可能となる。
【００１３】
ここで、上記の交差角度３０度と云う値は本発明者らの鋭意研究及び実験によって見出されたものであり、交差角度が３０度より小さいと光取り出し効率の向上効果はあまり認められず、交差角度が３０度以上になると１割以上の光取り出し効率の向上が認められた。また、交差角度が７０度越えると光取り出し効率の低下が認められると共に、その製作が難しくなる。従って、単に光取り出し面を粗面化するのではなく、突起物の底面と側面との交差角度を３０度以上で７０度以下に設定することにより、光取り出し効率の大幅な向上を実現できることになる。
【００１４】
また本発明によれば、半導体多層膜の光取り出し面側に表面を粗く形成した反射防止膜を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、反射防止膜の表面ラフネスを５０ｎｍ以上、より望ましくは２００ｎｍ以上で発光波長以下に設定することにより、光取り出し効率を大幅に向上させることが可能となる。また、反射防止膜の屈折率を、本素子をパッケージする際に用いる透明樹脂と半導体多層膜の最上層との間に設定することにより、光取り出し効率の向上効果を更に高めることができる。
【００１５】
ここで、従来構造では、半導体多層膜の屈折率が約３．５であるのに対して樹脂封止のための透明樹脂の屈折率は約１．５であり、大きな屈折率差がある。この場合、半導体多層膜側から透明樹脂側に向かう光における全反射の臨界角が小さくなる。本発明では、半導体多層膜と透明樹脂との間に屈折率がこれらの中間の反射防止膜（屈折率が１．５〜３．５）を形成することにより、全反射の臨界角を大きくすることができ、これにより光取り出し効率の向上をはかることができる。しかも、反射防止膜の表面を粗面加工することにより、更なる光取り出し効率の向上を実現できることになる。
【００１６】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１７】
（第１の実施形態）
図１（ａ）〜（ｃ）は、本発明の第１の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図である。
【００１８】
まず、図１（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１０の上に、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により、０．５μｍ厚のｎ型ＧａＡｓバッファ層１１を成長する。その後、Ｖ属元素の原料ガスとしてＰＨ3 を用いたＭＯＣＶＤ法により、ＰＨ3 分圧が２００Ｐａ、トータル圧力が５×１０3 Ｐａの条件で、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１２と１．０μｍ厚のノンドープＩｎ0.5（Ｇａ0.55Ａｌ0.45）0.5Ｐ活性層１３を順次成長する。
【００１９】
続いて、ＰＨ3 分圧を１０Ｐａに低減し、トータル圧力を５×１０3 Ｐａのまま変化させずに、ＭＯＣＶＤ法により、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１４を成長する。その後、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により、０．１μｍ厚のｐ型ＧａＡｓコンタクト層１６を成長する。ここで、バッファ層１１からコンタクト層１６までの各エピタキシャル層は同一チャンバ内で連続して成長する。
【００２０】
上記のようにｐ型ＩｎＡｌＰクラッド層１４を成長する際に、ＭＯＣＶＤ法におけるＰＨ3 分圧を十分に低く（２０Ｐａ以下）にすると、エピタキシャル成長膜は表面が荒れた状態になる。具体的には、図２に示すように、ＩｎＡｌＰクラッド層１４の成長表面に錐体状の突起部２０が生じる。そして、この突起部２０の基板表面に対する角度、即ち突起部２０の底面と側面との交差角度αは３０度より大きくなる。
【００２１】
ここで、ＩｎＡｌＰクラッド層１４の成長時のＰＨ3 分圧が２０Ｐａを越える場合、該クラッド層１４の表面荒れが少なくなり、突起部における交差角度３０度以上を実現できなくなる可能性が高くなる。一方、ＰＨ3 分圧が１Ｐａよりも低くなると、クラッド層１４の表面荒れが大きくなりすぎ、しかもクラッド層１４の結晶性も悪くなる。従って、ＩｎＡｌＰクラッド層１４の成長時のＰＨ3 分圧の望ましい範囲は、１〜２０Ｐａであった。
【００２２】
次いで、図１（ｂ）に示すように、ＧａＡｓコンタクト層１６上の一部に透明電極としてのＩＴＯ膜１７をスパッタ法により形成する。続いて、ＩＴＯ膜１７の上にｐ側電極（Ｚｎを含むＡｕ）２３を形成する。より具体的には、ＩＴＯ膜１７の上に電流ブロック層２１とＧａＡｓ層２２を成長した後、これらがチップ中心部に残るように選択エッチングする。そして、全面にＡｕＺｎ電極２３を形成した後、この電極２３をＧａＡｓ層２２上とＩＴＯ膜１７上の一部に残るようにパターニングする。
【００２３】
図３は、ｐ側電極２３のパターンの例を示す平面図である。この電極パターンは、ボンディングワイヤ等を接着するために素子中央部に設けられた円形のパッド部２３ａ、素子周辺部に設けられた周辺部２３ｂ、パッド部２３ａと周辺部２３ｂとを接続する接続部２３ｃからなる。
【００２４】
次いで、図１（ｃ）に示すように、ＧａＡｓ基板１０の裏面を研磨して１００μｍ厚まで薄くした後に、基板裏面にｎ側電極２５（Ｇｅを含むＡｕ）を形成する。その後、Ａｒ雰囲気中で４５０℃，１５分の熱処理工程を施す。続いて、各層１１〜２２及び電極２３，２５を形成した基板１０をスクライブすることによりチップ化する。そして、個々のチップ毎に、光取り出し面側を図示しない透明樹脂で覆うように樹脂パッケージの組立を行う。
【００２５】
なお、図１では１つのチップ部分しか示していないが、実際には複数チップを同時に形成するために、１つの基板１０上に図１の構成部分が複数個形成されている。そして、最終段階で基板１０をスクライブすることにより、基板１０が複数チップに分離されることになる。
【００２６】
このように本実施形態によれば、ｐ型ＩｎＡｌＰクラッド層１４の成長時にＰＨ3 分圧を通常よりも低く設定することにより、クラッド層１４の表面に錐体状の突起部２０を形成することができる。この突起部２０の形成により、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。特に、ＩｎＡｌＰクラッド層１４の成長時のＰＨ3 分圧を１〜２０Ｐａに設定することにより、表面円錐の角度αを３０度以上にすることができる。
【００２７】
ここで、突起部２０の基板表面と成す角度αと樹脂入射確率（光取り出し効率）との関係を、図４に示す。図４で、横軸は角度、縦軸は光取り出し効率を示している。光取り出し効率は、突起部２０が無く表面が平坦な場合を１としている。角度αが３０度以上になると１割以上の向上が認められた。また、角度αが大きくなりすぎると逆に効率の低下が認められ、７０度を超えると１割以下になった。従って、角度αの望ましい範囲は３０度以上で７０度以下である。
【００２８】
本実施形態のような突起部構造を採用することにより、図４に示すように、光取り出し効率が従来の１．１５倍に向上した。このように、基本的なデバイス構造を変えることなく光取り出し効率を上昇させることができるのは、ＬＥＤにとって極めて大きな効果である。
【００２９】
なお、突起部２０の基板表面と成す角度αを３０度以上にする場合、必ずしも全ての突起部がこれを満足する必要はなく、大部分（例えば９０％以上）がこれを満足するものであればよい。ちなみに、全ての突起部が角度αが３０度以上で７０度以下となるように作ろうとしても、一部に角度αが３０度より小さい部分や７０度を越える部分が出現することがあるが、この部分の割合が十分に低いものであれば何ら問題ない。
【００３０】
このように本実施形態では、単に光取り出し面を粗面化するのではなく、突起部２０の底面と側面との交差角度αを３０度以上で７０度以下に設定することにより、光取り出し効率の大幅な向上を実現できることになる。
【００３１】
なお、光取り出し面側に形成される突起部２０の周期が極端に小さくなると光取り出し効率の向上効果は少なくなる。本発明者らの実験によれば、突起部の突起部２０の周期が０．５μｍ以上であれば十分な効果が認められた。また、透明電極２０上の電流ブロック層２１とＧａＡｓ層２２は必ずしも必要でなく、透明電極上２０に直接金属電極２３を形成しても、同様な効果を確認している。
【００３２】
（第２の実施形態）
図５は、本発明の第２の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図である。
【００３３】
本実施形態は、ｎ，ｐの成長層を第１の実施形態と逆にしたものであり、基本的な構成及び製法は第１の実施形態と同様である。
【００３４】
ｐ型ＧａＡｓ基板３０の上に、０．５μｍ厚のｐ型ＧａＡｓバッファ層３１，０．６μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層３２，１．０μｍ厚のノンドープＩｎＧａＡｌＰ活性層３３，１．０μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層３４、０．１μｍ厚のｎ型ＧａＡｓコンタクト層３６がＭＯＣＶＤ法で成長され、その上に透明電極のＩＴＯ膜３７がスパッタで形成されている。
【００３５】
ここで、第１の実施形態と同様に、ｎ型ＩｎＡｌＰクラッド層３４を成長する際に、ＭＯＣＶＤ法におけるＰＨ3 分圧を十分に低く（２０Ｐａ以下）する。これにより、ｎ型ＩｎＡｌＰクラッド層３４の表面には、第１の実施形態と同様に錐体状の突起部が形成され、この突起部の基板表面に対する角度αは３０度よりも大きくなる。
【００３６】
また、ＩＴＯ膜３７の上に電流ブロック層４１とＧａＡｓ層４２が選択的に形成され、ＧａＡｓ層４２上及びＩＴＯ膜３７上の一部にＡｕＧｅからなるｎ側電極４３が形成されている。そして、ＧａＡｓ基板３０の裏面に、ＺｎＡｕからなるｐ側電極４５が形成されている。
【００３７】
このような構成であっても、ｎ型ＩｎＡｌＰクラッド層３４の表面に設けた錐体状の突起部により、パッケージのための透明樹脂に対する光の入射確率を高めることができ、第１の実施形態と同様の効果が得られる。
【００３８】
（第３の実施形態）
図６（ａ）（ｂ）は、本発明の第３の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図である。
【００３９】
まず、図６（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板５０の上に、ＭＯＣＶＤ法により、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層５２、１．０μｍ厚のノンドープＩｎ0.5（Ｇａ0.55Ａｌ0.45）0.5Ｐ活性層５３、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層５４、３．０μｍ厚のｎ型ＩｎＧａＰ電流拡散層５５、０．１μｍ厚のｐ−ＧａＡｓコンタクト層５６を上記順に成長する。これらのエピタキシャル成長には、第１の実施形態と同様にＭＯＣＶＤ法を用いた。
【００４０】
次いで、新たにエピタキシャル表面形状を変えるためのアニール工程（温度はエピタキシャル温度と同等又はそれ以上（６００℃以上））を導入することにより、電流拡散層５５の表面を荒らして突起部を形成する。その後、電流拡散層５５上にｐ側電極６３を形成し、更に基板５０の裏面にｎ側電極６５を形成した後に露出部のｐ−ＧａＡｓ層５６を除去することにより、図６（ｂ）に示す構造が実現される。
【００４１】
ここで、上記のアニール工程における表面粗面化について、更に詳しく説明しておく。アニール工程で使用するガスとして、水素等の不活性ガスとエピタキシャル膜（III-Ｖ族化合物、例えばＩｎＧａＡｌＰ）を構成するＶ属元素（例えばＰ）とは異なるＶ属ガス（例えばＡｓＨ3 ）を導入する。そして、エピタキシャル表面層のＶ属元素（Ｐ）の再蒸発を行う。さらに、次工程として、荒れた表面上にエピタキシャル工程（膜種：透明膜（例えばＧａＰ））を導入する。
【００４２】
これにより、図７に示すように、ＩｎＧａＰ電流拡散層５５の表面部でＰの抜けが起こり荒れた表面となる。そして、この荒れたＩｎＧａＰ５７に透明なＧａＰ層５８が成長されることになる。目的の表面形状は、発光効率を向上させる構造として、従来のエピタキシャル表面の形状であった鏡面（Ｒmax＝５ｎｍ）状態から、複数の凸状の円錐が連なる形状とする。ここで、底面と垂直断面の交差角度は３０度よりも大きい角度である。
【００４３】
このような構成であっても、光取り出し側の電流拡散層５５の表面に設けた円錐体状の突起部により、光の樹脂入射確率を高めることができ、第１の実施形態と同様の効果が得られる。
【００４４】
なお、ｐ−ＧａＡｓコンタクト層５６は電極部以外では除去しなくてもよいが、発光波長の光吸収となる場合は除去した方が望ましい。
【００４５】
（第４の実施形態）
図８は、本発明の第４の実施形態に係わる面発光型ＬＤの素子構造を示す断面図である。
【００４６】
まず、２５０μｍ厚のｎ型ＧａＡｓ基板７０の上に、０．５μｍ厚のｎ型ＧａＡｓバッファ層７１を成長し、その上にｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｎ−ＧａＡｓの積層構造からなるＤＢＲ反射層７８を成長する。続いて、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層７２、ノンドープのＩｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐ／Ｉｎ0.5 Ｇａ0.5 ＰのＭＱＷ活性層７３、更に０．６μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層７４を成長してダブルへテロ構造部を形成する。続いて、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｐ−ＧａＡｓの積層構造からなるＤＢＲ反射層７９を成長した後に、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐ電流拡散層７６、更に０．１μｍ厚のｐ型ＧａＡｓコンタクト層７７を成長する。
【００４７】
ここで、バッファ層７１からコンタクト層７７までのエピタキシャル膜は、ＭＯＣＶＤ法を用いて同一チャンバ内で連続して成長し、用いるガスの種類や圧力は各層が良好に成長される条件にする。但し、電流拡散層７６を形成する際には、第１の実施形態と同様にＰＨ3 分圧を十分に低減し（例えば１０Ｐａ）、成長表面が荒れるようにする。
【００４８】
次いで、コンタクト層７７上にレジストパターンを形成した後、このレジストパターンをマスクにｎ型クラッド層７２までエッチングすることにより、レーザーリッジの形成を行う。続いて、リッジの上面を除くように絶縁膜８１を形成した後、ｐ側電極（Ｚｎを含むＡｕ）を蒸着する。そして、レジストマスクを用いてｐ側電極のリッジ中央部に位置する部分を除去し、更にｐ−ＧａＡｓコンタクト層７７を除去することにより、上部電極８３を形成する。続いて、ＧａＡｓ基板７０を研磨し１００μｍ厚にした後に、ｎ側電極（Ｇｅを含むＡｕ）８５を形成する。次いで、Ａｒ雰囲気中で４５０℃，１５分の熱処理を行う。続いて、基板７０をスクライブすることによりチップ化する。その後、樹脂パッケージに組立を行う。
【００４９】
このように構成された本実施形態においては、ｐ型電流拡散層７６の成長時にＰＨ3 分圧を低減することにより、ｐ型電流拡散層７６の表面に凹凸を形成し、表面円錐の角度を３０度よりも大きくすることができる。このため、第１の実施形態と同様に、光取り出し効率の向上をはかることができる。本実施形態のレーザは赤色発光であるが、赤以外の半導体レーザにおいても上記効果を確認している。
【００５０】
なお、ｐ−ＧａＡｓコンタクト層７７は除去しなくてもよいが、発光波長の光吸収となる場合は除去した方が望ましい。
【００５１】
（第５の実施形態）
図９（ａ）〜（ｃ）は、本発明の第５の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図である。
【００５２】
まず、図９（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１１０の上に、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により０．５μｍ厚のｎ型ＧａＡｓバッファ層１１１を成長する。続いて、Ｖ属元素の原料ガスとしてＰＨ3 を用いたＭＯＣＶＤ法により、ＰＨ3 分圧が２００Ｐａ、トータル圧力が５×１０3 Ｐａの条件で、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１１２、１．０μｍ厚のノンドープＩｎＧａＡｌＰ活性層１１３、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１１４、１．０μｍ厚のｐ型ＩｎＧａＰ電流拡散層１１５を順次成長する。その後、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により、０．１μｍ厚のｐ型ＧａＡｓコンタクト層１１６を成長する。ここで、バッファ層１１１からコンタクト層１１６までの各エピタキシャル層は同一バッチで成長する。
【００５３】
次いで、図９（ｂ）に示すように、本実施形態の特徴である反射防止膜１１７を形成する。即ち、ポリイミド樹脂にＴｉＯ2 を添加して形成された屈折率＝２．０の反射防止膜１１７を、コンタクト層１１６上にスピンコートで成膜した後、該反射防止膜１１７の表面を発光波長以下の凹凸を持つ金型でプレス整形する。これにより、反射防止膜１１７の表面ラフネス（ＰＶ値（max-min））を発光波長以下に設定する。ここで、ＰＶ値とは、各凹凸における頂部（peak）と底部（valley）との距離（高さ）である。
【００５４】
次いで、反射防止膜１１７上にレジストマスク（図示せず）を形成し、ＲＩＥで電極形成部の反射防止膜１１７を除去した後、レジストマスクを除去する。続いて、図９（ｃ）に示すように、反射防止膜１１７及び露出したコンタクト層１１６上に電極材料（Ｚｎを含むＡｕ）を蒸着した後、レジストマスク（図示せず）を用いてパターニングすることにより上部電極（ｐ側電極）１１８を形成する。ｐ側電極１１８のパターンは、前記図３に示すものと同じである。
【００５５】
次いで、ＧａＡｓ基板１１０の裏面を研磨して１００μｍ厚にした後に、ｎ側電極となる下部電極１１９（Ｇｅを含むＡｕ）を形成する。その後、Ａｒ雰囲気中で４５０℃，１５分の熱処理工程を施す。続いて、基板１１０をスクライブすることによりチップ化する。そして、組立ワイヤボンディング後、エポキシ系樹脂（ｎ＝約１．５）を用いて樹脂封止する。
【００５６】
このように本実施形態によれば、反射防止膜１１７の表面を粗面化することにより、光取り出し効率が従来の約２０％から約３０％に向上した。即ち、光取り出し効率が従来の１．５倍に向上した。基本的なデバイス構造を変えることなく、光取り出し効率をこれだけ上昇させることができるのは、ＬＥＤにとって極めて大きな効果である。
【００５７】
図１０は、ＰＶ値と光取り出し効率との関係を示す図である。ＰＶ値が大きくなるに伴い取り出し効率は向上し、ＰＶ値が５０ｎｍとなると光取り出し効率は約１．５倍となり、ＰＶ値が２００ｎｍ以上となると光取り出し効率は約２倍でほぼ一定となる。図１１は、発光波長前後におけるＰＶ値と光取り出し効率との関係を示す図である。６４０ｎｍの発光波長に対し、それよりも短い方では十分な光取り出し効率が得られているが、それよりも高くなると光取り出し効率が急激に減少している。従って、ＰＶ値の望ましい範囲は、５０ｎｍ以上（より望ましくは２００ｎｍ以上）で且つ発光波長よりも短い値である。
【００５８】
なお、ＰＶ値が５０ｎｍ以上（より望ましくは２００ｎｍ以上）で且つ発光波長以下とは、必ずしも全ての凹凸でこれを満足する必要はなく、大部分（例えば９０％以上）でこれを満足すればよい。つまり、２００ｎｍ≦ＰＶ≦発光波長に形成しようとしても、一部にこれを外れる凹凸が出現することがあるが、これが十分に低い割合であれば何ら問題ない。
【００５９】
図１２は、本実施形態のように反射防止膜の表面を粗面化した場合の、屈折率と光取り出し効率との関係を示す図である。これは、反射防止膜の一主面に対し入射角−９０度から＋９０度で光を入射した場合に該反射防止膜の他の面から出力される光の割合を示している。屈折率が１．５（下地半導体層と同じ）を基準にすると、屈折率が２．０（本実施形態）で光取り出し効率は約５０％上昇し、屈折率が２．５では約１００％上昇しているのが分かる。
【００６０】
図１３は、反射防止膜の表面が平坦な場合の、屈折率と光取り出し効率との関係を示す図である。この場合、屈折率が２．０では８％、屈折率が２．５でも９％の上昇しか得られていない。このことから、光取り出し効率を向上させるには、反射防止膜の屈折率を高くするだけではなく、反射防止膜の表面の粗面化が必須であることが分かる。
【００６１】
本発明者らの実験によれば、光取り出し効率の向上という観点から、反射防止膜の表面ラフネス（ＰＶ値（max-min））を発光波長λ以下にすれば十分な効果が得られることを確認している。さらに、反射防止膜の表面形状として、周期が０．５λ以下の円錐形状、又は多角形状（三角錐，四角錐，六角錐など）にすればより確実な効果が得られることも確認している。
【００６２】
このように本実施形態によれば、半導体多層膜の光取り出し面側に表面を粗く形成した反射防止膜を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、反射防止膜の表面ラフネスを発光波長以下に設定することにより、光取り出し効率を大幅に向上させることが可能となる。また、反射防止膜の屈折率を、本素子をパッケージする際に用いる透明樹脂と半導体多層膜の最上層との間に設定することにより、光取り出し効率の向上効果を更に高めることができる。
【００６３】
ここで、従来構造では、半導体多層膜の屈折率が約３．５であるのに対して樹脂封止のための透明樹脂の屈折率は約１．５であり、大きな屈折率差がある。この場合、半導体多層膜側から透明樹脂側に向かう光における全反射の臨界角が小さくなる。本実施形態では、半導体多層膜と透明樹脂との間に屈折率がこれらの中間の反射防止膜（屈折率が１．５〜３．５）を形成することにより、全反射の臨界角を大きくすることができ、これにより光取り出し効率の向上をはかることができる。しかも、反射防止膜の表面を粗面加工することにより、更なる光取り出し効率の向上を実現できることになる。
【００６４】
なお、ＬＥＤの発光波長は緑に限るものではなく、緑以外の可視光製品においても、上記効果を確認している。また、反射防止膜における波長以下の凹凸の形状は、図１４（ａ）〜（ｅ）に示すどの構造でも光取り出し効率が向上することを確認している。
【００６５】
また、ＬＥＤ材料としては、ＩｎＧａＡｌＰ以外にも、ＩｎＧａＡｌＡｓ系，ＡｌＧａＡｓ系，ＧａＰ系でも同様の効果を確認している。さらに、反射防止膜の材料としては、アクリル樹脂にＴｉＯ2 ，ＴａＯ2 ，ＺｒＯ2 、を混入したものでも同様な効果が得られる。
【００６６】
（第６の実施形態）
図１５は、本発明の第６の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図である。
【００６７】
本実施形態は、第５の実施形態におけるｐ／ｎを反転した構造であり、製法は第５の実施形態と実質的に同じである。即ち、厚さ２５０μｍのｐ型ＧａＡｓ基板１２０の上に、０．５μｍ厚のｐ型ＧａＡｓバッファ層１２１、０．６μｍ厚のｐ型のＩｎ0.5 Ａｌ0.5 Ｐクラッド層１２２、１．０μｍ厚のノンドープＩｎ0.5（Ｇａ0.55Ａｌ0.45）0.5 Ｐ活性層１２３、１．０μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１２４、１．０μｍ厚のｎ型ＩｎＧａＰ電流拡散層１２５、０．１μｍ厚のｎ型ＧａＡｓコンタクト層１２６が同一バッチで成長形成されている。
【００６８】
そして、第１の実施形態と同様に、コンタクト層１２６上に屈折率＝２．０の反射防止膜１２７がスピンコートで成膜され、その表面は金型によるプレス整形により粗面化されている。反射防止膜１２７の一部（電極形成部）は除去され、この部分に露出したコンタクト層１２６上に上部電極（ｎ側電極）１２８が形成されている。また、ＧａＡｓ基板１２０の裏面には、ｐ側電極となる下部電極１２９が形成されている。そして、上記構成されたウェハはスクライブによりチップ化され、組立ワイヤボンディング後に樹脂封止されるものとなっている。
【００６９】
このような構成であっても、第５の実施形態と同様に、光取り出し効率が従来の約２．５倍に向上した。また、緑以外の可視光製品においても同様の効果が得られ、さらに前記図１４（ａ）〜（ｅ）に示すどの構造でも光取り出し効率が向上することを確認した。
【００７０】
（第７の実施形態）
図１６は、本発明の第７の実施形態に係わる面発光レーザの素子構造を示す断面図である。
【００７１】
まず、２５０μｍ厚のｎ型ＧａＡｓ基板１３０の上に、０．５μｍ厚のｎ型ＧａＡｓバッファ層１３１を成長した後、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｎ−ＧａＡｓの積層構造からなる多層反射膜１３２を成長した。続いて、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１３３と、ノンドープのＩｎ0.5（Ｇａ0.55Ａｌ0.45）０．５Ｐ／Ｉｎ0.5 Ｇａ0.5 ＰからなるＭＱＷの活性層１３４と、０．６μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１３５を成長した。その後、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｐ−ＧａＡｓの積層構造からなる多層反射膜１３６を成長した。さらに、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐ電流拡散層１３７、０．１μｍ厚のｐ−ＧａＡｓコンタクト層１３８を成長した。ここで、バッファ層１３１からコンタクト層１３８までの各エピタキシャル層は、同一バッチで成長した。
【００７２】
次いで、コンタクト層１３８上にレジストマスクをストライプ状に形成した後、表面からｎ型クラッド層１３３までウェットエッチングすることにより、レーザリッジ形成を行った。続いて、リッジの上面を除くように０．５μｍ厚のＳｉＯ2 絶縁膜１４１を形成した。さらに、コンタクト層１３８及び絶縁膜１４１上にｐ側電極（Ｚｎを含むＡｕ）を蒸着し、レジストマスクで上部電極１４２を形成した。ここで、上部電極１４２は、コンタクト層１３８の上面周辺部に接触することになり、コンタクト層１３８の上面中央部は露出することになる。
【００７３】
次いで、ポリイミド樹脂にＴｉＯ2 を添加した屈折率２．０の反射防止膜１４４をスピンコートで成膜し、その表面を波長以下の凹凸を持つ金型でプレス整形する。これにより、反射防止膜１４４の表面ラフネス（ＰＶ値（max-min））を発光波長以下に設定する。その後、反射防止膜１４４の不要部分を除去する。
【００７４】
次いで、ＧａＡｓ基板１３０の裏面側を研磨し１００μｍ厚にした後に、ｎ側電極（Ｇｅを含むＡｕ）１４３を形成する。さらに、熱処理として、Ａｒ雰囲気中で４５０℃、１５分行う。そして、ウエハにスクライブを行いチップ化した後、エポキシ系樹脂（ｎ＝約１．５）パッケージに組立を行う。
【００７５】
このような構成であっても、第５の実施形態と同様に、屈折率が下地半導体層と封止樹脂との中間であり、表面が粗面化された反射防止膜１４４を形成することにより、光取り出し効率の大幅な向上をはかることができる。さらに第５の実施形態と同様に、反射防止膜の表面形状は、前記図１４（ａ）〜（ｅ）に示すどの構造でも光取り出し効率が向上することを確認している。また、半導体材料としては、ＩｎＧａＡｌＰ以外にも、ＩｎＧａＡｌＡｓ系，ＡｌＧａＡｓ系，ＧａＰ系でも同様の効果を確認している。さらに、反射防止膜の材料としては、アクリル樹脂にＴｉＯ2 ，ＴａＯ2 ，ＺｒＯ2 を混入したものでも同様な効果が得られる。
【００７６】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。第１及び第４の実施形態では、結晶表面を荒らす方法として、成長時のＰＨ3 分圧を１０Ｐａにしたが、ＰＨ3 分圧は１〜２０Ｐａの範囲で適宜定めればよい。また、第３の実施形態では、結晶表面を荒らす方法として、ＡｓＨ3 を導入してアニールしたが、このアニール時に用いるガスはＡｓＨ3 に限るものではなく、粗面化すべき半導体層を構成するＶ属元素とは異なるＶ族元素と水素ガスを含むものであればよい。また、結晶表面を荒らす方法としては、上記した成長時のＰＨ3 分圧の低減化、成長後のアニールに限るものではなく、先端角１２０度以下のグラインダーで半導体層の表面をランダムに加工することでも可能である。
【００７７】
また、突起物は円錐に限るものではなく、三角錐，四角錐，六角錘等の角錐であってもよい。突起物は光取り出し面側において必ずしも全面に形成されている必要はないが、光取り出し面側における突起物の占有面積の割合はできるだけ大きい方が望ましく、５０％以上であれば十分な効果が得られる。
【００７８】
ここで、光取り出し効率は占有面積に比例するため、突起部の占有面積が５０％以下では光取り出し効果は１／２となる（１．１倍以下）。また、突起部の周期が０．２〜０．５μｍでは光取り出し向上効果が小さくなり（１．１倍以下）、０．２μｍ以下ではグランデッドインデックス（graded-index）効果が生じることになる。
【００７９】
第５〜第７の実施形態では、反射防止膜を粗面化するために凹凸を有する金型を用いたが、この代わりに、反射防止膜を成膜した後に、グラインダーでランダム方向に表面を荒らすようにしてもよい。この場合、樹脂系以外の各種材料を用いることが可能となる。
【００８０】
また、表面ラフネス（ＰＶ値）が５０ｎｍ以上で且つ発光波長以下という規定は、必ずしも反射防止膜に限るものではなく、半導体多層膜の光取り出し面側であれば他の層にも適用できる。具体的には、拡散層やコンタクト層に適用することもできる。即ち、第１〜第４の実施形態において、凹凸加工した表面における表面ラフネス（ＰＶ値）を発光波長以下に設定してもよい。更に、表面ラフネス（ＰＶ値）が発光波長以上という規定と、αが３０度以上という規定を両方満たすようにしても良い。
【００８１】
また、上部電極から活性層までの間で上部電極直下以外に電流を十分に広げることができるならば、電流拡散層は必ずしも必要なく、省略することも可能である。さらに、発光素子を構成する半導体層の材料，組成，厚さ等の条件は、仕様に応じて適宜変更可能である。
【００８２】
また、実施形態では、透明樹脂を用いて樹脂封止する例を説明したが、本発明は樹脂封止する場合に限るものではない。樹脂封止しない場合、反射防止膜に直接接するのは空気となるが、この場合も半導体多層膜と空気との屈折率差が大きいため、反射防止膜を形成したことによる光取り出し効率の向上効果は同様に得られる。
【００８３】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００８４】
【発明の効果】
以上詳述したように本発明によれば、発光層を含む半導体多層膜の光取り出し面側に複数の錐体状の突起物を設け、該突起物の側面と光取り出し面との交差角度を３０度以上７０度以下に設定することにより、半導体多層膜の最上層と透明樹脂との境界における全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかることができる。
【００８５】
また本発明によれば、発光層を含む半導体多層膜の光取り出し面側に反射防止膜を形成し、この反射防止膜の表面を荒らすことにより、半導体多層膜の最上層と透明樹脂との境界における光の全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図。
【図２】図１のＬＥＤにおける光取り出し面側に形成された突起物の形状を拡大して示す断面図。
【図３】図１のＬＥＤにおける電極パターンの例を示す平面図。
【図４】図１のＬＥＤにおける突起部の側面と基板表面の成す角度αと、光取出し効果との関係を示す図。
【図５】第２の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図。
【図６】第３の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図。
【図７】第３の実施形態における光取り出し面付近の構造を拡大して示す断面図。
【図８】第４の実施形態に係わる面発光型ＬＤの素子構造を示す断面図。
【図９】第５の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図。
【図１０】図５のＬＥＤにおける凹凸の高さと光取り出し効率との関係を示す特性図。
【図１１】発光波長前後における、凹凸の高さと光取り出し効率との関係を示す特性図。
【図１２】反射防止膜の表面を粗面化した場合の屈折率と光取り出し効率との関係を示す図。
【図１３】反射防止膜の表面が平坦な場合の屈折率と光取り出し効率との関係を示す図。
【図１４】反射防止膜の粗面形状の例を示す断面図。
【図１５】第６の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図。
【図１６】第７の実施形態に係わる面発光ＬＤの素子構造を示す断面図。
【符号の説明】
１０…ｎ型ＧａＡｓ基板
１１…ｎ型ＧａＡｓバッファ層
１２…ｎ型ＩｎＡｌＰクラッド層
１３…ＩｎＧａＡｌＰ活性層
１４…ｐ型ＩｎＡｌＰクラッド層
１６…ｎ型ＧａＡｓコンタクト層
１７…ＩＴＯ膜
２０…突起部
２１…電流ブロック層
２２…ＧａＡｓ層
２３…ＡｕＺｎ電極（ｐ側電極）
２５…ＡｕＧｅ電極（ｎ側電極）
１１０…ｎ型ＧａＡｓ基板
１１１…ｎ型ＧａＡｓバッファ層
１１２…ｎ型ＩｎＡｌＰクラッド層
１１３…ＩｎＧａＡｌＰ活性層
１１４…ｐ型ＩｎＡｌＰクラッド層
１１５…ｐ型ＩｎＧａＰ電流拡散層
１１６…ｐ型ＧａＡｓコンタクト層
１１７…反射防止膜
１１８…上部電極（ｐ側電極）
１１９…下部電極（ｎ側電極）ｎ側電極
【発明の属する技術分野】
本発明は、ＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）等の半導体発光素子に係わり、特に光取り出し面の粗面化をはかった半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来、高輝度のＬＥＤは、半導体基板上にダブルへテロ構造等からなる発光部を形成し、この発光部の上に電流拡散層を形成することによって構成される。このため、高輝度のＬＥＤを樹脂によってパッケージングした場合、電流拡散層の上部は、素子保護のための透明樹脂で覆われた構造となってしまう。
【０００３】
このような構造では、電流拡散層（屈折率：３．１〜３．５）と透明樹脂（屈折率：１．５程度）との間の臨界角は２５〜２９度となる。発光部から透明樹脂側に向かう光のうち、電流拡散層と透明樹脂との界面に対する入射角が上記の臨界角よりも大きくなる光は全反射する。この影響で、ＬＥＤの内部で発生した光が外部に放出される確率が著しく低下する。そして、ＬＥＤの内部で発生した光が外部に放出される確率（光取り出し効率）は、２０％程度になっているのが現状である。
【０００４】
なお、電流拡散層の上部に高屈折率膜を形成し、臨界角を大きくすることによって光取り出し効率を向上させる方法もある。しかし、この方法を用いても、効率向上分は２０％程度と低いものであった。
【０００５】
【発明が解決しようとする課題】
このように従来、透明樹脂にてパッケージングするＬＥＤにおいては、発光層を含む半導体多層膜の最上層と透明樹脂との境界で、界面に斜め方向から入射する光の大部分が全反射するため、光取り出し効率が低下するという問題があった。また、この問題はＬＥＤに限るものではなく、面発光型のＬＤに関しても同様に言えることである。
【０００６】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、発光層を含む半導体多層膜の最上層と透明樹脂との境界における光の全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかり得る半導体発光素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
【０００８】
即ち本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられた複数の錐体状の突起物とを具備してなる面発光型の半導体発光素子であって、前記複数の突起物における底面と側面との交差角度は、３０度以上で７０度以下に設定されていることを特徴とする。
【０００９】
また本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜とを具備してなる半導体発光素子であって、前記半導体多層膜の前記基板と反対側の光取り出し面が多数の凹凸形状を有するように粗面加工され、この粗面加工された面における各凹凸の頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする
また本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられ、表面が複数の凹凸形状を有するように粗面加工された反射防止膜とを具備してなる半導体発光素子であって、前記反射防止膜の各凹凸における頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする。
【００１０】
また本発明は、主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に部分的に形成された第１の電極と、前記半導体多層膜の光取り出し面側に前記第１の電極を除く部分に設けられ、表面が多数の凹凸形状を有するように粗面加工された反射防止膜と、前記基板の裏面側の全面に形成された第２の電極とを具備してなる半導体発光素子であって、前記反射防止膜の凹凸における頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする。
【００１１】
また本発明は、第１導電型の化合物半導体基板と、前記基板上に第１導電型のクラッド層，活性層，及び第２導電型のクラッド層を形成してなるダブルへテロ構造部と、前記ダブルへテロ構造部の第２導電型クラッド層上に形成された第２導電型の電流拡散層と、前記電流拡散層上に形成された第２導電型のコンタクト層と、前記コンタクト層上に選択的に形成された上部電極と、前記基板の裏面側に形成された下部電極と、前記コンタクト層上で前記電極が形成されてない部分に形成された反射防止膜とを具備してなる半導体発光素子であって、前記反射防止膜の表面は多数の凹凸を有する形状に粗面加工され、粗面加工による凹凸における頂部と底部との距離（凹凸の高さ）は、５０ｎｍ以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする。
【００１２】
（作用）
本発明によれば、半導体多層膜の光取り出し面側に複数の錐体状の突起物を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、突起物の底面と側面との交差角度を３０度より大きく設定することにより、光取り出し効率を大幅に向上させることが可能となる。
【００１３】
ここで、上記の交差角度３０度と云う値は本発明者らの鋭意研究及び実験によって見出されたものであり、交差角度が３０度より小さいと光取り出し効率の向上効果はあまり認められず、交差角度が３０度以上になると１割以上の光取り出し効率の向上が認められた。また、交差角度が７０度越えると光取り出し効率の低下が認められると共に、その製作が難しくなる。従って、単に光取り出し面を粗面化するのではなく、突起物の底面と側面との交差角度を３０度以上で７０度以下に設定することにより、光取り出し効率の大幅な向上を実現できることになる。
【００１４】
また本発明によれば、半導体多層膜の光取り出し面側に表面を粗く形成した反射防止膜を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、反射防止膜の表面ラフネスを５０ｎｍ以上、より望ましくは２００ｎｍ以上で発光波長以下に設定することにより、光取り出し効率を大幅に向上させることが可能となる。また、反射防止膜の屈折率を、本素子をパッケージする際に用いる透明樹脂と半導体多層膜の最上層との間に設定することにより、光取り出し効率の向上効果を更に高めることができる。
【００１５】
ここで、従来構造では、半導体多層膜の屈折率が約３．５であるのに対して樹脂封止のための透明樹脂の屈折率は約１．５であり、大きな屈折率差がある。この場合、半導体多層膜側から透明樹脂側に向かう光における全反射の臨界角が小さくなる。本発明では、半導体多層膜と透明樹脂との間に屈折率がこれらの中間の反射防止膜（屈折率が１．５〜３．５）を形成することにより、全反射の臨界角を大きくすることができ、これにより光取り出し効率の向上をはかることができる。しかも、反射防止膜の表面を粗面加工することにより、更なる光取り出し効率の向上を実現できることになる。
【００１６】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１７】
（第１の実施形態）
図１（ａ）〜（ｃ）は、本発明の第１の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図である。
【００１８】
まず、図１（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１０の上に、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により、０．５μｍ厚のｎ型ＧａＡｓバッファ層１１を成長する。その後、Ｖ属元素の原料ガスとしてＰＨ3 を用いたＭＯＣＶＤ法により、ＰＨ3 分圧が２００Ｐａ、トータル圧力が５×１０3 Ｐａの条件で、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１２と１．０μｍ厚のノンドープＩｎ0.5（Ｇａ0.55Ａｌ0.45）0.5Ｐ活性層１３を順次成長する。
【００１９】
続いて、ＰＨ3 分圧を１０Ｐａに低減し、トータル圧力を５×１０3 Ｐａのまま変化させずに、ＭＯＣＶＤ法により、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１４を成長する。その後、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により、０．１μｍ厚のｐ型ＧａＡｓコンタクト層１６を成長する。ここで、バッファ層１１からコンタクト層１６までの各エピタキシャル層は同一チャンバ内で連続して成長する。
【００２０】
上記のようにｐ型ＩｎＡｌＰクラッド層１４を成長する際に、ＭＯＣＶＤ法におけるＰＨ3 分圧を十分に低く（２０Ｐａ以下）にすると、エピタキシャル成長膜は表面が荒れた状態になる。具体的には、図２に示すように、ＩｎＡｌＰクラッド層１４の成長表面に錐体状の突起部２０が生じる。そして、この突起部２０の基板表面に対する角度、即ち突起部２０の底面と側面との交差角度αは３０度より大きくなる。
【００２１】
ここで、ＩｎＡｌＰクラッド層１４の成長時のＰＨ3 分圧が２０Ｐａを越える場合、該クラッド層１４の表面荒れが少なくなり、突起部における交差角度３０度以上を実現できなくなる可能性が高くなる。一方、ＰＨ3 分圧が１Ｐａよりも低くなると、クラッド層１４の表面荒れが大きくなりすぎ、しかもクラッド層１４の結晶性も悪くなる。従って、ＩｎＡｌＰクラッド層１４の成長時のＰＨ3 分圧の望ましい範囲は、１〜２０Ｐａであった。
【００２２】
次いで、図１（ｂ）に示すように、ＧａＡｓコンタクト層１６上の一部に透明電極としてのＩＴＯ膜１７をスパッタ法により形成する。続いて、ＩＴＯ膜１７の上にｐ側電極（Ｚｎを含むＡｕ）２３を形成する。より具体的には、ＩＴＯ膜１７の上に電流ブロック層２１とＧａＡｓ層２２を成長した後、これらがチップ中心部に残るように選択エッチングする。そして、全面にＡｕＺｎ電極２３を形成した後、この電極２３をＧａＡｓ層２２上とＩＴＯ膜１７上の一部に残るようにパターニングする。
【００２３】
図３は、ｐ側電極２３のパターンの例を示す平面図である。この電極パターンは、ボンディングワイヤ等を接着するために素子中央部に設けられた円形のパッド部２３ａ、素子周辺部に設けられた周辺部２３ｂ、パッド部２３ａと周辺部２３ｂとを接続する接続部２３ｃからなる。
【００２４】
次いで、図１（ｃ）に示すように、ＧａＡｓ基板１０の裏面を研磨して１００μｍ厚まで薄くした後に、基板裏面にｎ側電極２５（Ｇｅを含むＡｕ）を形成する。その後、Ａｒ雰囲気中で４５０℃，１５分の熱処理工程を施す。続いて、各層１１〜２２及び電極２３，２５を形成した基板１０をスクライブすることによりチップ化する。そして、個々のチップ毎に、光取り出し面側を図示しない透明樹脂で覆うように樹脂パッケージの組立を行う。
【００２５】
なお、図１では１つのチップ部分しか示していないが、実際には複数チップを同時に形成するために、１つの基板１０上に図１の構成部分が複数個形成されている。そして、最終段階で基板１０をスクライブすることにより、基板１０が複数チップに分離されることになる。
【００２６】
このように本実施形態によれば、ｐ型ＩｎＡｌＰクラッド層１４の成長時にＰＨ3 分圧を通常よりも低く設定することにより、クラッド層１４の表面に錐体状の突起部２０を形成することができる。この突起部２０の形成により、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。特に、ＩｎＡｌＰクラッド層１４の成長時のＰＨ3 分圧を１〜２０Ｐａに設定することにより、表面円錐の角度αを３０度以上にすることができる。
【００２７】
ここで、突起部２０の基板表面と成す角度αと樹脂入射確率（光取り出し効率）との関係を、図４に示す。図４で、横軸は角度、縦軸は光取り出し効率を示している。光取り出し効率は、突起部２０が無く表面が平坦な場合を１としている。角度αが３０度以上になると１割以上の向上が認められた。また、角度αが大きくなりすぎると逆に効率の低下が認められ、７０度を超えると１割以下になった。従って、角度αの望ましい範囲は３０度以上で７０度以下である。
【００２８】
本実施形態のような突起部構造を採用することにより、図４に示すように、光取り出し効率が従来の１．１５倍に向上した。このように、基本的なデバイス構造を変えることなく光取り出し効率を上昇させることができるのは、ＬＥＤにとって極めて大きな効果である。
【００２９】
なお、突起部２０の基板表面と成す角度αを３０度以上にする場合、必ずしも全ての突起部がこれを満足する必要はなく、大部分（例えば９０％以上）がこれを満足するものであればよい。ちなみに、全ての突起部が角度αが３０度以上で７０度以下となるように作ろうとしても、一部に角度αが３０度より小さい部分や７０度を越える部分が出現することがあるが、この部分の割合が十分に低いものであれば何ら問題ない。
【００３０】
このように本実施形態では、単に光取り出し面を粗面化するのではなく、突起部２０の底面と側面との交差角度αを３０度以上で７０度以下に設定することにより、光取り出し効率の大幅な向上を実現できることになる。
【００３１】
なお、光取り出し面側に形成される突起部２０の周期が極端に小さくなると光取り出し効率の向上効果は少なくなる。本発明者らの実験によれば、突起部の突起部２０の周期が０．５μｍ以上であれば十分な効果が認められた。また、透明電極２０上の電流ブロック層２１とＧａＡｓ層２２は必ずしも必要でなく、透明電極上２０に直接金属電極２３を形成しても、同様な効果を確認している。
【００３２】
（第２の実施形態）
図５は、本発明の第２の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図である。
【００３３】
本実施形態は、ｎ，ｐの成長層を第１の実施形態と逆にしたものであり、基本的な構成及び製法は第１の実施形態と同様である。
【００３４】
ｐ型ＧａＡｓ基板３０の上に、０．５μｍ厚のｐ型ＧａＡｓバッファ層３１，０．６μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層３２，１．０μｍ厚のノンドープＩｎＧａＡｌＰ活性層３３，１．０μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層３４、０．１μｍ厚のｎ型ＧａＡｓコンタクト層３６がＭＯＣＶＤ法で成長され、その上に透明電極のＩＴＯ膜３７がスパッタで形成されている。
【００３５】
ここで、第１の実施形態と同様に、ｎ型ＩｎＡｌＰクラッド層３４を成長する際に、ＭＯＣＶＤ法におけるＰＨ3 分圧を十分に低く（２０Ｐａ以下）する。これにより、ｎ型ＩｎＡｌＰクラッド層３４の表面には、第１の実施形態と同様に錐体状の突起部が形成され、この突起部の基板表面に対する角度αは３０度よりも大きくなる。
【００３６】
また、ＩＴＯ膜３７の上に電流ブロック層４１とＧａＡｓ層４２が選択的に形成され、ＧａＡｓ層４２上及びＩＴＯ膜３７上の一部にＡｕＧｅからなるｎ側電極４３が形成されている。そして、ＧａＡｓ基板３０の裏面に、ＺｎＡｕからなるｐ側電極４５が形成されている。
【００３７】
このような構成であっても、ｎ型ＩｎＡｌＰクラッド層３４の表面に設けた錐体状の突起部により、パッケージのための透明樹脂に対する光の入射確率を高めることができ、第１の実施形態と同様の効果が得られる。
【００３８】
（第３の実施形態）
図６（ａ）（ｂ）は、本発明の第３の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図である。
【００３９】
まず、図６（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板５０の上に、ＭＯＣＶＤ法により、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層５２、１．０μｍ厚のノンドープＩｎ0.5（Ｇａ0.55Ａｌ0.45）0.5Ｐ活性層５３、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層５４、３．０μｍ厚のｎ型ＩｎＧａＰ電流拡散層５５、０．１μｍ厚のｐ−ＧａＡｓコンタクト層５６を上記順に成長する。これらのエピタキシャル成長には、第１の実施形態と同様にＭＯＣＶＤ法を用いた。
【００４０】
次いで、新たにエピタキシャル表面形状を変えるためのアニール工程（温度はエピタキシャル温度と同等又はそれ以上（６００℃以上））を導入することにより、電流拡散層５５の表面を荒らして突起部を形成する。その後、電流拡散層５５上にｐ側電極６３を形成し、更に基板５０の裏面にｎ側電極６５を形成した後に露出部のｐ−ＧａＡｓ層５６を除去することにより、図６（ｂ）に示す構造が実現される。
【００４１】
ここで、上記のアニール工程における表面粗面化について、更に詳しく説明しておく。アニール工程で使用するガスとして、水素等の不活性ガスとエピタキシャル膜（III-Ｖ族化合物、例えばＩｎＧａＡｌＰ）を構成するＶ属元素（例えばＰ）とは異なるＶ属ガス（例えばＡｓＨ3 ）を導入する。そして、エピタキシャル表面層のＶ属元素（Ｐ）の再蒸発を行う。さらに、次工程として、荒れた表面上にエピタキシャル工程（膜種：透明膜（例えばＧａＰ））を導入する。
【００４２】
これにより、図７に示すように、ＩｎＧａＰ電流拡散層５５の表面部でＰの抜けが起こり荒れた表面となる。そして、この荒れたＩｎＧａＰ５７に透明なＧａＰ層５８が成長されることになる。目的の表面形状は、発光効率を向上させる構造として、従来のエピタキシャル表面の形状であった鏡面（Ｒmax＝５ｎｍ）状態から、複数の凸状の円錐が連なる形状とする。ここで、底面と垂直断面の交差角度は３０度よりも大きい角度である。
【００４３】
このような構成であっても、光取り出し側の電流拡散層５５の表面に設けた円錐体状の突起部により、光の樹脂入射確率を高めることができ、第１の実施形態と同様の効果が得られる。
【００４４】
なお、ｐ−ＧａＡｓコンタクト層５６は電極部以外では除去しなくてもよいが、発光波長の光吸収となる場合は除去した方が望ましい。
【００４５】
（第４の実施形態）
図８は、本発明の第４の実施形態に係わる面発光型ＬＤの素子構造を示す断面図である。
【００４６】
まず、２５０μｍ厚のｎ型ＧａＡｓ基板７０の上に、０．５μｍ厚のｎ型ＧａＡｓバッファ層７１を成長し、その上にｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｎ−ＧａＡｓの積層構造からなるＤＢＲ反射層７８を成長する。続いて、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層７２、ノンドープのＩｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐ／Ｉｎ0.5 Ｇａ0.5 ＰのＭＱＷ活性層７３、更に０．６μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層７４を成長してダブルへテロ構造部を形成する。続いて、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｐ−ＧａＡｓの積層構造からなるＤＢＲ反射層７９を成長した後に、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐ電流拡散層７６、更に０．１μｍ厚のｐ型ＧａＡｓコンタクト層７７を成長する。
【００４７】
ここで、バッファ層７１からコンタクト層７７までのエピタキシャル膜は、ＭＯＣＶＤ法を用いて同一チャンバ内で連続して成長し、用いるガスの種類や圧力は各層が良好に成長される条件にする。但し、電流拡散層７６を形成する際には、第１の実施形態と同様にＰＨ3 分圧を十分に低減し（例えば１０Ｐａ）、成長表面が荒れるようにする。
【００４８】
次いで、コンタクト層７７上にレジストパターンを形成した後、このレジストパターンをマスクにｎ型クラッド層７２までエッチングすることにより、レーザーリッジの形成を行う。続いて、リッジの上面を除くように絶縁膜８１を形成した後、ｐ側電極（Ｚｎを含むＡｕ）を蒸着する。そして、レジストマスクを用いてｐ側電極のリッジ中央部に位置する部分を除去し、更にｐ−ＧａＡｓコンタクト層７７を除去することにより、上部電極８３を形成する。続いて、ＧａＡｓ基板７０を研磨し１００μｍ厚にした後に、ｎ側電極（Ｇｅを含むＡｕ）８５を形成する。次いで、Ａｒ雰囲気中で４５０℃，１５分の熱処理を行う。続いて、基板７０をスクライブすることによりチップ化する。その後、樹脂パッケージに組立を行う。
【００４９】
このように構成された本実施形態においては、ｐ型電流拡散層７６の成長時にＰＨ3 分圧を低減することにより、ｐ型電流拡散層７６の表面に凹凸を形成し、表面円錐の角度を３０度よりも大きくすることができる。このため、第１の実施形態と同様に、光取り出し効率の向上をはかることができる。本実施形態のレーザは赤色発光であるが、赤以外の半導体レーザにおいても上記効果を確認している。
【００５０】
なお、ｐ−ＧａＡｓコンタクト層７７は除去しなくてもよいが、発光波長の光吸収となる場合は除去した方が望ましい。
【００５１】
（第５の実施形態）
図９（ａ）〜（ｃ）は、本発明の第５の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図である。
【００５２】
まず、図９（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１１０の上に、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により０．５μｍ厚のｎ型ＧａＡｓバッファ層１１１を成長する。続いて、Ｖ属元素の原料ガスとしてＰＨ3 を用いたＭＯＣＶＤ法により、ＰＨ3 分圧が２００Ｐａ、トータル圧力が５×１０3 Ｐａの条件で、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１１２、１．０μｍ厚のノンドープＩｎＧａＡｌＰ活性層１１３、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１１４、１．０μｍ厚のｐ型ＩｎＧａＰ電流拡散層１１５を順次成長する。その後、Ｖ属元素の原料ガスとしてＡｓＨ3 を用いたＭＯＣＶＤ法により、０．１μｍ厚のｐ型ＧａＡｓコンタクト層１１６を成長する。ここで、バッファ層１１１からコンタクト層１１６までの各エピタキシャル層は同一バッチで成長する。
【００５３】
次いで、図９（ｂ）に示すように、本実施形態の特徴である反射防止膜１１７を形成する。即ち、ポリイミド樹脂にＴｉＯ2 を添加して形成された屈折率＝２．０の反射防止膜１１７を、コンタクト層１１６上にスピンコートで成膜した後、該反射防止膜１１７の表面を発光波長以下の凹凸を持つ金型でプレス整形する。これにより、反射防止膜１１７の表面ラフネス（ＰＶ値（max-min））を発光波長以下に設定する。ここで、ＰＶ値とは、各凹凸における頂部（peak）と底部（valley）との距離（高さ）である。
【００５４】
次いで、反射防止膜１１７上にレジストマスク（図示せず）を形成し、ＲＩＥで電極形成部の反射防止膜１１７を除去した後、レジストマスクを除去する。続いて、図９（ｃ）に示すように、反射防止膜１１７及び露出したコンタクト層１１６上に電極材料（Ｚｎを含むＡｕ）を蒸着した後、レジストマスク（図示せず）を用いてパターニングすることにより上部電極（ｐ側電極）１１８を形成する。ｐ側電極１１８のパターンは、前記図３に示すものと同じである。
【００５５】
次いで、ＧａＡｓ基板１１０の裏面を研磨して１００μｍ厚にした後に、ｎ側電極となる下部電極１１９（Ｇｅを含むＡｕ）を形成する。その後、Ａｒ雰囲気中で４５０℃，１５分の熱処理工程を施す。続いて、基板１１０をスクライブすることによりチップ化する。そして、組立ワイヤボンディング後、エポキシ系樹脂（ｎ＝約１．５）を用いて樹脂封止する。
【００５６】
このように本実施形態によれば、反射防止膜１１７の表面を粗面化することにより、光取り出し効率が従来の約２０％から約３０％に向上した。即ち、光取り出し効率が従来の１．５倍に向上した。基本的なデバイス構造を変えることなく、光取り出し効率をこれだけ上昇させることができるのは、ＬＥＤにとって極めて大きな効果である。
【００５７】
図１０は、ＰＶ値と光取り出し効率との関係を示す図である。ＰＶ値が大きくなるに伴い取り出し効率は向上し、ＰＶ値が５０ｎｍとなると光取り出し効率は約１．５倍となり、ＰＶ値が２００ｎｍ以上となると光取り出し効率は約２倍でほぼ一定となる。図１１は、発光波長前後におけるＰＶ値と光取り出し効率との関係を示す図である。６４０ｎｍの発光波長に対し、それよりも短い方では十分な光取り出し効率が得られているが、それよりも高くなると光取り出し効率が急激に減少している。従って、ＰＶ値の望ましい範囲は、５０ｎｍ以上（より望ましくは２００ｎｍ以上）で且つ発光波長よりも短い値である。
【００５８】
なお、ＰＶ値が５０ｎｍ以上（より望ましくは２００ｎｍ以上）で且つ発光波長以下とは、必ずしも全ての凹凸でこれを満足する必要はなく、大部分（例えば９０％以上）でこれを満足すればよい。つまり、２００ｎｍ≦ＰＶ≦発光波長に形成しようとしても、一部にこれを外れる凹凸が出現することがあるが、これが十分に低い割合であれば何ら問題ない。
【００５９】
図１２は、本実施形態のように反射防止膜の表面を粗面化した場合の、屈折率と光取り出し効率との関係を示す図である。これは、反射防止膜の一主面に対し入射角−９０度から＋９０度で光を入射した場合に該反射防止膜の他の面から出力される光の割合を示している。屈折率が１．５（下地半導体層と同じ）を基準にすると、屈折率が２．０（本実施形態）で光取り出し効率は約５０％上昇し、屈折率が２．５では約１００％上昇しているのが分かる。
【００６０】
図１３は、反射防止膜の表面が平坦な場合の、屈折率と光取り出し効率との関係を示す図である。この場合、屈折率が２．０では８％、屈折率が２．５でも９％の上昇しか得られていない。このことから、光取り出し効率を向上させるには、反射防止膜の屈折率を高くするだけではなく、反射防止膜の表面の粗面化が必須であることが分かる。
【００６１】
本発明者らの実験によれば、光取り出し効率の向上という観点から、反射防止膜の表面ラフネス（ＰＶ値（max-min））を発光波長λ以下にすれば十分な効果が得られることを確認している。さらに、反射防止膜の表面形状として、周期が０．５λ以下の円錐形状、又は多角形状（三角錐，四角錐，六角錐など）にすればより確実な効果が得られることも確認している。
【００６２】
このように本実施形態によれば、半導体多層膜の光取り出し面側に表面を粗く形成した反射防止膜を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、反射防止膜の表面ラフネスを発光波長以下に設定することにより、光取り出し効率を大幅に向上させることが可能となる。また、反射防止膜の屈折率を、本素子をパッケージする際に用いる透明樹脂と半導体多層膜の最上層との間に設定することにより、光取り出し効率の向上効果を更に高めることができる。
【００６３】
ここで、従来構造では、半導体多層膜の屈折率が約３．５であるのに対して樹脂封止のための透明樹脂の屈折率は約１．５であり、大きな屈折率差がある。この場合、半導体多層膜側から透明樹脂側に向かう光における全反射の臨界角が小さくなる。本実施形態では、半導体多層膜と透明樹脂との間に屈折率がこれらの中間の反射防止膜（屈折率が１．５〜３．５）を形成することにより、全反射の臨界角を大きくすることができ、これにより光取り出し効率の向上をはかることができる。しかも、反射防止膜の表面を粗面加工することにより、更なる光取り出し効率の向上を実現できることになる。
【００６４】
なお、ＬＥＤの発光波長は緑に限るものではなく、緑以外の可視光製品においても、上記効果を確認している。また、反射防止膜における波長以下の凹凸の形状は、図１４（ａ）〜（ｅ）に示すどの構造でも光取り出し効率が向上することを確認している。
【００６５】
また、ＬＥＤ材料としては、ＩｎＧａＡｌＰ以外にも、ＩｎＧａＡｌＡｓ系，ＡｌＧａＡｓ系，ＧａＰ系でも同様の効果を確認している。さらに、反射防止膜の材料としては、アクリル樹脂にＴｉＯ2 ，ＴａＯ2 ，ＺｒＯ2 、を混入したものでも同様な効果が得られる。
【００６６】
（第６の実施形態）
図１５は、本発明の第６の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図である。
【００６７】
本実施形態は、第５の実施形態におけるｐ／ｎを反転した構造であり、製法は第５の実施形態と実質的に同じである。即ち、厚さ２５０μｍのｐ型ＧａＡｓ基板１２０の上に、０．５μｍ厚のｐ型ＧａＡｓバッファ層１２１、０．６μｍ厚のｐ型のＩｎ0.5 Ａｌ0.5 Ｐクラッド層１２２、１．０μｍ厚のノンドープＩｎ0.5（Ｇａ0.55Ａｌ0.45）0.5 Ｐ活性層１２３、１．０μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１２４、１．０μｍ厚のｎ型ＩｎＧａＰ電流拡散層１２５、０．１μｍ厚のｎ型ＧａＡｓコンタクト層１２６が同一バッチで成長形成されている。
【００６８】
そして、第１の実施形態と同様に、コンタクト層１２６上に屈折率＝２．０の反射防止膜１２７がスピンコートで成膜され、その表面は金型によるプレス整形により粗面化されている。反射防止膜１２７の一部（電極形成部）は除去され、この部分に露出したコンタクト層１２６上に上部電極（ｎ側電極）１２８が形成されている。また、ＧａＡｓ基板１２０の裏面には、ｐ側電極となる下部電極１２９が形成されている。そして、上記構成されたウェハはスクライブによりチップ化され、組立ワイヤボンディング後に樹脂封止されるものとなっている。
【００６９】
このような構成であっても、第５の実施形態と同様に、光取り出し効率が従来の約２．５倍に向上した。また、緑以外の可視光製品においても同様の効果が得られ、さらに前記図１４（ａ）〜（ｅ）に示すどの構造でも光取り出し効率が向上することを確認した。
【００７０】
（第７の実施形態）
図１６は、本発明の第７の実施形態に係わる面発光レーザの素子構造を示す断面図である。
【００７１】
まず、２５０μｍ厚のｎ型ＧａＡｓ基板１３０の上に、０．５μｍ厚のｎ型ＧａＡｓバッファ層１３１を成長した後、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｎ−ＧａＡｓの積層構造からなる多層反射膜１３２を成長した。続いて、０．６μｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１３３と、ノンドープのＩｎ0.5（Ｇａ0.55Ａｌ0.45）０．５Ｐ／Ｉｎ0.5 Ｇａ0.5 ＰからなるＭＱＷの活性層１３４と、０．６μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１３５を成長した。その後、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐ／ｐ−ＧａＡｓの積層構造からなる多層反射膜１３６を成長した。さらに、１．０μｍ厚のｐ型Ｉｎ0.5 Ａｌ0.5 Ｐ電流拡散層１３７、０．１μｍ厚のｐ−ＧａＡｓコンタクト層１３８を成長した。ここで、バッファ層１３１からコンタクト層１３８までの各エピタキシャル層は、同一バッチで成長した。
【００７２】
次いで、コンタクト層１３８上にレジストマスクをストライプ状に形成した後、表面からｎ型クラッド層１３３までウェットエッチングすることにより、レーザリッジ形成を行った。続いて、リッジの上面を除くように０．５μｍ厚のＳｉＯ2 絶縁膜１４１を形成した。さらに、コンタクト層１３８及び絶縁膜１４１上にｐ側電極（Ｚｎを含むＡｕ）を蒸着し、レジストマスクで上部電極１４２を形成した。ここで、上部電極１４２は、コンタクト層１３８の上面周辺部に接触することになり、コンタクト層１３８の上面中央部は露出することになる。
【００７３】
次いで、ポリイミド樹脂にＴｉＯ2 を添加した屈折率２．０の反射防止膜１４４をスピンコートで成膜し、その表面を波長以下の凹凸を持つ金型でプレス整形する。これにより、反射防止膜１４４の表面ラフネス（ＰＶ値（max-min））を発光波長以下に設定する。その後、反射防止膜１４４の不要部分を除去する。
【００７４】
次いで、ＧａＡｓ基板１３０の裏面側を研磨し１００μｍ厚にした後に、ｎ側電極（Ｇｅを含むＡｕ）１４３を形成する。さらに、熱処理として、Ａｒ雰囲気中で４５０℃、１５分行う。そして、ウエハにスクライブを行いチップ化した後、エポキシ系樹脂（ｎ＝約１．５）パッケージに組立を行う。
【００７５】
このような構成であっても、第５の実施形態と同様に、屈折率が下地半導体層と封止樹脂との中間であり、表面が粗面化された反射防止膜１４４を形成することにより、光取り出し効率の大幅な向上をはかることができる。さらに第５の実施形態と同様に、反射防止膜の表面形状は、前記図１４（ａ）〜（ｅ）に示すどの構造でも光取り出し効率が向上することを確認している。また、半導体材料としては、ＩｎＧａＡｌＰ以外にも、ＩｎＧａＡｌＡｓ系，ＡｌＧａＡｓ系，ＧａＰ系でも同様の効果を確認している。さらに、反射防止膜の材料としては、アクリル樹脂にＴｉＯ2 ，ＴａＯ2 ，ＺｒＯ2 を混入したものでも同様な効果が得られる。
【００７６】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。第１及び第４の実施形態では、結晶表面を荒らす方法として、成長時のＰＨ3 分圧を１０Ｐａにしたが、ＰＨ3 分圧は１〜２０Ｐａの範囲で適宜定めればよい。また、第３の実施形態では、結晶表面を荒らす方法として、ＡｓＨ3 を導入してアニールしたが、このアニール時に用いるガスはＡｓＨ3 に限るものではなく、粗面化すべき半導体層を構成するＶ属元素とは異なるＶ族元素と水素ガスを含むものであればよい。また、結晶表面を荒らす方法としては、上記した成長時のＰＨ3 分圧の低減化、成長後のアニールに限るものではなく、先端角１２０度以下のグラインダーで半導体層の表面をランダムに加工することでも可能である。
【００７７】
また、突起物は円錐に限るものではなく、三角錐，四角錐，六角錘等の角錐であってもよい。突起物は光取り出し面側において必ずしも全面に形成されている必要はないが、光取り出し面側における突起物の占有面積の割合はできるだけ大きい方が望ましく、５０％以上であれば十分な効果が得られる。
【００７８】
ここで、光取り出し効率は占有面積に比例するため、突起部の占有面積が５０％以下では光取り出し効果は１／２となる（１．１倍以下）。また、突起部の周期が０．２〜０．５μｍでは光取り出し向上効果が小さくなり（１．１倍以下）、０．２μｍ以下ではグランデッドインデックス（graded-index）効果が生じることになる。
【００７９】
第５〜第７の実施形態では、反射防止膜を粗面化するために凹凸を有する金型を用いたが、この代わりに、反射防止膜を成膜した後に、グラインダーでランダム方向に表面を荒らすようにしてもよい。この場合、樹脂系以外の各種材料を用いることが可能となる。
【００８０】
また、表面ラフネス（ＰＶ値）が５０ｎｍ以上で且つ発光波長以下という規定は、必ずしも反射防止膜に限るものではなく、半導体多層膜の光取り出し面側であれば他の層にも適用できる。具体的には、拡散層やコンタクト層に適用することもできる。即ち、第１〜第４の実施形態において、凹凸加工した表面における表面ラフネス（ＰＶ値）を発光波長以下に設定してもよい。更に、表面ラフネス（ＰＶ値）が発光波長以上という規定と、αが３０度以上という規定を両方満たすようにしても良い。
【００８１】
また、上部電極から活性層までの間で上部電極直下以外に電流を十分に広げることができるならば、電流拡散層は必ずしも必要なく、省略することも可能である。さらに、発光素子を構成する半導体層の材料，組成，厚さ等の条件は、仕様に応じて適宜変更可能である。
【００８２】
また、実施形態では、透明樹脂を用いて樹脂封止する例を説明したが、本発明は樹脂封止する場合に限るものではない。樹脂封止しない場合、反射防止膜に直接接するのは空気となるが、この場合も半導体多層膜と空気との屈折率差が大きいため、反射防止膜を形成したことによる光取り出し効率の向上効果は同様に得られる。
【００８３】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００８４】
【発明の効果】
以上詳述したように本発明によれば、発光層を含む半導体多層膜の光取り出し面側に複数の錐体状の突起物を設け、該突起物の側面と光取り出し面との交差角度を３０度以上７０度以下に設定することにより、半導体多層膜の最上層と透明樹脂との境界における全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかることができる。
【００８５】
また本発明によれば、発光層を含む半導体多層膜の光取り出し面側に反射防止膜を形成し、この反射防止膜の表面を荒らすことにより、半導体多層膜の最上層と透明樹脂との境界における光の全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図。
【図２】図１のＬＥＤにおける光取り出し面側に形成された突起物の形状を拡大して示す断面図。
【図３】図１のＬＥＤにおける電極パターンの例を示す平面図。
【図４】図１のＬＥＤにおける突起部の側面と基板表面の成す角度αと、光取出し効果との関係を示す図。
【図５】第２の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図。
【図６】第３の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図。
【図７】第３の実施形態における光取り出し面付近の構造を拡大して示す断面図。
【図８】第４の実施形態に係わる面発光型ＬＤの素子構造を示す断面図。
【図９】第５の実施形態に係わる緑色ＬＥＤの素子構造及び製造工程を示す断面図。
【図１０】図５のＬＥＤにおける凹凸の高さと光取り出し効率との関係を示す特性図。
【図１１】発光波長前後における、凹凸の高さと光取り出し効率との関係を示す特性図。
【図１２】反射防止膜の表面を粗面化した場合の屈折率と光取り出し効率との関係を示す図。
【図１３】反射防止膜の表面が平坦な場合の屈折率と光取り出し効率との関係を示す図。
【図１４】反射防止膜の粗面形状の例を示す断面図。
【図１５】第６の実施形態に係わる緑色ＬＥＤの素子構造を示す断面図。
【図１６】第７の実施形態に係わる面発光ＬＤの素子構造を示す断面図。
【符号の説明】
１０…ｎ型ＧａＡｓ基板
１１…ｎ型ＧａＡｓバッファ層
１２…ｎ型ＩｎＡｌＰクラッド層
１３…ＩｎＧａＡｌＰ活性層
１４…ｐ型ＩｎＡｌＰクラッド層
１６…ｎ型ＧａＡｓコンタクト層
１７…ＩＴＯ膜
２０…突起部
２１…電流ブロック層
２２…ＧａＡｓ層
２３…ＡｕＺｎ電極（ｐ側電極）
２５…ＡｕＧｅ電極（ｎ側電極）
１１０…ｎ型ＧａＡｓ基板
１１１…ｎ型ＧａＡｓバッファ層
１１２…ｎ型ＩｎＡｌＰクラッド層
１１３…ＩｎＧａＡｌＰ活性層
１１４…ｐ型ＩｎＡｌＰクラッド層
１１５…ｐ型ＩｎＧａＰ電流拡散層
１１６…ｐ型ＧａＡｓコンタクト層
１１７…反射防止膜
１１８…上部電極（ｐ側電極）
１１９…下部電極（ｎ側電極）ｎ側電極
Claims (12)
- 主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜とを具備してなる半導体発光素子であって、
前記半導体多層膜の前記基板と反対側の光取り出し面が多数の凹凸形状を有するように粗面加工され、この粗面加工された面における各凹凸の頂部と底部との距離（凹凸の高さ）は、２００ｎｍ以上で且つ前記発光層における発光波長λ以下に設定され、前記凹凸の周期は０．５λ以下に設定されていることを特徴とする半導体発光素子。 - 主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられ、表面が複数の凹凸形状を有するように粗面加工された反射防止膜とを具備してなる半導体発光素子であって、
前記反射防止膜の各凹凸における頂部と底部との距離（凹凸の高さ）は、２００ｎｍ以上で且つ前記発光層における発光波長λ以下に設定され、前記凹凸の周期は０．５λ以下に設定されていることを特徴とする半導体発光素子。 - 主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に部分的に形成された第１の電極と、前記半導体多層膜の光取り出し面側に前記第１の電極を除く部分に設けられ、表面が多数の凹凸形状を有するように粗面加工された反射防止膜と、前記基板の裏面側の全面に形成された第２の電極とを具備してなる半導体発光素子であって、
前記反射防止膜の凹凸における頂部と底部との距離（凹凸の高さ）は、２００ｎｍ以上で且つ前記発光層における発光波長λ以下に設定され、前記凹凸の周期は０．５λ以下に設定されていることを特徴とする半導体発光素子。 - 前記半導体多層膜は活性層をクラッド層で挟んだダブルへテロ構造部を有し、このダブルへテロ構造部の前記基板と反対側のクラッド層上に透明電極が形成され、前記透明電極の直下のクラッド層の表面が粗面加工されていることを特徴とする請求項１記載の半導体発光素子。
- 前記半導体多層膜は活性層をクラッド層で挟んだダブルへテロ構造部を有し、このダブルへテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記電流拡散層の表面が粗面加工されていることを特徴とする請求項１記載の半導体発光素子。
- 前記半導体多層膜は活性層をクラッド層で挟んだダブルへテロ構造部を有し、このダブルへテロ構造部の基板と反対側のクラッド層上に電流拡散層が形成されていることを特徴とする請求項２記載の半導体発光素子。
- 前記半導体多層膜は活性層をクラッド層で挟んだダブルへテロ構造部を有し、このダブルへテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記第１の電極及び反射防止膜は前記電流拡散層の表面に形成されていることを特徴とする請求項３記載の半導体発光素子。
- 前記活性層はＩｎＧａＡｌＰであり、前記クラッド層はＩｎＡｌＰであることを特徴とする請求項４〜７の何れかに記載の半導体発光素子。
- 前記反射防止膜の屈折率は、前記半導体多層膜の光取り出し面側に充填する透明樹脂よりも高く、且つ前記半導体多層膜の最上層よりも低く設定されていることを特徴とする請求項２又は３記載の半導体発光素子。
- 第１導電型の化合物半導体基板と、前記基板上に第１導電型のクラッド層，活性層，及び第２導電型のクラッド層を形成してなるダブルへテロ構造部と、前記ダブルへテロ構造部の第２導電型クラッド層上に形成された第２導電型の電流拡散層と、前記電流拡散層上に形成された第２導電型のコンタクト層と、前記コンタクト層上に選択的に形成された上部電極と、前記基板の裏面側に形成された下部電極と、前記コンタクト層上で前記電極が形成されてない部分に形成された反射防止膜とを具備してなる半導体発光素子であって、
前記反射防止膜の表面は多数の凹凸を有する形状に粗面加工され、粗面加工による凹凸における頂部と底部との距離（凹凸の高さ）は、２００ｎｍ以上で且つ前記発光層における発光波長λ以下に設定され、前記凹凸の周期は０．５λ以下に設定されていることを特徴とする半導体発光素子。 - 請求項２又は３記載の半導体発光素子を製造する方法であって、
前記反射防止膜の形成に際して、該反射防止膜を塗布形成した後に、凹凸を有する金型でプレス加工することを特徴とする半導体発光素子の製造方法。 - 請求項２又は３記載の半導体発光素子を製造する方法であって、
前記反射防止膜の形成に際して、該反射防止膜を成膜した後に、グラインダーでランダム方向に表面を荒らすことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179915A JP4098568B2 (ja) | 2001-06-25 | 2002-06-20 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-191724 | 2001-06-25 | ||
| JP2001191724 | 2001-06-25 | ||
| JP2001297042 | 2001-09-27 | ||
| JP2001-297042 | 2001-09-27 | ||
| JP2002179915A JP4098568B2 (ja) | 2001-06-25 | 2002-06-20 | 半導体発光素子及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003174191A JP2003174191A (ja) | 2003-06-20 |
| JP2003174191A5 JP2003174191A5 (ja) | 2005-09-29 |
| JP4098568B2 true JP4098568B2 (ja) | 2008-06-11 |
Family
ID=27347016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179915A Expired - Fee Related JP4098568B2 (ja) | 2001-06-25 | 2002-06-20 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4098568B2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1620903B1 (en) | 2003-04-30 | 2017-08-16 | Cree, Inc. | High-power solid state light emitter package |
| US7005679B2 (en) | 2003-05-01 | 2006-02-28 | Cree, Inc. | Multiple component solid state white light |
| DE10340271B4 (de) * | 2003-08-29 | 2019-01-17 | Osram Opto Semiconductors Gmbh | Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung |
| DE60341314C5 (de) | 2003-12-09 | 2023-03-23 | The Regents Of The University Of California | Hocheffiziente leuchtdioden auf galliumnitridbasis mit oberflächenaufrauhung |
| JP2005203737A (ja) * | 2003-12-19 | 2005-07-28 | Nitto Denko Corp | 半導体発光素子の製造方法 |
| US7189591B2 (en) | 2003-12-19 | 2007-03-13 | Nitto Denko Corporation | Process for producing light-emitting semiconductor device |
| JP2005209795A (ja) * | 2004-01-21 | 2005-08-04 | Koito Mfg Co Ltd | 発光モジュール及び灯具 |
| KR101079415B1 (ko) * | 2004-02-27 | 2011-11-02 | 엘지전자 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP2005251875A (ja) | 2004-03-02 | 2005-09-15 | Toshiba Corp | 半導体発光装置 |
| CN100356593C (zh) * | 2004-03-30 | 2007-12-19 | 晶元光电股份有限公司 | 高效率氮化物系发光元件 |
| JP2005354020A (ja) * | 2004-05-10 | 2005-12-22 | Univ Meijo | 半導体発光素子製造方法および半導体発光素子 |
| US7534633B2 (en) | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
| JP4812369B2 (ja) * | 2004-08-27 | 2011-11-09 | 京セラ株式会社 | 発光素子の製造方法 |
| EP1801892A4 (en) | 2004-08-31 | 2008-12-17 | Univ Meijo | METHOD FOR PRODUCING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND SEMICONDUCTOR LIGHT EMITTING ELEMENT |
| CN100438090C (zh) * | 2004-10-08 | 2008-11-26 | 晶元光电股份有限公司 | 发光元件 |
| KR100647815B1 (ko) * | 2004-12-23 | 2006-11-23 | (주)에피플러스 | 무반사 처리된 투명 전극층을 가지는 발광 다이오드 |
| KR100926319B1 (ko) * | 2005-07-12 | 2009-11-12 | 한빔 주식회사 | 광추출 효율이 개선된 발광다이오드 소자 및 이의 제조방법 |
| KR100610639B1 (ko) * | 2005-07-22 | 2006-08-09 | 삼성전기주식회사 | 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 |
| KR100690366B1 (ko) | 2005-08-26 | 2007-03-09 | 서울옵토디바이스주식회사 | 광추출을 위한 거칠어진 표면을 갖는 발광 다이오드 및그것을 제조하는 방법 |
| JP4961887B2 (ja) * | 2005-09-07 | 2012-06-27 | 豊田合成株式会社 | 固体素子デバイス |
| JP4849866B2 (ja) * | 2005-10-25 | 2012-01-11 | 京セラ株式会社 | 照明装置 |
| JP4986445B2 (ja) | 2005-12-13 | 2012-07-25 | 昭和電工株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| JP2007173482A (ja) * | 2005-12-21 | 2007-07-05 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
| KR20090009772A (ko) | 2005-12-22 | 2009-01-23 | 크리 엘이디 라이팅 솔루션즈, 인크. | 조명 장치 |
| JP5082097B2 (ja) * | 2006-02-28 | 2012-11-28 | 国立大学法人 筑波大学 | 反射防止構造および該反射防止構造を有する発光素子 |
| JP2007243047A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Works Ltd | 発光素子の製造方法 |
| TWI299917B (en) * | 2006-03-17 | 2008-08-11 | Epistar Corp | Light-emitting diode and method for manufacturing the same |
| US7955531B1 (en) * | 2006-04-26 | 2011-06-07 | Rohm And Haas Electronic Materials Llc | Patterned light extraction sheet and method of making same |
| US7521727B2 (en) * | 2006-04-26 | 2009-04-21 | Rohm And Haas Company | Light emitting device having improved light extraction efficiency and method of making same |
| JP2008091664A (ja) * | 2006-10-03 | 2008-04-17 | Kyocera Corp | 発光素子及び照明装置並びに光ピックアップ |
| JP5116291B2 (ja) * | 2006-11-22 | 2013-01-09 | 京セラ株式会社 | 発光素子及び照明装置 |
| JP2008169318A (ja) * | 2007-01-12 | 2008-07-24 | Nitto Denko Corp | 高屈折率透明酸化チタン／樹脂組成物とそのような組成物を製造するためのコーティング組成物の製造方法 |
| JP5078488B2 (ja) | 2007-03-05 | 2012-11-21 | 富士フイルム株式会社 | 発光素子およびその製造方法ならびに光学素子およびその製造方法 |
| US20100104985A1 (en) | 2007-03-05 | 2010-04-29 | Tetsuya Watanabe | Compound for photoresist, photoresist liquid, and etching method using the same |
| TWI462324B (zh) * | 2007-05-18 | 2014-11-21 | Delta Electronics Inc | 發光二極體裝置及其製造方法 |
| JP2009010060A (ja) * | 2007-06-27 | 2009-01-15 | Touchtek Corp | 発光ダイオード及びその製造方法 |
| US9431589B2 (en) | 2007-12-14 | 2016-08-30 | Cree, Inc. | Textured encapsulant surface in LED packages |
| KR20090115906A (ko) * | 2008-05-05 | 2009-11-10 | 송준오 | 그룹 3족 질화물계 반도체 발광다이오드 소자를 위한 표면요철 형성 방법 |
| JP5336793B2 (ja) | 2008-08-29 | 2013-11-06 | 富士フイルム株式会社 | パターン形成体の製造方法および電磁ビーム加工装置 |
| JP5111305B2 (ja) | 2008-08-29 | 2013-01-09 | 富士フイルム株式会社 | パターン形成体およびその製造方法 |
| JP2010186723A (ja) | 2009-02-13 | 2010-08-26 | Fujifilm Corp | 有機ｅｌ装置及びその製造方法 |
| WO2012029735A1 (ja) * | 2010-09-02 | 2012-03-08 | 三菱化学株式会社 | 半導体チップの製造方法 |
| JP5569867B2 (ja) * | 2010-09-02 | 2014-08-13 | 三菱化学株式会社 | 半導体チップの製造方法 |
| JP5598318B2 (ja) * | 2010-09-09 | 2014-10-01 | 信越半導体株式会社 | 発光素子の製造方法 |
| JP2011066453A (ja) * | 2010-12-27 | 2011-03-31 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
| KR101186685B1 (ko) | 2011-12-15 | 2012-09-28 | 서울옵토디바이스주식회사 | 발광 소자 |
| CN104241262B (zh) | 2013-06-14 | 2020-11-06 | 惠州科锐半导体照明有限公司 | 发光装置以及显示装置 |
| KR102343099B1 (ko) * | 2017-06-07 | 2021-12-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0747881Y2 (ja) * | 1988-08-20 | 1995-11-01 | 日本ビクター株式会社 | 発光ダイオード |
| JPH0442582A (ja) * | 1990-06-08 | 1992-02-13 | Eastman Kodak Japan Kk | 発光ダイオードアレイ |
| JP3316062B2 (ja) * | 1993-12-09 | 2002-08-19 | 株式会社東芝 | 半導体発光素子 |
| JPH08213649A (ja) * | 1995-02-01 | 1996-08-20 | Sanken Electric Co Ltd | 半導体発光素子 |
| JP3240097B2 (ja) * | 1995-02-16 | 2001-12-17 | シャープ株式会社 | 半導体発光素子 |
| JPH08264901A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Electric Ind Ltd | エピタキシャルウェハおよびそれを用いた半導体レーザ素子ならびにその製造方法 |
| JPH1065211A (ja) * | 1996-08-19 | 1998-03-06 | Mitsubishi Chem Corp | 発光ダイオード |
| US6091085A (en) * | 1998-02-19 | 2000-07-18 | Agilent Technologies, Inc. | GaN LEDs with improved output coupling efficiency |
| JP3576432B2 (ja) * | 1998-10-10 | 2004-10-13 | Ｈｏｙａ株式会社 | 炭化珪素膜及びその製造方法 |
| JP2000133599A (ja) * | 1998-10-23 | 2000-05-12 | Oki Electric Ind Co Ltd | 結晶成長方法及び、これを用いた半導体レーザの製造方法 |
| JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
-
2002
- 2002-06-20 JP JP2002179915A patent/JP4098568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174191A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4098568B2 (ja) | 半導体発光素子及びその製造方法 | |
| US6900473B2 (en) | Surface-emitting semiconductor light device | |
| JP3802424B2 (ja) | 半導体発光素子及びその製造方法 | |
| US9349916B2 (en) | Semiconductor light emitting device having patterns | |
| JP3724620B2 (ja) | 発光ダイオードの製造方法 | |
| US8071992B2 (en) | Semiconductor light-emitting device | |
| JP4813394B2 (ja) | 端面発光型ｌｅｄ及びその製造方法 | |
| JP2006339627A (ja) | 垂直構造窒化物系半導体発光ダイオード | |
| JP4957130B2 (ja) | 発光ダイオード | |
| JP5032033B2 (ja) | 発光ダイオード | |
| JP2007281037A (ja) | 半導体発光素子及びその製造方法 | |
| JP4077137B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| JP3496512B2 (ja) | 窒化物半導体素子 | |
| JP2824371B2 (ja) | 発光ダイオード | |
| CN111261760A (zh) | 发光元件 | |
| KR100650996B1 (ko) | 미세 돌기를 형성한 표면부를 포함하는 질화물 반도체 발광 다이오드 및 그의 제조방법 | |
| JP2003110135A (ja) | 点発光型発光素子及び集光点発光型発光素子 | |
| JPH0738151A (ja) | 光半導体装置 | |
| JP2004356221A (ja) | 半導体発光素子及びその製造方法 | |
| JP2018050070A (ja) | 半導体発光素子 | |
| JP4162700B2 (ja) | 半導体発光素子 | |
| US20240113257A1 (en) | Light-emitting diode and light-emitting device | |
| JP2004356279A (ja) | 半導体発光素子の製造方法 | |
| KR101259473B1 (ko) | 고효율 발광 다이오드 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |