JP3586594B2 - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP3586594B2 JP3586594B2 JP23822599A JP23822599A JP3586594B2 JP 3586594 B2 JP3586594 B2 JP 3586594B2 JP 23822599 A JP23822599 A JP 23822599A JP 23822599 A JP23822599 A JP 23822599A JP 3586594 B2 JP3586594 B2 JP 3586594B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type
- multilayer reflective
- reflective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 275
- 239000000758 substrate Substances 0.000 claims description 73
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 16
- 238000007788 roughening Methods 0.000 claims description 15
- 238000000149 argon plasma sintering Methods 0.000 claims description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 5
- 238000009835 boiling Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000005253 cladding Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- 230000005855 radiation Effects 0.000 description 7
- 238000003892 spreading Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013308 plastic optical fiber Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XOOUIPVCVHRTMJ-UHFFFAOYSA-L zinc stearate Chemical compound [Zn+2].CCCCCCCCCCCCCCCCCC([O-])=O.CCCCCCCCCCCCCCCCCC([O-])=O XOOUIPVCVHRTMJ-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
- H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Description
【０００１】
【発明の属する技術分野】
この発明は、伝送用(特にＩＥＥＥ１３９４用)および表示用等に用いられる半導体発光素子、および、その製造方法に関する。
【０００２】
【従来の技術】
近年、光通信や表示パネル等に半導体発光素子が広く用いられている。その場合に用いられる半導体発光素子は、発光効率が高いこと、更に光通信用の半導体発光素子においては応答速度が高速であることが重要であり、近年開発が盛んに行われている。
【０００３】
通常の面発光型のＬＥＤ(発光ダイオード)では高速応答性が余りよくなく、１００Ｍbps〜２００Ｍbps程度が限界である。そこで、共鳴キャビティ(Resonant Cavity)型ＬＥＤと呼ばれる半導体発光素子が開発されている。この共鳴キャビティ型ＬＥＤは、２つのミラーで形成された共振器によって発生する定在波の腹の位置が発光層になるようにすることによって自然放出光を制御し、高速応答および高効率を実現する半導体発光素子である(特公平１０−２７４４５０３号公報、米国特許：５２２６０５３)。
【０００４】
特に、最近、比較的短い距離の通信にＰＯＦ(プラスチック・オプティカル・ファイバ)が利用され始め、このＰＯＦの低損失な波長領域である６５０nmでの高効率な発光が可能なＡlＧaＩnＰ系の半導体材料を発光層とする共鳴キャビティ型ＬＥＤが開発されている（High Brightness Visible Resonant Cavity Light Emitting Diode: IEEE PHOTONICS TECHNOLOGY LETTERS Vol.10 No.12 DECEMBER 1998)。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の共鳴キャビティ型ＬＥＤにおいては、以下のような問題がある。すなわち、従来の共鳴キャビティ型ＬＥＤおいては、垂直方向の共振波長λ1と斜め方向の共振波長λ2との大小関係がλ1＞λ2となり、ＬＥＤチップからの放射角度によってピーク波長が異なるという特性がある。通常、この放射角依存性は０.２nm/deg〜０.３nm/deg程度である。このことは、上記ＬＥＤチップを表示用として使用する場合には、見る角度によって色が変化してしまうという問題が発生する。
【０００６】
また、上記ＬＥＤチップを通信用として使用する場合には、例えばプラスチックファイバによる通信用光源に使用する場合には、垂直方向でプラスチックファイバの損失が小さい６５０nmにピークを持つように作製したＬＥＤチップでは、斜め方向の発光光を利用するような光学系では６５０nmよりもピーク波長が短くなるため使用できないという問題が発生する。
【０００７】
そこで、この発明の目的は、発光波長の放射角依存性が小さい半導体発光素子およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の半導体発光素子は、ＧaＡs基板上に所定の間隔を有して形成された一対の多層反射膜で成る共振器と,上記共振器内における定在波の腹の位置に形成された発光層を有する半導体発光素子において、上記発光層に対してＧaＡs基板とは反対側に位置する上記多層反射膜上には、層数が１以上であって最上層の表面が粗面化されている半導体層が形成されており、上記発光層に対してＧ a Ａ s 基板側に位置する多層反射膜は , Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成され、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する多層反射膜は , Ａ l y Ｇ a z Ｉ n 1-y-z Ｐ（０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成されていることを特徴としている。
【０００９】
上記構成によれば、半導体発光素子の表面は粗面化されている。したがって、図７(a)に示すように、発光層から放射された光は、本半導体発光素子の表面から外部に出射される際に種々の方向に散乱されることになる。その結果、発光波長の放射角依存性が小さくなる。
【００１０】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板側に位置する多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成されているので、上記Ｇ a Ａ s 基板との熱膨張孫数の差が小さい。したがって、結晶成長時と結晶成長後との温度差による転位が発生し難い。このことによって、上記多層反射膜の層数を多くすることが可能になり、容易に高反射率が得られる。
【００１１】
一方、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する多層反射膜はＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成されているので、Ｇ a Ａ s 基板に格子整合する層が最もＡ l を含む場合でも２５％程度であり、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２である。したがって、耐湿性が大きく向上される。
【００１２】
また、上記第１の発明の半導体発光素子は、上記発光層を、単層あるいは複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成することが望ましい。
【００１３】
上記構成によれば、上記発光層が、単層又は複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成されている。したがって、波長が５６０nm〜６６０nmの発光光が得られる。
【００１４】
また、第２の発明の半導体発光素子の製造方法は、ＧaＡs基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜を形成する工程と、上記第１多層反射膜上に上記所定の間隔とは異なる間隔を有してＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜を形成する工程と、上記発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に,層数が１以上の半導体層を形成する工程と、上記半導体層における最上層の表面を粗面化する工程を備えたことを特徴としている。
【００１５】
上記構成によれば、一対の多層反射膜で成る共振器上に形成された半導体層における最上層の表面は粗面化されている。したがって、上記多層反射膜の反射率を低下させることなく、上記発光層から放射された光は、本半導体発光素子の表面から外部に出射される際に種々の方向に散乱される。その結果、発光波長の放射角依存性が小さくなる。
【００１６】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板側に位置する上記第１多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成されているので、上記Ｇ a Ａ s 基板との熱膨張孫数の差が小さい。したがって、結晶成長時と結晶成長後との温度差による転位が発生し難い。このことによって、上記多層反射膜の層数を多くすることが可能になり、容易に高反射率が得られる。
【００１７】
一方、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜はＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成されているので、Ｇ a Ａ s 基板に格子整合する層が最もＡ l を含む場合でも２５％程度であり、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２である。したがって、耐湿性が大きく向上される。
【００１８】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を、フォトリソグラフィおよびエッチングによって光散乱用のパターンを形成することによって行なうことが望ましい。
【００１９】
上記構成によれば、上記半導体層における最上層の表面に、フォトリソグラフィおよびエッチングによって光を散乱するようなパターンを形成するので、精度の高い微細パターンが形成される。したがって、発光波長の放射角依存性が小さくなるように表面粗面化の程度が制御される。
【００２０】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を研磨によって行なうことが望ましい。
【００２１】
上記構成によれば、上記半導体層における最上層の表面を研磨することによって粗面化するので、上記光散乱用のパターンを形成する場合のごとく複雑なフォトリソグラフィ工程を必要とはせず、より簡単な方法によって半導体発光素子が作成される。
【００２２】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層を,ＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)で形成し、上記半導体層における最上層の表面に対する粗面化を,少なくとも上記半導体層を塩酸中で煮沸することによって行なうことが望ましい。
【００２３】
上記構成によれば、塩酸中で煮沸することによって上記半導体層における最上層の表面に対する粗面化を行なうので、上記研磨による場合のようにウェハ全体を別の基板やシート等に貼り付けて保持する工程および洗浄する工程を必要とはしない。したがって、より簡単な方法によって半導体発光素子が作成される。
【００２４】
また、第３の発明は、ＧaＡs基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜を形成する工程と、上記第１多層反射膜上に上記所定の間隔とは異なる間隔を有してＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜を形成する工程と、上記第１多層反射膜と第２多層反射膜との対で成る共振器内における定在波の腹の位置に発光層を形成する工程と、上記発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に,上記ＧaＡs基板に対して格子定数が０.５％以上小さいＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層を含む層数が１以上の半導体層を形成することによって,上記半導体層における最上層の表面を粗面化する工程を備えたことを特徴としている。
【００２５】
上記構成によれば、上記発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に形成された半導体層の表面が、格子定数差によって粗面化される。こうして、一連の結晶成長工程のみによって上記半導体層の表面が粗面化されるので、結晶成長の後に別途上記粗面化を行なう工程を設ける必要がなく、さらに簡単な方法によって半導体発光素子が作成される。
【００２６】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板側に位置する上記第１多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成されているので、上記Ｇ a Ａ s 基板との熱膨張孫数の差が小さい。したがって、結晶成長時と結晶成長後との温度差による転位が発生し難い。このことによって、上記多層反射膜の層数を多くすることが可能になり、容易に高反射率が得られる。
【００２７】
一方、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜はＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成されているので、Ｇ a Ａ s 基板に格子整合する層が最もＡ l を含む場合でも２５％程度であり、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２である。したがって、耐湿性が大きく向上される。
【００２８】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２９】
＜第１実施の形態＞
図１は本実施の形態の半導体発光素子における表面図であり、図２は、図１におけるＡ−Ａ矢視断面図である。
【００３０】
本実施の形態における半導体発光素子は、ＡlＧaＩnＰ系のものであり、以下のようにして形成される。図３に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板１上に、膜厚が１μmのｎ型ＧaＡsバッファ層２、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ(ディストリビューテッド・ブラッグ・リフレクター)層３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層４、量子井戸活性層５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層６、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層７、膜厚が３μmのｐ型Ａl0.5Ｇa0.5Ａs電流拡散層８、膜厚が０.１μmであるｐ型(Ａl0.1Ｇa0.9)0.5Ｉn0.5Ｐエッチングストップ層９、膜厚が３μmであるｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０を、ＭＯＣＶＤ(有機金属化学蒸着)法によって順次積層する。尚、量子井戸活性層５は、その井戸層はＧaＩnＰであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００３１】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層３、および、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層７は、反射スペクトルの中心が６５０nmになるように形成し、この２つのＤＢＲ層３,７で形成される共振器の共振波長も６５０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は６５０nmになるように形成する。
【００３２】
次に、図４及び図５(図４のＢ−Ｂ矢視断面図)に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０の表面に、ＣＶＤ(化学蒸着)法によってＳiＯ2膜１１を形成し、フォトリソグラフィおよび希釈ＨＦでのエッチングによって７０μmφの円形の電流経路１４を形成する。
【００３３】
その後、図１および図２に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０およびＳiＯ2膜１１上に、ＡuＺn/Ｍo/Ａuをスパッタし、フォトリソグラフィによるパターニングを行って表面電極を形成する。そして、熱処理を行ってｐ型電極１２を形成する。
【００３４】
その後、上記ｐ型のＡl0.5Ｇa0.5Ａs光散乱層１０におけるｐ型電極１２が形成されていない円形の電流経路１４内に、フォトリソグラフィおよび硫酸/過酸化水素系エッチャントによって５μmピッチの格子パターン１５を形成する。その場合、上記エッチングは、ｐ型(Ａl0.1Ｇa0.9)0.5Ｉn0.5Ｐエッチングストップ層９に達するまで行うことによって、エッチング深さを制御する。そして、ｎ型ＧaＡs基板１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極１３を形成する。
【００３５】
このようにして形成された半導体発光素子は、上記電流経路１４内における光出射面となるｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０に格子パターン１５を形成している。したがって、図７(a)に示すように、発光層としての量子井戸活性層５から放射された光が外部に出射される際に種々の方向に散乱されることになり、図６に示すように、発光波長の放射角依存性がｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０に格子パターンを形成しない場合(図７(b)の場合に相当)よりも小さくなっている。
【００３６】
また、上記発光層(量子井戸活性層)５に対してｎ型ＧaＡs基板１側に位置する多層反射膜(ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5ＡsのＤＢＲ層)３は、ＡlＧaＡs系の材料で形成されている。したがって、その全膜厚は約３μmであるがｎ型ＧaＡs基板１との熱膨張率差が小さいので、ｎ型ＧaＡs基板１の反りやダークラインの発生は認められない。さらに、層数を３０ペアとすることで９９％以上の高反射率を実現している。
【００３７】
また、上記発光層(量子井戸活性層)５に対してｎ型ＧaＡs基板１とは反対側の多層反射膜(ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5ＰのＤＢＲ層)７はＡlＧaＩnＰ系の材料で形成されている。したがって、表面近傍における最も多くＡlを含む層がＡl0.5Ｉn0.5Ｐであり、耐湿性は問題にならない。更に、この多層反射膜７のピーク反射率は約７０％であり、共鳴キャビティ構造としては十分な反射率が得られている。
【００３８】
尚、ＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)多層反射膜の場合、２０ペア〜３０ペアを超えるとｎ型ＧaＡs基板１との熱膨張率差によって転位が発生し易くなる。しかしながら、共鳴キャビティ型ＬＥＤの場合には、ｎ型ＧaＡs基板１とは反対側の多層反射膜７に対しては、ｎ型ＧaＡs基板１側の多層反射膜３ほどの高反射率は要求されない。したがって、通常、上記多層反射膜７には２０ペアを超える層数は必要がなく、転位は発生しないのである。
【００３９】
本実施の形態における半導体発光素子を、温度８０℃,湿度８５％中で５０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の９０％の光出力を有していた。また、本半導体発光素子は電流狭窄構造を有しており、内部量子効率および外部出射効率が共に高く、初期光出力は２０mＡで１.６mＷと高い光出力が得られた。
【００４０】
上述のごとく、本実施の形態においては、上記ｎ型ＧaＡs基板１上に、所定の間隔を置いて、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5ＡsのＤＢＲ層３及びｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5ＰのＤＢＲ層７を、反射スペクトルの中心が６５０nmであり共振波長も６５０nmになるように形成する。そして、量子井戸活性層(発光層)５を、上記両ＤＢＲ層３,７で成る共振器中に生じる定在波の腹の位置に、発光ピーク波長が６５０nmになるように形成する。さらに、ｐ型電極１２に囲まれた光出射面としてのｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０の表面に格子パターン１５を形成している。
【００４１】
したがって、本実施の形態における半導体発光素子の表面は粗面となり、発光層５から放射された光は種々の方向に散乱される。その結果、発光波長の放射角依存性を小さくすることができるのである。
【００４２】
また、上記発光層としての量子井戸活性層５を、単層あるいは複数層からなるＡlyＧazＩn1-y-zＰ(０≦ｙ≦１，０≦ｚ≦１)層で形成している。したがって、５６０nm〜６６０nm程度の光を発光させることができる。
【００４３】
＜第２実施の形態＞
図８は本実施の形態の半導体発光素子における表面図であり、図９は、図８におけるＣ−Ｃ矢視断面図である。
【００４４】
本実施の形態における半導体発光素子はＡlＧaＩnＰ系であり、以下のようにして形成される。図１０に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板２１上に、膜厚が１μmのｎ型ＧaＡsバッファ層２２、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層２３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層２４、量子井戸活性層２５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層２６、ｐ型の(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層２７、膜厚が１０μｍのｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８を、ＭＯＣＶＤ法によって順次積層する。尚、量子井戸活性層２５は、その井戸層はＧaＩnＰであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００４５】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層２３、および、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層２７は、反射スペクトルの中心が６５０nmになるように形成し、この２つのＤＢＲ層２３,２７で形成される共振器の共振波長も６５０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層２５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は６５０nmになるように形成する。
【００４６】
その後、図１１に示すように、上記膜厚が１０μmのｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８の表面を、発光光を散乱するように数μmだけ研磨して粗面化する。
【００４７】
次に、図１２および図１３(図１２のＤ−Ｄ矢視断面図)に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８の表面に、ＣＶＤ法によってＳiＯ2膜２９を形成し、フォトリソグラフィおよび希釈ＨＦでのエッチングによって７０μmφの円形の電流経路３２を形成する。
【００４８】
その後、図８および図９に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８およびＳiＯ2膜２９上に、ＡuＺn/Ｍo/Ａuをスパッタし、フォトリソグラフィによるパターニングを行って表面電極を形成する。そして、熱処理を行ってｐ型電極３０を形成する。さらに、ｎ型ＧaＡs基板２１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極３１を形成する。
【００４９】
このようにして形成された半導体発光素子は、第１実施の形態に比して、ウェハ表面に格子パターンを形成して粗面化する際の複雑なフォトリソグラフィの工程が必要なくなり、工程を簡略化することができる。尚、発光波長の放射角依存性については、第１実施の形態同様十分小さくなっている。
【００５０】
また、耐湿性に関しても第１実施の形態と同様に全く問題なく、温度８０℃,湿度８５％中で２０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の９０％の光出力を有していた。また、初期光出力は２０mＡで１.６mＷと十分高い光出力が得られた。
【００５１】
＜第３実施の形態＞
図１４は本実施の形態の半導体発光素子における表面図であり、図１５は、図１４におけるＥ−Ｅ矢視断面図である。
【００５２】
本実施の形態における半導体発光素子はＡlＧaＩnＰ系であり、以下のようにして形成される。図１６に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板４１上に、膜厚が１μmのｎ型ＧaＡsバッファ層４２、ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層４３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層４４、量子井戸活性層４５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層４６、ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層４７、膜厚０.１５μmのｐ型ＡlＧaＩnＰ中間層４８、膜厚が１μmのｐ型ＡlＧaＩnＰ第１電流拡散層４９、膜厚が０.３μmのｎ型ＡlＧaＩnＰ電流狭窄層５０、膜厚０.０１μmのｎ型のＧaＡsキャップ層５１を、ＭＯＣＶＤ法によって順次積層する。尚、量子井戸活性層４５は、その井戸層は(Ａl0.3Ｇa0.7)0.5Ｉn0.5Ｐであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００５３】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層４３、および、ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層４７は、反射スペクトルの中心が５７０nmになるように形成し、この２つのＤＢＲ層４３,４７で形成される共振器の共振波長も５７０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層４５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は５７０nmになるように形成する。
【００５４】
その後、図１７および図１８(図１７のＦ−Ｆ矢視断面図)に示すように、ｎ型ＧaＡsキャップ層５１を硫酸/過酸化水素系エッチャントで除去する。そうした後、フォトリソグラフィおよび硫酸/過酸化水素系エッチャントによって、ｎ型ＡlＧaＩnＰ電流狭窄層５０をｐ型ＡlＧaＩnＰ第１電流拡散層４９に達するまでエッチングする。このときのエッチングによって７０μｍφの円形の電流経路５５を形成する。
【００５５】
次に、図１９及び図２０(図１９のＧ−Ｇ矢視断面図)に示すように、膜厚が７μmのｐ型ＡlＧaＩnＰ第２電流拡散層５２を、ｎ型ＡlＧaＩnＰ電流狭窄層５０およびｐ型ＡlＧaＩnＰ第１電流拡散層４９の上に再成長する。
【００５６】
その後、図１４および図１５に示すように、上記ｐ型ＡlＧaＩnＰ第２電流拡散層５２上にＡuＢe/Ａuを蒸着し、フォトリソグラフィおよびＡuエッチャントによるエッチングによって表面電極を形成する。そして、熱処理を行ってｐ型電極５３を形成する。次に、ウェハを、６５℃〜７０℃の塩酸中で煮沸する。その際に、ｐ型ＡlＧaＩnＰ第２電流拡散層５２の表面におけるｐ型電極５３が形成されていない領域が粗面になる。さらに、ｎ型ＧaＡs基板４１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極５４を形成する。
【００５７】
このようにして形成された半導体発光素子は、第２実施の形態に比して、ウェハ表面を研磨して粗面化するためにウェハをシートあるいは他のウェハ等に貼り付けたり、研磨後に取り外して洗浄したりする工程が全く必要なく、工程の簡略化が可能となる。尚、発光波長の放射角依存性については、第１,第２実施の形態同様十分小さくなっている。
【００５８】
また、上記発光層(量子井戸活性層)４５に対してｎ型ＧaＡs基板４１側に位置する多層反射膜(ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層)４３はＡlＧaＡs系の材料で形成されている。したがって、その全膜厚は約７μmと第１,第２実施の形態の場合よりも更に厚くなっているが、ｎ型ＧaＡs基板４１との熱膨張率差が小さいので、ｎ型ＧaＡs基板４１の反りやダークラインの発生は認められない。その結果、層数を７０ペアと多くすることが可能になり、９９％以上の高反射率を実現できるのである。
【００５９】
また、上記発光層(量子井戸活性層)４５に対してｎ型ＧaＡs基板４１とは反対側の多層反射膜(ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層)４７はＡlＧaＩnＰ系の材料で形成されているので、第１,第２実施の形態の場合と同様に耐湿性の問題はない。温度８０℃,湿度８５％中で５０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の１０５％の光出力を有していた。
【００６０】
また、初期光出力は、発光部上における枝状電極５６の面積を、第１,第２実施の形態の楊合よりも小さくしていることによって、約１割だけ光取り出し効率が向上して０.４mＷを呈した。
【００６１】
＜第４実施の形態＞
図２１は本実施の形態の半導体発光素子における表面図であり、図２２は、図２１におけるＨ−Ｈ矢視断面図である。
【００６２】
本実施の形態における半導体発光素子はＡlＧaＩnＰ系であり、以下のようにして形成される。図２３に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板６１上に、膜厚が１μmのｎ型ＧaＡsバッファ層６２、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層６３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層６４、量子井戸活性層６５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層６６、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層６７、膜厚が０.１５μmのｐ型ＡlＧaＩnＰ中間層６８、膜厚が１μmのｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層６９、膜厚が０.３μmのｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層７０、膜厚０.０１μmのｎ型のＧaＡsキャップ層７１を、ＭＯＣＶＤ法によって順次積層する。尚、量子井戸活性層６５は、その井戸層はＧaＩnＰであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００６３】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層６３、および、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層６７は、反射スペクトルの中心が６５０nmになるように形成し、この２つのＤＢＲ層６３,６７で形成される共振器の共振波長も６５０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層６５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は６５０nmになるように形成する。
【００６４】
その後、図２４および図２５(図２４のＩ−Ｉ矢視断面図)に示すように、ｎ型ＧaＡsキャップ層７１を硫酸/過酸化水素系エッチャントで除去する。そうした後、フォトリソグラフィおよび硫酸/過酸化水素系エッチャントによって、ｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層７０をｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層６９に達するまでエッチングする。このときのエッチングによって７０μｍφの円形の電流経路７５を形成する。
【００６５】
次に、図２６及び図２７(図２６におけるＪ−Ｊ矢視断面図)に示すように、膜厚が７μmのｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第２電流拡散層７２を、ｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層７０およびｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層６９の上に再成長する。この段階で、格子定数がｎ型ＧaＡs基板６１に対して約３.６％小さく且つ膜厚が約８μmのＡl0.01Ｇa0.98Ｉn0.01Ｐ層が、ｐ型（Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層６７上に形成されており、ウェハ表面は粗面になっている。
【００６６】
その後、図２１および図２２に示すように、上記ｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第２電流拡散層７２上にＡuＢe/Ａuを蒸着し、フォトリソグラフィおよびＡuエッチャントによるエッチングによって表面電極を形成する。そして、熱処理を行ってｐ型電極７３を形成する。さらに、ｎ型ＧaＡs基板６１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極７４を形成する。
【００６７】
このようにして形成された半導体発光素子においては、第１〜第３実施の形態に比して、結晶成長後に別途ウェハ表面を粗面化する工程が全く必要なく、工程の簡略化が可能となる。尚、発光波長の放射角依存性については、表面の粗面化の程度が小さいために、図２８に示すように、第１〜第３実施の形態の場合よりやや依存性は大きい。しかしながら、粗面化がない場合よりは依存性が大幅に小さくなっている。
【００６８】
また、耐湿性に関しても全く問題はない。温度８０℃,湿度８５％中で５０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の９０％の光出力を有していた。また、初期光出力は、２０mＡで１.７mＷと十分高い出力が得られた。
【００６９】
【発明の効果】
以上より明らかなように、第１の発明の半導体発光素子は、一対の多層反射膜で成る共振器内における定在波の腹の位置に発光層を有し、この発光層に対してＧaＡs基板とは反対側に位置する上記多層反射膜上に表面が粗面化された半導体層が形成されているので、上記発光層から放射された光を、本半導体発光素子の表面から外部に出射される際に種々の方向に散乱させることができる。したがって、発光波長の放射角依存性を小さくすることができる。
【００７０】
さらに、上記発光層に対してＧ a Ａ s 基板側に位置する上記多層反射膜をＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成するので、Ｇ a Ａ s 基板との熱膨張孫数の差を小さくして結晶成長時と結晶成長後との温度差による転位を発生し難くできる。したがって、上記多層反射膜の層数を多くして、容易に高反射率を得ることができる。
【００７１】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記多層反射膜をＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成するので、上記Ｇ a Ａ s 基板に格子整合する層が含むＡ l 量を最大２５％程度にでき、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２にできる。したがって、耐湿性を大きく向上できる。
【００７２】
また、上記第１の発明の半導体発光素子は、上記発光層を、単層あるいは複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成すれば、波長が５６０nm〜６６０nmの発光光を得ることができる。
【００７３】
また、第２の発明の半導体発光素子の製造方法は、Ｇ a Ａ s 基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜とＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜とを形成し、上記一対の多層反射膜で成る共振器内における定在波の腹の位置に発光層を形成し、この発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に、層数が１以上の半導体層を形成し、上記半導体層における最上層の表面を粗面化するので、上記多層反射膜の反射率を低下させることなく、上記発光層から放射された光を、本半導体発光素子の表面から外部に出射する際に種々の方向に散乱させることができる。したがって、発光波長の放射角依存性を小さくできる。
【００７４】
さらに、上記発光層に対してＧ a Ａ s 基板側に位置する上記第１多層反射膜をＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成するので、Ｇ a Ａ s 基板との熱膨張孫数の差を小さくして結晶成長時と結晶成長後との温度差による転位を発生し難くできる。したがって、上記多層反射膜の層数を多くして、容易に高反射率を得ることができる。
【００７５】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜をＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成するので、上記Ｇ a Ａ s 基板に格子整合する層が含むＡ l 量を最大２５％程度にでき、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２にできる。したがって、耐湿性を大きく向上できる。
【００７６】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を、フォトリソグラフィおよびエッチングによって光散乱用のパターンを形成することによって行なえば、精度の高い光散乱用の微細パターンを形成できる。したがって、発光波長の放射角依存性が小さくなるように、表面粗面化の程度を制御できる。
【００７７】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を研磨によって行なえば、上記光散乱用パターンを形成する場合のような複雑なフォトリソグラフィ工程を必要とはせず、より簡単な方法によって半導体発光素子を製造できる。
【００７８】
また、上記第２の発明の半導体発光素子の製造方法では、上記半導体層をＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)で形成し、少なくとも上記半導体層を塩酸中で煮沸することによって上記半導体層における最上層の表面に対する粗面化を行なえば、上記研磨による粗面化の場合のように、ウェハ全体を別の基板やシート等に貼り付けて保持する工程および洗浄する工程を必要とはしない。したがって、より簡単な方法によって半導体発光素子を製造できる。
【００７９】
また、第３の発明は、Ｇ a Ａ s 基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜とＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜とを形成し、上記一対の多層反射膜で成る共振器内における定在波の腹の位置に発光層を形成し、この発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に、上記ＧaＡs基板に対して格子定数が０.５％以上小さいＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層を含む半導体層を形成するので、上記半導体層の表面を格子定数差によって粗面化できる。したがって、一連の結晶成長工程のみによって上記半導体層の表面を粗面化でき、結晶成長の後に別途上記粗面化を行なう工程を設ける必要がない。すなわち、この発明によれば、さらに簡単な方法によって半導体発光素子を製造できる。
【００８０】
さらに、上記発光層に対してＧ a Ａ s 基板側に位置する上記第１多層反射膜をＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成するので、Ｇ a Ａ s 基板との熱膨張孫数の差を小さくして結晶成長時と結晶成長後との温度差による転位を発生し難くできる。したがって、上記多層反射膜の層数を多くして、容易に高反射率を得ることができる。
【００８１】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜をＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成するので、上記Ｇ a Ａ s 基板に格子整合する層が含むＡ l 量を最大２５％程度にでき、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２にできる。したがって、耐湿性を大きく向上できる。
【図面の簡単な説明】
【図１】この発明の半導体発光素子における表面図である。
【図２】図１におけるＡ−Ａ矢視断面図である。
【図３】図２に示す半導体発光素子の製造工程を示す図である。
【図４】図３に続く製造工程を示す表面図である。
【図５】図４におけるＢ−Ｂ矢視断面図である。
【図６】図１に示す半導体発光素子におけるピーク波長の放射各依存性を示す図である。
【図７】図１に示す半導体発光素子における粗面化による効果の説明図である。
【図８】図１とは異なる半導体発光素子における表面図である。
【図９】図８におけるＣ−Ｃ矢視断面図である。
【図１０】図９に示す半導体発光素子の製造工程を示す図である。
【図１１】図１０に続く製造工程を示す図である。
【図１２】図１１に続く製造工程を示す表面図である。
【図１３】図１２におけるＤ−Ｄ矢視断面図である。
【図１４】図１および図８とは異なる半導体発光素子における表面図である。
【図１５】図１４におけるＥ−Ｅ矢視断面図である。
【図１６】図１５に示す半導体発光素子の製造工程を示す図である。
【図１７】図１６に続く製造工程を示す表面図である。
【図１８】図１７におけるＦ−Ｆ矢視断面図である。
【図１９】図１８に続く製造工程を示す表面図である。
【図２０】図１９におけるＧ−Ｇ矢視断面図である。
【図２１】図１,図８および図１４とは異なる半導体発光素子における表面図である。
【図２２】図２１におけるＨ−Ｈ矢視断面図である。
【図２３】図２２に示す半導体発光素子の製造工程を示す図である。
【図２４】図２３に続く製造工程を示す表面図である。
【図２５】図１９におけるＩ−Ｉ矢視断面図である。
【図２６】図２５に続く製造工程を示す表面図である。
【図２７】図２６におけるＪ−Ｊ矢視断面図である。
【図２８】図２１に示す半導体発光素子におけるピーク波長の放射各依存性を示す図である。
【符号の説明】
１,２１,４１,６１…ｎ型ＧaＡs基板、
２,２２,４２,６２…ｎ型ＧaＡsバッファ層、
３,２３,６３…ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層、
４,２４,４４,６４…ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層、
５,２５,４５,６５…量子井戸活性層、
６,２６,４６,６６…ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層、
７,２７,６７…ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアの
ＤＢＲ層、
８,２８…ｐ型Ａl0.5Ｇa0.5Ａs電流拡散層、
９…ｐ型(Ａl0.1Ｇa0.9)0.5Ｉn0.5Ｐエッチングストップ層、
１０…ｐ型Ａl0.5Ｇa0.5Ａs光散乱層、 １１,２９…ＳiＯ2膜、
１２,３０,５３,７３…ｐ型電極、 １３,３１,５４,７４…ｎ型電極、
１４,３２,５５,７５…電流経路、 １５…格子パターン、
４３…ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層、
４７…ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層、
４８,６８…ｐ型ＡlＧaＩnＰ中間層、
４９…ｐ型ＡlＧaＩnＰ第１電流拡散層、５０…ｎ型ＡlＧaＩnＰ電流狭窄層、
５１,７１…ｎ型ＧaＡsキャップ層、
５２…ｐ型ＡlＧaＩnＰ第２電流拡散層、
５６…枝状電極、
６９…ｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層、
７０…ｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層、
７２…ｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第２電流拡散層。
【発明の属する技術分野】
この発明は、伝送用(特にＩＥＥＥ１３９４用)および表示用等に用いられる半導体発光素子、および、その製造方法に関する。
【０００２】
【従来の技術】
近年、光通信や表示パネル等に半導体発光素子が広く用いられている。その場合に用いられる半導体発光素子は、発光効率が高いこと、更に光通信用の半導体発光素子においては応答速度が高速であることが重要であり、近年開発が盛んに行われている。
【０００３】
通常の面発光型のＬＥＤ(発光ダイオード)では高速応答性が余りよくなく、１００Ｍbps〜２００Ｍbps程度が限界である。そこで、共鳴キャビティ(Resonant Cavity)型ＬＥＤと呼ばれる半導体発光素子が開発されている。この共鳴キャビティ型ＬＥＤは、２つのミラーで形成された共振器によって発生する定在波の腹の位置が発光層になるようにすることによって自然放出光を制御し、高速応答および高効率を実現する半導体発光素子である(特公平１０−２７４４５０３号公報、米国特許：５２２６０５３)。
【０００４】
特に、最近、比較的短い距離の通信にＰＯＦ(プラスチック・オプティカル・ファイバ)が利用され始め、このＰＯＦの低損失な波長領域である６５０nmでの高効率な発光が可能なＡlＧaＩnＰ系の半導体材料を発光層とする共鳴キャビティ型ＬＥＤが開発されている（High Brightness Visible Resonant Cavity Light Emitting Diode: IEEE PHOTONICS TECHNOLOGY LETTERS Vol.10 No.12 DECEMBER 1998)。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の共鳴キャビティ型ＬＥＤにおいては、以下のような問題がある。すなわち、従来の共鳴キャビティ型ＬＥＤおいては、垂直方向の共振波長λ1と斜め方向の共振波長λ2との大小関係がλ1＞λ2となり、ＬＥＤチップからの放射角度によってピーク波長が異なるという特性がある。通常、この放射角依存性は０.２nm/deg〜０.３nm/deg程度である。このことは、上記ＬＥＤチップを表示用として使用する場合には、見る角度によって色が変化してしまうという問題が発生する。
【０００６】
また、上記ＬＥＤチップを通信用として使用する場合には、例えばプラスチックファイバによる通信用光源に使用する場合には、垂直方向でプラスチックファイバの損失が小さい６５０nmにピークを持つように作製したＬＥＤチップでは、斜め方向の発光光を利用するような光学系では６５０nmよりもピーク波長が短くなるため使用できないという問題が発生する。
【０００７】
そこで、この発明の目的は、発光波長の放射角依存性が小さい半導体発光素子およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の半導体発光素子は、ＧaＡs基板上に所定の間隔を有して形成された一対の多層反射膜で成る共振器と,上記共振器内における定在波の腹の位置に形成された発光層を有する半導体発光素子において、上記発光層に対してＧaＡs基板とは反対側に位置する上記多層反射膜上には、層数が１以上であって最上層の表面が粗面化されている半導体層が形成されており、上記発光層に対してＧ a Ａ s 基板側に位置する多層反射膜は , Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成され、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する多層反射膜は , Ａ l y Ｇ a z Ｉ n 1-y-z Ｐ（０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成されていることを特徴としている。
【０００９】
上記構成によれば、半導体発光素子の表面は粗面化されている。したがって、図７(a)に示すように、発光層から放射された光は、本半導体発光素子の表面から外部に出射される際に種々の方向に散乱されることになる。その結果、発光波長の放射角依存性が小さくなる。
【００１０】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板側に位置する多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成されているので、上記Ｇ a Ａ s 基板との熱膨張孫数の差が小さい。したがって、結晶成長時と結晶成長後との温度差による転位が発生し難い。このことによって、上記多層反射膜の層数を多くすることが可能になり、容易に高反射率が得られる。
【００１１】
一方、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する多層反射膜はＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成されているので、Ｇ a Ａ s 基板に格子整合する層が最もＡ l を含む場合でも２５％程度であり、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２である。したがって、耐湿性が大きく向上される。
【００１２】
また、上記第１の発明の半導体発光素子は、上記発光層を、単層あるいは複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成することが望ましい。
【００１３】
上記構成によれば、上記発光層が、単層又は複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成されている。したがって、波長が５６０nm〜６６０nmの発光光が得られる。
【００１４】
また、第２の発明の半導体発光素子の製造方法は、ＧaＡs基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜を形成する工程と、上記第１多層反射膜上に上記所定の間隔とは異なる間隔を有してＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜を形成する工程と、上記発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に,層数が１以上の半導体層を形成する工程と、上記半導体層における最上層の表面を粗面化する工程を備えたことを特徴としている。
【００１５】
上記構成によれば、一対の多層反射膜で成る共振器上に形成された半導体層における最上層の表面は粗面化されている。したがって、上記多層反射膜の反射率を低下させることなく、上記発光層から放射された光は、本半導体発光素子の表面から外部に出射される際に種々の方向に散乱される。その結果、発光波長の放射角依存性が小さくなる。
【００１６】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板側に位置する上記第１多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成されているので、上記Ｇ a Ａ s 基板との熱膨張孫数の差が小さい。したがって、結晶成長時と結晶成長後との温度差による転位が発生し難い。このことによって、上記多層反射膜の層数を多くすることが可能になり、容易に高反射率が得られる。
【００１７】
一方、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜はＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成されているので、Ｇ a Ａ s 基板に格子整合する層が最もＡ l を含む場合でも２５％程度であり、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２である。したがって、耐湿性が大きく向上される。
【００１８】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を、フォトリソグラフィおよびエッチングによって光散乱用のパターンを形成することによって行なうことが望ましい。
【００１９】
上記構成によれば、上記半導体層における最上層の表面に、フォトリソグラフィおよびエッチングによって光を散乱するようなパターンを形成するので、精度の高い微細パターンが形成される。したがって、発光波長の放射角依存性が小さくなるように表面粗面化の程度が制御される。
【００２０】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を研磨によって行なうことが望ましい。
【００２１】
上記構成によれば、上記半導体層における最上層の表面を研磨することによって粗面化するので、上記光散乱用のパターンを形成する場合のごとく複雑なフォトリソグラフィ工程を必要とはせず、より簡単な方法によって半導体発光素子が作成される。
【００２２】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層を,ＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)で形成し、上記半導体層における最上層の表面に対する粗面化を,少なくとも上記半導体層を塩酸中で煮沸することによって行なうことが望ましい。
【００２３】
上記構成によれば、塩酸中で煮沸することによって上記半導体層における最上層の表面に対する粗面化を行なうので、上記研磨による場合のようにウェハ全体を別の基板やシート等に貼り付けて保持する工程および洗浄する工程を必要とはしない。したがって、より簡単な方法によって半導体発光素子が作成される。
【００２４】
また、第３の発明は、ＧaＡs基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜を形成する工程と、上記第１多層反射膜上に上記所定の間隔とは異なる間隔を有してＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜を形成する工程と、上記第１多層反射膜と第２多層反射膜との対で成る共振器内における定在波の腹の位置に発光層を形成する工程と、上記発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に,上記ＧaＡs基板に対して格子定数が０.５％以上小さいＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層を含む層数が１以上の半導体層を形成することによって,上記半導体層における最上層の表面を粗面化する工程を備えたことを特徴としている。
【００２５】
上記構成によれば、上記発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に形成された半導体層の表面が、格子定数差によって粗面化される。こうして、一連の結晶成長工程のみによって上記半導体層の表面が粗面化されるので、結晶成長の後に別途上記粗面化を行なう工程を設ける必要がなく、さらに簡単な方法によって半導体発光素子が作成される。
【００２６】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板側に位置する上記第１多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成されているので、上記Ｇ a Ａ s 基板との熱膨張孫数の差が小さい。したがって、結晶成長時と結晶成長後との温度差による転位が発生し難い。このことによって、上記多層反射膜の層数を多くすることが可能になり、容易に高反射率が得られる。
【００２７】
一方、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜はＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成されているので、Ｇ a Ａ s 基板に格子整合する層が最もＡ l を含む場合でも２５％程度であり、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２である。したがって、耐湿性が大きく向上される。
【００２８】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２９】
＜第１実施の形態＞
図１は本実施の形態の半導体発光素子における表面図であり、図２は、図１におけるＡ−Ａ矢視断面図である。
【００３０】
本実施の形態における半導体発光素子は、ＡlＧaＩnＰ系のものであり、以下のようにして形成される。図３に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板１上に、膜厚が１μmのｎ型ＧaＡsバッファ層２、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ(ディストリビューテッド・ブラッグ・リフレクター)層３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層４、量子井戸活性層５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層６、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層７、膜厚が３μmのｐ型Ａl0.5Ｇa0.5Ａs電流拡散層８、膜厚が０.１μmであるｐ型(Ａl0.1Ｇa0.9)0.5Ｉn0.5Ｐエッチングストップ層９、膜厚が３μmであるｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０を、ＭＯＣＶＤ(有機金属化学蒸着)法によって順次積層する。尚、量子井戸活性層５は、その井戸層はＧaＩnＰであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００３１】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層３、および、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層７は、反射スペクトルの中心が６５０nmになるように形成し、この２つのＤＢＲ層３,７で形成される共振器の共振波長も６５０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は６５０nmになるように形成する。
【００３２】
次に、図４及び図５(図４のＢ−Ｂ矢視断面図)に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０の表面に、ＣＶＤ(化学蒸着)法によってＳiＯ2膜１１を形成し、フォトリソグラフィおよび希釈ＨＦでのエッチングによって７０μmφの円形の電流経路１４を形成する。
【００３３】
その後、図１および図２に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０およびＳiＯ2膜１１上に、ＡuＺn/Ｍo/Ａuをスパッタし、フォトリソグラフィによるパターニングを行って表面電極を形成する。そして、熱処理を行ってｐ型電極１２を形成する。
【００３４】
その後、上記ｐ型のＡl0.5Ｇa0.5Ａs光散乱層１０におけるｐ型電極１２が形成されていない円形の電流経路１４内に、フォトリソグラフィおよび硫酸/過酸化水素系エッチャントによって５μmピッチの格子パターン１５を形成する。その場合、上記エッチングは、ｐ型(Ａl0.1Ｇa0.9)0.5Ｉn0.5Ｐエッチングストップ層９に達するまで行うことによって、エッチング深さを制御する。そして、ｎ型ＧaＡs基板１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極１３を形成する。
【００３５】
このようにして形成された半導体発光素子は、上記電流経路１４内における光出射面となるｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０に格子パターン１５を形成している。したがって、図７(a)に示すように、発光層としての量子井戸活性層５から放射された光が外部に出射される際に種々の方向に散乱されることになり、図６に示すように、発光波長の放射角依存性がｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０に格子パターンを形成しない場合(図７(b)の場合に相当)よりも小さくなっている。
【００３６】
また、上記発光層(量子井戸活性層)５に対してｎ型ＧaＡs基板１側に位置する多層反射膜(ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5ＡsのＤＢＲ層)３は、ＡlＧaＡs系の材料で形成されている。したがって、その全膜厚は約３μmであるがｎ型ＧaＡs基板１との熱膨張率差が小さいので、ｎ型ＧaＡs基板１の反りやダークラインの発生は認められない。さらに、層数を３０ペアとすることで９９％以上の高反射率を実現している。
【００３７】
また、上記発光層(量子井戸活性層)５に対してｎ型ＧaＡs基板１とは反対側の多層反射膜(ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5ＰのＤＢＲ層)７はＡlＧaＩnＰ系の材料で形成されている。したがって、表面近傍における最も多くＡlを含む層がＡl0.5Ｉn0.5Ｐであり、耐湿性は問題にならない。更に、この多層反射膜７のピーク反射率は約７０％であり、共鳴キャビティ構造としては十分な反射率が得られている。
【００３８】
尚、ＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)多層反射膜の場合、２０ペア〜３０ペアを超えるとｎ型ＧaＡs基板１との熱膨張率差によって転位が発生し易くなる。しかしながら、共鳴キャビティ型ＬＥＤの場合には、ｎ型ＧaＡs基板１とは反対側の多層反射膜７に対しては、ｎ型ＧaＡs基板１側の多層反射膜３ほどの高反射率は要求されない。したがって、通常、上記多層反射膜７には２０ペアを超える層数は必要がなく、転位は発生しないのである。
【００３９】
本実施の形態における半導体発光素子を、温度８０℃,湿度８５％中で５０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の９０％の光出力を有していた。また、本半導体発光素子は電流狭窄構造を有しており、内部量子効率および外部出射効率が共に高く、初期光出力は２０mＡで１.６mＷと高い光出力が得られた。
【００４０】
上述のごとく、本実施の形態においては、上記ｎ型ＧaＡs基板１上に、所定の間隔を置いて、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5ＡsのＤＢＲ層３及びｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5ＰのＤＢＲ層７を、反射スペクトルの中心が６５０nmであり共振波長も６５０nmになるように形成する。そして、量子井戸活性層(発光層)５を、上記両ＤＢＲ層３,７で成る共振器中に生じる定在波の腹の位置に、発光ピーク波長が６５０nmになるように形成する。さらに、ｐ型電極１２に囲まれた光出射面としてのｐ型Ａl0.5Ｇa0.5Ａs光散乱層１０の表面に格子パターン１５を形成している。
【００４１】
したがって、本実施の形態における半導体発光素子の表面は粗面となり、発光層５から放射された光は種々の方向に散乱される。その結果、発光波長の放射角依存性を小さくすることができるのである。
【００４２】
また、上記発光層としての量子井戸活性層５を、単層あるいは複数層からなるＡlyＧazＩn1-y-zＰ(０≦ｙ≦１，０≦ｚ≦１)層で形成している。したがって、５６０nm〜６６０nm程度の光を発光させることができる。
【００４３】
＜第２実施の形態＞
図８は本実施の形態の半導体発光素子における表面図であり、図９は、図８におけるＣ−Ｃ矢視断面図である。
【００４４】
本実施の形態における半導体発光素子はＡlＧaＩnＰ系であり、以下のようにして形成される。図１０に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板２１上に、膜厚が１μmのｎ型ＧaＡsバッファ層２２、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層２３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層２４、量子井戸活性層２５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層２６、ｐ型の(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層２７、膜厚が１０μｍのｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８を、ＭＯＣＶＤ法によって順次積層する。尚、量子井戸活性層２５は、その井戸層はＧaＩnＰであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００４５】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層２３、および、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層２７は、反射スペクトルの中心が６５０nmになるように形成し、この２つのＤＢＲ層２３,２７で形成される共振器の共振波長も６５０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層２５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は６５０nmになるように形成する。
【００４６】
その後、図１１に示すように、上記膜厚が１０μmのｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８の表面を、発光光を散乱するように数μmだけ研磨して粗面化する。
【００４７】
次に、図１２および図１３(図１２のＤ−Ｄ矢視断面図)に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８の表面に、ＣＶＤ法によってＳiＯ2膜２９を形成し、フォトリソグラフィおよび希釈ＨＦでのエッチングによって７０μmφの円形の電流経路３２を形成する。
【００４８】
その後、図８および図９に示すように、上記ｐ型Ａl0.5Ｇa0.5Ａs電流拡散層２８およびＳiＯ2膜２９上に、ＡuＺn/Ｍo/Ａuをスパッタし、フォトリソグラフィによるパターニングを行って表面電極を形成する。そして、熱処理を行ってｐ型電極３０を形成する。さらに、ｎ型ＧaＡs基板２１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極３１を形成する。
【００４９】
このようにして形成された半導体発光素子は、第１実施の形態に比して、ウェハ表面に格子パターンを形成して粗面化する際の複雑なフォトリソグラフィの工程が必要なくなり、工程を簡略化することができる。尚、発光波長の放射角依存性については、第１実施の形態同様十分小さくなっている。
【００５０】
また、耐湿性に関しても第１実施の形態と同様に全く問題なく、温度８０℃,湿度８５％中で２０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の９０％の光出力を有していた。また、初期光出力は２０mＡで１.６mＷと十分高い光出力が得られた。
【００５１】
＜第３実施の形態＞
図１４は本実施の形態の半導体発光素子における表面図であり、図１５は、図１４におけるＥ−Ｅ矢視断面図である。
【００５２】
本実施の形態における半導体発光素子はＡlＧaＩnＰ系であり、以下のようにして形成される。図１６に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板４１上に、膜厚が１μmのｎ型ＧaＡsバッファ層４２、ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層４３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層４４、量子井戸活性層４５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層４６、ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層４７、膜厚０.１５μmのｐ型ＡlＧaＩnＰ中間層４８、膜厚が１μmのｐ型ＡlＧaＩnＰ第１電流拡散層４９、膜厚が０.３μmのｎ型ＡlＧaＩnＰ電流狭窄層５０、膜厚０.０１μmのｎ型のＧaＡsキャップ層５１を、ＭＯＣＶＤ法によって順次積層する。尚、量子井戸活性層４５は、その井戸層は(Ａl0.3Ｇa0.7)0.5Ｉn0.5Ｐであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００５３】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層４３、および、ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層４７は、反射スペクトルの中心が５７０nmになるように形成し、この２つのＤＢＲ層４３,４７で形成される共振器の共振波長も５７０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層４５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は５７０nmになるように形成する。
【００５４】
その後、図１７および図１８(図１７のＦ−Ｆ矢視断面図)に示すように、ｎ型ＧaＡsキャップ層５１を硫酸/過酸化水素系エッチャントで除去する。そうした後、フォトリソグラフィおよび硫酸/過酸化水素系エッチャントによって、ｎ型ＡlＧaＩnＰ電流狭窄層５０をｐ型ＡlＧaＩnＰ第１電流拡散層４９に達するまでエッチングする。このときのエッチングによって７０μｍφの円形の電流経路５５を形成する。
【００５５】
次に、図１９及び図２０(図１９のＧ−Ｇ矢視断面図)に示すように、膜厚が７μmのｐ型ＡlＧaＩnＰ第２電流拡散層５２を、ｎ型ＡlＧaＩnＰ電流狭窄層５０およびｐ型ＡlＧaＩnＰ第１電流拡散層４９の上に再成長する。
【００５６】
その後、図１４および図１５に示すように、上記ｐ型ＡlＧaＩnＰ第２電流拡散層５２上にＡuＢe/Ａuを蒸着し、フォトリソグラフィおよびＡuエッチャントによるエッチングによって表面電極を形成する。そして、熱処理を行ってｐ型電極５３を形成する。次に、ウェハを、６５℃〜７０℃の塩酸中で煮沸する。その際に、ｐ型ＡlＧaＩnＰ第２電流拡散層５２の表面におけるｐ型電極５３が形成されていない領域が粗面になる。さらに、ｎ型ＧaＡs基板４１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極５４を形成する。
【００５７】
このようにして形成された半導体発光素子は、第２実施の形態に比して、ウェハ表面を研磨して粗面化するためにウェハをシートあるいは他のウェハ等に貼り付けたり、研磨後に取り外して洗浄したりする工程が全く必要なく、工程の簡略化が可能となる。尚、発光波長の放射角依存性については、第１,第２実施の形態同様十分小さくなっている。
【００５８】
また、上記発光層(量子井戸活性層)４５に対してｎ型ＧaＡs基板４１側に位置する多層反射膜(ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層)４３はＡlＧaＡs系の材料で形成されている。したがって、その全膜厚は約７μmと第１,第２実施の形態の場合よりも更に厚くなっているが、ｎ型ＧaＡs基板４１との熱膨張率差が小さいので、ｎ型ＧaＡs基板４１の反りやダークラインの発生は認められない。その結果、層数を７０ペアと多くすることが可能になり、９９％以上の高反射率を実現できるのである。
【００５９】
また、上記発光層(量子井戸活性層)４５に対してｎ型ＧaＡs基板４１とは反対側の多層反射膜(ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層)４７はＡlＧaＩnＰ系の材料で形成されているので、第１,第２実施の形態の場合と同様に耐湿性の問題はない。温度８０℃,湿度８５％中で５０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の１０５％の光出力を有していた。
【００６０】
また、初期光出力は、発光部上における枝状電極５６の面積を、第１,第２実施の形態の楊合よりも小さくしていることによって、約１割だけ光取り出し効率が向上して０.４mＷを呈した。
【００６１】
＜第４実施の形態＞
図２１は本実施の形態の半導体発光素子における表面図であり、図２２は、図２１におけるＨ−Ｈ矢視断面図である。
【００６２】
本実施の形態における半導体発光素子はＡlＧaＩnＰ系であり、以下のようにして形成される。図２３に示すように、(１００)から[０１１]の方向に１５°だけ傾斜したｎ型のＧaＡs基板６１上に、膜厚が１μmのｎ型ＧaＡsバッファ層６２、ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層６３、ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層６４、量子井戸活性層６５、ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層６６、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層６７、膜厚が０.１５μmのｐ型ＡlＧaＩnＰ中間層６８、膜厚が１μmのｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層６９、膜厚が０.３μmのｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層７０、膜厚０.０１μmのｎ型のＧaＡsキャップ層７１を、ＭＯＣＶＤ法によって順次積層する。尚、量子井戸活性層６５は、その井戸層はＧaＩnＰであり、バリア層は(Ａl0.5Ｇa0.5)0.5Ｉn0.5Ｐである。
【００６３】
ここで、上記ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層６３、および、ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層６７は、反射スペクトルの中心が６５０nmになるように形成し、この２つのＤＢＲ層６３,６７で形成される共振器の共振波長も６５０nmになるように共振器長を調整する。本実施の形態においては、上記共振器長を１.５波長分とした。さらに、量子井戸活性層６５は、上記共振器中に生じる定在波の腹の位置に位置し、発光ピーク波長は６５０nmになるように形成する。
【００６４】
その後、図２４および図２５(図２４のＩ−Ｉ矢視断面図)に示すように、ｎ型ＧaＡsキャップ層７１を硫酸/過酸化水素系エッチャントで除去する。そうした後、フォトリソグラフィおよび硫酸/過酸化水素系エッチャントによって、ｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層７０をｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層６９に達するまでエッチングする。このときのエッチングによって７０μｍφの円形の電流経路７５を形成する。
【００６５】
次に、図２６及び図２７(図２６におけるＪ−Ｊ矢視断面図)に示すように、膜厚が７μmのｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第２電流拡散層７２を、ｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層７０およびｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層６９の上に再成長する。この段階で、格子定数がｎ型ＧaＡs基板６１に対して約３.６％小さく且つ膜厚が約８μmのＡl0.01Ｇa0.98Ｉn0.01Ｐ層が、ｐ型（Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアのＤＢＲ層６７上に形成されており、ウェハ表面は粗面になっている。
【００６６】
その後、図２１および図２２に示すように、上記ｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第２電流拡散層７２上にＡuＢe/Ａuを蒸着し、フォトリソグラフィおよびＡuエッチャントによるエッチングによって表面電極を形成する。そして、熱処理を行ってｐ型電極７３を形成する。さらに、ｎ型ＧaＡs基板６１を約２８０μmの膜厚まで研磨し、この研磨した面にＡuＧe/Ａuを蒸着し、熱処理することによってｎ型電極７４を形成する。
【００６７】
このようにして形成された半導体発光素子においては、第１〜第３実施の形態に比して、結晶成長後に別途ウェハ表面を粗面化する工程が全く必要なく、工程の簡略化が可能となる。尚、発光波長の放射角依存性については、表面の粗面化の程度が小さいために、図２８に示すように、第１〜第３実施の形態の場合よりやや依存性は大きい。しかしながら、粗面化がない場合よりは依存性が大幅に小さくなっている。
【００６８】
また、耐湿性に関しても全く問題はない。温度８０℃,湿度８５％中で５０mＡの通電試験を行ったところ、１０００時間経過後であっても初期光出力の９０％の光出力を有していた。また、初期光出力は、２０mＡで１.７mＷと十分高い出力が得られた。
【００６９】
【発明の効果】
以上より明らかなように、第１の発明の半導体発光素子は、一対の多層反射膜で成る共振器内における定在波の腹の位置に発光層を有し、この発光層に対してＧaＡs基板とは反対側に位置する上記多層反射膜上に表面が粗面化された半導体層が形成されているので、上記発光層から放射された光を、本半導体発光素子の表面から外部に出射される際に種々の方向に散乱させることができる。したがって、発光波長の放射角依存性を小さくすることができる。
【００７０】
さらに、上記発光層に対してＧ a Ａ s 基板側に位置する上記多層反射膜をＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成するので、Ｇ a Ａ s 基板との熱膨張孫数の差を小さくして結晶成長時と結晶成長後との温度差による転位を発生し難くできる。したがって、上記多層反射膜の層数を多くして、容易に高反射率を得ることができる。
【００７１】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記多層反射膜をＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成するので、上記Ｇ a Ａ s 基板に格子整合する層が含むＡ l 量を最大２５％程度にでき、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２にできる。したがって、耐湿性を大きく向上できる。
【００７２】
また、上記第１の発明の半導体発光素子は、上記発光層を、単層あるいは複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成すれば、波長が５６０nm〜６６０nmの発光光を得ることができる。
【００７３】
また、第２の発明の半導体発光素子の製造方法は、Ｇ a Ａ s 基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜とＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜とを形成し、上記一対の多層反射膜で成る共振器内における定在波の腹の位置に発光層を形成し、この発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に、層数が１以上の半導体層を形成し、上記半導体層における最上層の表面を粗面化するので、上記多層反射膜の反射率を低下させることなく、上記発光層から放射された光を、本半導体発光素子の表面から外部に出射する際に種々の方向に散乱させることができる。したがって、発光波長の放射角依存性を小さくできる。
【００７４】
さらに、上記発光層に対してＧ a Ａ s 基板側に位置する上記第１多層反射膜をＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成するので、Ｇ a Ａ s 基板との熱膨張孫数の差を小さくして結晶成長時と結晶成長後との温度差による転位を発生し難くできる。したがって、上記多層反射膜の層数を多くして、容易に高反射率を得ることができる。
【００７５】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜をＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成するので、上記Ｇ a Ａ s 基板に格子整合する層が含むＡ l 量を最大２５％程度にでき、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２にできる。したがって、耐湿性を大きく向上できる。
【００７６】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を、フォトリソグラフィおよびエッチングによって光散乱用のパターンを形成することによって行なえば、精度の高い光散乱用の微細パターンを形成できる。したがって、発光波長の放射角依存性が小さくなるように、表面粗面化の程度を制御できる。
【００７７】
また、上記第２の発明の半導体発光素子の製造方法は、上記半導体層における最上層の表面に対する粗面化を研磨によって行なえば、上記光散乱用パターンを形成する場合のような複雑なフォトリソグラフィ工程を必要とはせず、より簡単な方法によって半導体発光素子を製造できる。
【００７８】
また、上記第２の発明の半導体発光素子の製造方法では、上記半導体層をＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)で形成し、少なくとも上記半導体層を塩酸中で煮沸することによって上記半導体層における最上層の表面に対する粗面化を行なえば、上記研磨による粗面化の場合のように、ウェハ全体を別の基板やシート等に貼り付けて保持する工程および洗浄する工程を必要とはしない。したがって、より簡単な方法によって半導体発光素子を製造できる。
【００７９】
また、第３の発明は、Ｇ a Ａ s 基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜とＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜とを形成し、上記一対の多層反射膜で成る共振器内における定在波の腹の位置に発光層を形成し、この発光層に対してＧaＡs基板とは反対側に位置する上記第２多層反射膜上に、上記ＧaＡs基板に対して格子定数が０.５％以上小さいＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層を含む半導体層を形成するので、上記半導体層の表面を格子定数差によって粗面化できる。したがって、一連の結晶成長工程のみによって上記半導体層の表面を粗面化でき、結晶成長の後に別途上記粗面化を行なう工程を設ける必要がない。すなわち、この発明によれば、さらに簡単な方法によって半導体発光素子を製造できる。
【００８０】
さらに、上記発光層に対してＧ a Ａ s 基板側に位置する上記第１多層反射膜をＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成するので、Ｇ a Ａ s 基板との熱膨張孫数の差を小さくして結晶成長時と結晶成長後との温度差による転位を発生し難くできる。したがって、上記多層反射膜の層数を多くして、容易に高反射率を得ることができる。
【００８１】
さらに、上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記第２多層反射膜をＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成するので、上記Ｇ a Ａ s 基板に格子整合する層が含むＡ l 量を最大２５％程度にでき、Ａ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) で形成した場合 ( ５０％ ) の１ / ２にできる。したがって、耐湿性を大きく向上できる。
【図面の簡単な説明】
【図１】この発明の半導体発光素子における表面図である。
【図２】図１におけるＡ−Ａ矢視断面図である。
【図３】図２に示す半導体発光素子の製造工程を示す図である。
【図４】図３に続く製造工程を示す表面図である。
【図５】図４におけるＢ−Ｂ矢視断面図である。
【図６】図１に示す半導体発光素子におけるピーク波長の放射各依存性を示す図である。
【図７】図１に示す半導体発光素子における粗面化による効果の説明図である。
【図８】図１とは異なる半導体発光素子における表面図である。
【図９】図８におけるＣ−Ｃ矢視断面図である。
【図１０】図９に示す半導体発光素子の製造工程を示す図である。
【図１１】図１０に続く製造工程を示す図である。
【図１２】図１１に続く製造工程を示す表面図である。
【図１３】図１２におけるＤ−Ｄ矢視断面図である。
【図１４】図１および図８とは異なる半導体発光素子における表面図である。
【図１５】図１４におけるＥ−Ｅ矢視断面図である。
【図１６】図１５に示す半導体発光素子の製造工程を示す図である。
【図１７】図１６に続く製造工程を示す表面図である。
【図１８】図１７におけるＦ−Ｆ矢視断面図である。
【図１９】図１８に続く製造工程を示す表面図である。
【図２０】図１９におけるＧ−Ｇ矢視断面図である。
【図２１】図１,図８および図１４とは異なる半導体発光素子における表面図である。
【図２２】図２１におけるＨ−Ｈ矢視断面図である。
【図２３】図２２に示す半導体発光素子の製造工程を示す図である。
【図２４】図２３に続く製造工程を示す表面図である。
【図２５】図１９におけるＩ−Ｉ矢視断面図である。
【図２６】図２５に続く製造工程を示す表面図である。
【図２７】図２６におけるＪ−Ｊ矢視断面図である。
【図２８】図２１に示す半導体発光素子におけるピーク波長の放射各依存性を示す図である。
【符号の説明】
１,２１,４１,６１…ｎ型ＧaＡs基板、
２,２２,４２,６２…ｎ型ＧaＡsバッファ層、
３,２３,６３…ｎ型ＡlＡs/ｎ型Ａl0.5Ｇa0.5Ａsの３０ペアのＤＢＲ層、
４,２４,４４,６４…ｎ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第１クラッド層、
５,２５,４５,６５…量子井戸活性層、
６,２６,４６,６６…ｐ型(Ａl0.7Ｇa0.3)0.5Ｉn0.5Ｐ第２クラッド層、
７,２７,６７…ｐ型(Ａl0.2Ｇa0.8)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１２ペアの
ＤＢＲ層、
８,２８…ｐ型Ａl0.5Ｇa0.5Ａs電流拡散層、
９…ｐ型(Ａl0.1Ｇa0.9)0.5Ｉn0.5Ｐエッチングストップ層、
１０…ｐ型Ａl0.5Ｇa0.5Ａs光散乱層、 １１,２９…ＳiＯ2膜、
１２,３０,５３,７３…ｐ型電極、 １３,３１,５４,７４…ｎ型電極、
１４,３２,５５,７５…電流経路、 １５…格子パターン、
４３…ｎ型ＡlＡs/ｎ型Ａl0.7Ｇa0.3Ａsの７０ペアのＤＢＲ層、
４７…ｐ型(Ａl0.4Ｇa0.6)0.5Ｉn0.5Ｐ/ｐ型Ａl0.5Ｉn0.5Ｐの１８ペアのＤＢＲ層、
４８,６８…ｐ型ＡlＧaＩnＰ中間層、
４９…ｐ型ＡlＧaＩnＰ第１電流拡散層、５０…ｎ型ＡlＧaＩnＰ電流狭窄層、
５１,７１…ｎ型ＧaＡsキャップ層、
５２…ｐ型ＡlＧaＩnＰ第２電流拡散層、
５６…枝状電極、
６９…ｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第１電流拡散層、
７０…ｎ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ電流狭窄層、
７２…ｐ型Ａl0.01Ｇa0.98Ｉn0.01Ｐ第２電流拡散層。
Claims (7)
- ＧaＡs基板上に所定の間隔を有して形成された一対の多層反射膜で成る共振器と、上記共振器内における定在波の腹の位置に形成された発光層を有する半導体発光素子において、
上記発光層に対してＧaＡs基板とは反対側に位置する上記多層反射膜上には、層数が１以上であって最上層の表面が粗面化されている半導体層が形成されており、
上記発光層に対してＧ a Ａ s 基板側に位置している上記多層反射膜はＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で構成され、
上記発光層に対して上記Ｇ a Ａ s 基板とは反対側に位置する上記多層反射膜は、Ａ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で構成されている
ことを特徴とする半導体発光素子。 - 請求項１に記載の半導体発光素子において、
上記発光層は、単層あるいは複数層から成るＡlyＧazＩn1-y-zＰ(０≦ｙ≦１,０≦ｚ≦１)層で構成されていることを特徴とする半導体発光素子。 - Ｇ a Ａ s 基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜を形成する工程と、
上記第１多層反射膜上に上記所定の間隔とは異なる間隔を有してＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜を形成する工程と、
上記第１多層反射膜と第２多層反射膜との対で成る共振器内における定在波の腹の位置に発光層を形成する工程と、
上記発光層に対してＧ a Ａ s 基板とは反対側に位置する上記第２多層反射膜上に、層数が１以上の半導体層を形成する工程と、
上記半導体層における最上層の表面を粗面化する工程
を備えたことを特徴とする半導体発光素子の製造方法。 - 請求項３に記載の半導体発光素子の製造方法において、
上記半導体層における最上層の表面に対する粗面化は、フォトリソグラフィおよびエッチングによって光散乱用のパターンを形成することによって行われることを特徴とする半導体発光素子の製造方法。 - 請求項３に記載の半導体発光素子の製造方法において、
上記半導体層における最上層の表面に対する粗面化は、研磨することによって行われることを特徴とする半導体発光素子の製造方法。 - 請求項３に記載の半導体発光素子の製造方法において、
上記半導体層は、Ａ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) で形成され、
上記半導体層における最上層の表面に対する粗面化は、少なくとも上記半導体層を塩酸中で煮沸することによって行われることを特徴とする半導体発光素子の製造方法。 - Ｇ a Ａ s 基板上に所定の間隔を有してＡ l x Ｇ a 1-x Ａ s( ０≦ｘ≦１ ) 層で成る第１多層反射膜を形成する工程と、
上記第１多層反射膜上に上記所定の間隔とは異なる間隔を有してＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層で成る第２多層反射膜を形成する工程と、
上記第１多層反射膜と第２多層反射膜との対で成る共振器内における定在波の腹の位置に発光層を形成する工程と、
上記発光層に対してＧ a Ａ s 基板とは反対側に位置する上記第２多層反射膜上に、上記Ｇ a Ａ s 基板に対して格子定数が０ . ５％以上小さいＡ l y Ｇ a z Ｉ n 1-y-z Ｐ ( ０≦ｙ≦１ , ０≦ｚ≦１ ) 層を含む層数が１以上の半導体層を形成することによって、上記半導体層における最上層の表面を粗面化する工程
を備えたことを特徴とする半導体発光素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23822599A JP3586594B2 (ja) | 1999-08-25 | 1999-08-25 | 半導体発光素子およびその製造方法 |
| TW089116631A TW461122B (en) | 1999-08-25 | 2000-08-17 | Semiconductor light-emitting device and method for fabricating the device |
| SE0002996A SE520385C2 (sv) | 1999-08-25 | 2000-08-24 | Ljusemitterande halvledaranordning och metod för tillverkning av anordningen |
| US09/645,571 US6794687B1 (en) | 1999-08-25 | 2000-08-25 | Semiconductor light-emitting device and method for fabricating the device |
| US10/900,212 US7348195B2 (en) | 1999-08-25 | 2004-07-28 | Semiconductor light-emitting device and method for fabricating the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23822599A JP3586594B2 (ja) | 1999-08-25 | 1999-08-25 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068727A JP2001068727A (ja) | 2001-03-16 |
| JP3586594B2 true JP3586594B2 (ja) | 2004-11-10 |
Family
ID=17027018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23822599A Expired - Fee Related JP3586594B2 (ja) | 1999-08-25 | 1999-08-25 | 半導体発光素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6794687B1 (ja) |
| JP (1) | JP3586594B2 (ja) |
| SE (1) | SE520385C2 (ja) |
| TW (1) | TW461122B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547344B2 (ja) * | 1999-08-24 | 2004-07-28 | シャープ株式会社 | 半導体発光素子 |
| JP2003309283A (ja) | 2002-04-17 | 2003-10-31 | Sharp Corp | 半導体発光素子 |
| JP2004031513A (ja) | 2002-06-24 | 2004-01-29 | Sharp Corp | 半導体発光素子 |
| JP2005005679A (ja) * | 2003-04-15 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびその製造方法 |
| US7777235B2 (en) * | 2003-05-05 | 2010-08-17 | Lighting Science Group Corporation | Light emitting diodes with improved light collimation |
| US7184632B2 (en) * | 2003-05-27 | 2007-02-27 | Cornell Research Foundation, Inc. | Light scattering optical resonator |
| JP4986445B2 (ja) * | 2005-12-13 | 2012-07-25 | 昭和電工株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| KR100736623B1 (ko) | 2006-05-08 | 2007-07-09 | 엘지전자 주식회사 | 수직형 발광 소자 및 그 제조방법 |
| US9318327B2 (en) * | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
| DE102010044738A1 (de) | 2010-09-08 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung |
| KR101730152B1 (ko) * | 2010-10-06 | 2017-04-25 | 엘지이노텍 주식회사 | 발광 소자 |
| CN105870288B (zh) * | 2016-04-27 | 2018-08-14 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN110957406B (zh) * | 2019-12-05 | 2022-05-27 | 南京邮电大学 | 一种电驱动光栅波分复用器件及其制备方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106246A (en) | 1980-12-23 | 1982-07-02 | Nec Corp | Radio communication system |
| JP2744503B2 (ja) | 1990-02-05 | 1998-04-28 | 日本電信電話株式会社 | 面形発光素子 |
| JP2961964B2 (ja) * | 1991-07-10 | 1999-10-12 | 日本電気株式会社 | 半導体レーザ装置 |
| US5226053A (en) | 1991-12-27 | 1993-07-06 | At&T Bell Laboratories | Light emitting diode |
| US5428634A (en) * | 1992-11-05 | 1995-06-27 | The United States Of America As Represented By The United States Department Of Energy | Visible light emitting vertical cavity surface emitting lasers |
| DE4240706A1 (de) * | 1992-12-03 | 1994-06-09 | Siemens Ag | Oberflächenemittierende Laserdiode |
| DE69405427T2 (de) * | 1993-03-04 | 1998-04-02 | At & T Corp | Vorrichtung mit fokussierendem oberflächenemittierendem Halbleiterlaser |
| JP3207590B2 (ja) * | 1993-03-15 | 2001-09-10 | 富士通株式会社 | 光半導体装置 |
| JP2836687B2 (ja) | 1993-04-03 | 1998-12-14 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| US5491710A (en) * | 1994-05-05 | 1996-02-13 | Cornell Research Foundation, Inc. | Strain-compensated multiple quantum well laser structures |
| JP3333330B2 (ja) | 1994-09-30 | 2002-10-15 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| DE19506323A1 (de) * | 1995-02-23 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit aufgerauhter Halbleiteroberfläche |
| US5779924A (en) * | 1996-03-22 | 1998-07-14 | Hewlett-Packard Company | Ordered interface texturing for a light emitting device |
| US6167072A (en) * | 1997-06-06 | 2000-12-26 | University Of Florida | Modulated cap thin p-clad semiconductor laser |
| US6055262A (en) * | 1997-06-11 | 2000-04-25 | Honeywell Inc. | Resonant reflector for improved optoelectronic device performance and enhanced applicability |
| JPH1158232A (ja) * | 1997-08-26 | 1999-03-02 | Toshiba Ceramics Co Ltd | ドレッシング工具及びその製造方法 |
| JP3932466B2 (ja) * | 1997-09-25 | 2007-06-20 | 富士フイルム株式会社 | 半導体レーザ |
| US5966399A (en) * | 1997-10-02 | 1999-10-12 | Motorola, Inc. | Vertical cavity surface emitting laser with integrated diffractive lens and method of fabrication |
| JP3763667B2 (ja) * | 1998-04-23 | 2006-04-05 | 株式会社東芝 | 半導体発光素子 |
| JP5019664B2 (ja) | 1998-07-28 | 2012-09-05 | アイメック | 高効率で光を発するデバイスおよびそのようなデバイスの製造方法 |
| US6504180B1 (en) * | 1998-07-28 | 2003-01-07 | Imec Vzw And Vrije Universiteit | Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom |
| US6176071B1 (en) * | 1999-09-10 | 2001-01-23 | Deere & Company | Tensioning idler assembly for mower deck belt drive |
| JP3689621B2 (ja) * | 2000-09-04 | 2005-08-31 | シャープ株式会社 | 半導体発光素子 |
| TW576864B (en) * | 2001-12-28 | 2004-02-21 | Toshiba Corp | Method for manufacturing a light-emitting device |
-
1999
- 1999-08-25 JP JP23822599A patent/JP3586594B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-17 TW TW089116631A patent/TW461122B/zh not_active IP Right Cessation
- 2000-08-24 SE SE0002996A patent/SE520385C2/sv not_active IP Right Cessation
- 2000-08-25 US US09/645,571 patent/US6794687B1/en not_active Expired - Lifetime
-
2004
- 2004-07-28 US US10/900,212 patent/US7348195B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SE520385C2 (sv) | 2003-07-01 |
| US6794687B1 (en) | 2004-09-21 |
| US7348195B2 (en) | 2008-03-25 |
| SE0002996L (sv) | 2001-02-26 |
| SE0002996D0 (sv) | 2000-08-24 |
| US20050001222A1 (en) | 2005-01-06 |
| TW461122B (en) | 2001-10-21 |
| JP2001068727A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5006876B2 (ja) | 量子ドットベースの光電子デバイス及びこれを作製する方法 | |
| US9018650B2 (en) | Semiconductor light emitting device | |
| JP3586594B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR20010042718A (ko) | 광학소자 | |
| JP5198793B2 (ja) | 半導体素子およびその製造方法 | |
| US6548824B2 (en) | Semiconductor light emitting device for stably obtaining peak wave length of emission spectrum | |
| TW201432938A (zh) | Led元件及其製造方法 | |
| US6815727B2 (en) | Semiconductor light emitting device | |
| US20050001226A1 (en) | Light emitting diode and method for manufacturing the same | |
| US6617614B2 (en) | Semiconductor light-emitting device | |
| JPWO2014058069A1 (ja) | 半導体発光素子及びその製造方法 | |
| JP3652252B2 (ja) | 半導体光装置 | |
| JP3547344B2 (ja) | 半導体発光素子 | |
| US7495263B2 (en) | Semiconductor light-emitting device and manufacturing method therefor | |
| US7656919B2 (en) | Semiconductor system having a ring laser fabricated by epitaxial layer overgrowth | |
| JP4048056B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP4443094B2 (ja) | 半導体発光素子 | |
| US6208680B1 (en) | Optical devices having ZNS/CA-MG-fluoride multi-layered mirrors | |
| JP2857305B2 (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP2000196139A (ja) | 半導体発光素子の製造方法 | |
| JP2007250714A (ja) | 発光素子 | |
| US6770915B2 (en) | Light emitting element with multiple multi-layer reflectors and a barrier layers | |
| JP2004014725A (ja) | 半導体発光素子 | |
| CN115775859A (zh) | 改善光串扰的发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |