DE112019006437T5 - Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer - Google Patents

Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer Download PDF

Info

Publication number
DE112019006437T5
DE112019006437T5 DE112019006437.1T DE112019006437T DE112019006437T5 DE 112019006437 T5 DE112019006437 T5 DE 112019006437T5 DE 112019006437 T DE112019006437 T DE 112019006437T DE 112019006437 T5 DE112019006437 T5 DE 112019006437T5
Authority
DE
Germany
Prior art keywords
plane
wafer
less
epitaxial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019006437.1T
Other languages
English (en)
Inventor
Masayuki Ishibashi
Midori Yoshida
Daisuke Maruoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112019006437T5 publication Critical patent/DE112019006437T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Um ein Siliziumepitaxialwaferherstellungsverfahren und einen Siliziumepitaxialwafer bereitzustellen, bei dem die DIC-Defekte unterdrückt werden können, wird ein Siliziumepitaxialwaferherstellungsverfahren bereitgestellt, bei dem eine Epitaxieschicht in einer Gasphase auf einer Hauptebene eines Siliziumeinkristallwafers gewachsen wird. Die Hauptebene ist eine {110}-Ebene oder eine Ebene mit einem Off-Winkel von weniger als 1 Grad von der {110}-Ebene. Das Verfahren zur Herstellung eines Siliziumepitaxialwafers umfasst das Einstellen einer Temperatur des Siliziumeinkristallwafers auf 1100°C bis 1135°C und das Wachsen der Epitaxieschicht in der Gasphase mit einer Wachstumsrate von 2,0 µm/min bis 3,0 µm/min.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung bezieht sich auf ein Siliziumepitaxialwaferherstellungsverfahren und einen Siliziumepitaxialwafer.
  • [Hintergrund]
  • Es ist bekannt, dass die Verwendung eines Siliziumwafers, dessen Hauptebene eine {110}-Ebene ist, pMOS-Transistoren beschleunigen kann, weil die Ladungsträgerbeweglichkeit in den pMOS-Transistoren höher ist als in denen, die aus einem Wafer gewonnen werden, dessen Hauptebene eine {100}-Ebene ist. Unter einem anderen Aspekt wird ein Epitaxialwafer als Material für Hochleistungsbauelemente verwendet, da die Epitaxieschicht nur sehr wenige Defekte aufweist. Daher wird ein Epitaxialwafer, dessen Hauptebene eine {110}-Ebene ist, als Material für Hochleistungsvorrichtungen wie MPUs erwartet (Patentdokument 1).
  • [Stand der Technik Dokumente]
  • [Patentdokumente]
  • [Patentdokument 1] JP2009-302140A
  • [Zusammenfassung der Erfindung]
  • [Durch die Erfindung zu lösende Probleme]
  • In dem Epitaxialwafer, dessen Hauptebene eine {110}-Ebene ist, treten jedoch wahrscheinlich unregelmäßig geformte mikroskopische Stufendefekte mit einer Breite von etwa 100 µm und einer Höhe von etwa 10 nm, die beim Epitaxiewachstum gebildet werden, auf der Oberfläche auf, und es entsteht das Problem, dass DIC-Defekte, die durch ein Differentialinterferenzkontrastverfahren (DIC) detektiert werden, groß werden. Das DIC-Verfahren ist ein Verfahren, das in der Lage ist, die Anzahl der unregelmäßig geformten mikroskopischen Stufendefekte zu detektieren, deren Höhe oder Tiefe auf der Waferoberfläche einen vorgegebenen Schwellenwert von z. B. 2 nm überschreitet. Bei diesen mikroskopischen Stufendefekten handelt es sich um solche mit einer Breite von 30 bis 200 µm und einer Höhe von etwa 2 bis 90 nm, die mit anderen Detektionsverfahren nur schwer zu detektieren sind.
  • Die durch die vorliegende Erfindung zu lösenden Probleme umfassen das Bereitstellen eines Siliziumepitaxialwaferherstellungsverfahrens, das die DIC-Defekte unterdrücken kann, und das Bereitstellen eines Siliziumepitaxialwafers, in dem die DIC-Defekte unterdrückt werden können.
  • [Mittel zur Lösung von Problemen]
  • Ein Aspekt der vorliegenden Erfindung stellt ein Verfahren zur Herstellung eines Siliziumepitaxialwafers bereit, bei dem eine Epitaxieschicht in einer Gasphase auf eine Hauptebene eines Siliziumeinkristallwafers gewachsen wird. Die Hauptebene ist eine {110}-Ebene oder eine Ebene mit einem Off-Winkel von weniger als 1 Grad von der {110}-Ebene.
  • Das Verfahren umfasst das Einstellen einer Temperatur des Siliziumeinkristallwafers auf 1100°C bis 1135°C und das Wachsen der Epitaxieschicht in der Gasphase mit einer Wachstumsrate von 2,0 µm/min bis 3,0 µm/min.
  • Die Hauptebene des Siliziumeinkristallwafers ist vorzugsweise eine Ebene mit einem Off-Winkel von mehr als 0 Grad und weniger als 1 Grad von der {110}-Ebene.
  • Nachdem die Epitaxieschicht in der Gasphase gewachsen wird, kann die Oberfläche der Epitaxieschicht spiegelpoliert werden. In diesem Fall wird das Spiegelpolieren vorzugsweise mit einer Polierspanne von mehr als 0 µm und 0,2 µm oder weniger unter Verwendung einer Polierflüssigkeit durchgeführt, die Schleifkörner mit einem Korndurchmesser von 20 nm oder weniger enthält.
  • Ein weiterer Aspekt der vorliegenden Erfindung stellt einen Siliziumepitaxialwafer bereit, bei dem eine Epitaxieschicht auf einem Siliziumeinkristallsubstrat mit einer Hauptebene gewachsen wird, die eine {110}-Ebene oder eine Ebene mit einem Off-Winkel von weniger als 1 Grad von der {110}-Ebene ist.
  • Bei Beobachtung mit einem Differentialinterferenzkontrastverfahren weist die Epitaxieschicht mikroskopische Stufendefekte auf einer Oberfläche von 1,5 Counts/300 mm Wafer oder weniger auf.
  • Bei Beobachtung mit einem Weißlichtmikroskop weist die Epitaxieschicht einen PV-Wert der Oberflächenrauigkeit von weniger als 10 nm auf.
  • Die Hauptebene des Siliziumeinkristallwafers ist vorzugsweise eine Ebene mit einem Off-Winkel von mehr als 0 Grad und weniger als 1 Grad von der {110}-Ebene.
  • Die Oberfläche der Epitaxieschicht hat vorzugsweise ein Haze-Level (gemessen im SP2, DWO-Modus) von 0,4 ppm oder weniger.
  • Der Siliziumeinkristallwafer ist vorzugsweise ein Wafer, dem Bor zugesetzt wird, um den spezifischen Widerstand auf 1 mΩ·cm bis 100 mΩ·cm einzustellen.
  • [Effekt der Erfindung]
  • Gemäß der vorliegenden Erfindung können ein Siliziumepitaxialwaferherstellungsverfahren, das die DIC-Defekte unterdrücken kann, und ein Siliziumepitaxialwafer, in dem die DIC-Defekte unterdrückt werden können, bereitgestellt werden.
  • Figurenliste
    • 1 ist ein Diagramm, das die Wachstumsrate und die Wachstumstemperatur (Wafertemperatur) der Beispiele 1 bis 4 der vorliegenden Erfindung und der Vergleichsbeispiele 1 bis 6 zeigt.
    • 2 ist ein Diagramm, das die Beziehungen zwischen der Temperatur und der Wachstumsrate von Wafern und den DIC-Defekten zeigt.
  • [Modus(i) zur Ausführung der Erfindung]
  • Nachfolgend werden eine oder mehrere Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. 1 ist ein Diagramm, das die Wachstumsrate und die Wachstumstemperatur (Wafertemperatur) der Beispiele 1 bis 4 der vorliegenden Erfindung und der Vergleichsbeispiele 1 bis 6 zeigt.
  • Das Siliziumepitaxialwaferherstellungsverfahren einer Ausführungsform der vorliegenden Erfindung ist ein Verfahren, bei dem eine Epitaxieschicht in einer Gasphase auf der Hauptebene eines Siliziumeinkristallwafers gewachsen wird. Die Hauptebene ist eine {110}-Ebene oder eine Ebene mit einem Off-Winkel von weniger als 1 Grad von der {110}-Ebene. Ein Wafer, dessen Hauptebene einen Off-Winkel von 1 Grad oder mehr von der {110}-Ebene hat, verursacht unzureichende Bauelementeigenschaften, wie z.B. eine hohe Ladungsträgerbeweglichkeit, und daher ist ein Wafer, auf den das Herstellungsverfahren der vorliegenden Ausführungsform vorzugsweise angewendet wird, ein Siliziumeinkristallwafer, dessen Hauptebene eine Ebene mit einem Off-Winkel von 0 Grad von der {110}-Ebene ist, oder ein Siliziumeinkristallwafer, dessen Hauptebene eine Ebene mit einem Off-Winkel von mehr als 0 Grad und weniger als 1 Grad von der {110}-Ebene ist. Insbesondere bei Verwendung eines Siliziumeinkristallwafers, dessen Hauptebene eine Ebene mit einem Off-Winkel von mehr als 0 Grad und weniger als 1 Grad von der {110}-Ebene ist, können nicht nur die DIC-Defekte reduziert werden, sondern auch der PV-Wert der Oberflächenrauigkeit der Epitaxieschicht kann kleiner gemacht werden.
  • Wenn die Epitaxieschicht in einer Gasphase auf der Hauptebene des Siliziumeinkristallwafers mit der oben beschriebenen Kristallebene gewachsen wird, wird das Siliziumepitaxialwaferherstellungsverfahren der vorliegenden Ausführungsform unter der Bedingung durchgeführt, dass die Temperatur des Wafers auf 1100°C bis 1135°C und die Wachstumsrate der Epitaxieschicht auf 2,0 µm/min bis 3,0 µm/min eingestellt wird. Genauer gesagt werden die Temperatur des Wafers und die Wachstumsrate der Epitaxieschicht innerhalb der jeweiligen Bereiche eingestellt, wie in 1 für die Beispiele 1 bis 6 dargestellt, d.h. Bereiche von 1100°C× 2,0 µm/min bis 1135°C× 3,0 µm/min. Die Temperatur des Wafers bezieht sich auf die tatsächliche Temperatur des in die Kammer einer Gasphasenwachstumsvorrichtung geladenen Wafers und wird durch die einer Heizlampe und dergleichen zugeführte Leistung gesteuert. Die Wachstumsrate der Epitaxieschicht bezieht sich auf die Schichtdickenänderung pro Zeiteinheit der Epitaxieschicht, die auf der Hauptebene des Wafers gebildet wird, und wird durch die Konzentration und Flussmenge pro Zeiteinheit (Konzentration und Flussrate) eines Reaktionsgases (Rohmaterialgas) (wie z. B. Siliziumtetrachlorid SiCl4 oder Trichlorsilan SiHCl3) gesteuert, das in die Kammer der Gasphasenwachstumsvorrichtung zugeführt wird.
  • Die vorliegenden Erfinder untersuchten die Beziehungen zwischen der Temperatur und der Wachstumsrate von Wafern und den DIC-Defekten und gewannen die in 2 gezeigten Erkenntnisse. 2 ist ein Diagramm, das die Ergebnisse der DIC-Defekte zeigt, wenn Epitaxieschichten unter Bedingungen gebildet wurden, die zwei Levels von Bedingungen einschließen, in denen die Wachstumsraten der Epitaxieschichten relativ langsam und schnell eingestellt wurden, und weitere zwei Levels von Bedingungen, in denen die Temperaturen der Wafer relativ hoch und niedrig für jedes dieser ersten zwei Levels eingestellt wurden. Wie aus den Ergebnissen hervorgeht, sind die DIC-Defekte umso geringer, je niedriger die Temperatur des Wafers eingestellt wird, wenn die Wachstumsrate der Epitaxieschicht relativ schnell eingestellt wird, während die DIC-Defekte umso geringer sind, wenn die Wachstumsrate der Epitaxieschicht relativ langsam eingestellt wird, je höher die Temperatur des Wafers eingestellt wird. Wenn die Epitaxieschicht unter der Bedingung einer Wachstumsrate von 2,0 µm/min bis 3,0 µm/min gewachsen wird, was als eine relativ schnelle Rate angesehen wird, ist es daher bevorzugt, die Temperatur des Wafers auf 1100°C bis 1135°C einzustellen, was als relativ niedrig angesehen wird. Eine solche Bedingung ermöglicht die Herstellung eines Siliziumepitaxialwafers, der mikroskopische Stufendefekte auf der Oberfläche von 1,5 Counts/300 mm Wafer oder weniger aufweist, wenn er unter Verwendung eines Differentialinterferenzkontrastverfahrens beobachtet wird, und einen PV-Wert der Oberflächenrauigkeit von weniger als 10 nm, wenn er unter Verwendung eines Weißlichtmikroskops beobachtet wird.
  • Bei dem Siliziumepitaxie-Wafer-Herstellungsverfahren der vorliegenden Ausführungsform kann nach dem Wachsen der Epitaxieschicht in der Gasphase die Oberfläche der Epitaxieschicht spiegelpoliert werden. In diesem Fall kann das Hochglanzpolieren mit einer Polierspanne von mehr als 0 µm und 0,2 µm oder weniger durchgeführt werden, zum Beispiel unter Verwendung einer Polierflüssigkeit, die Schleifkörner mit einem Korndurchmesser von 20 nm oder weniger enthält. Durch Hochglanzpolieren der Oberfläche der Epitaxieschicht kann ein Siliziumepitaxialwafer erhalten werden, dessen Haze-Level (gemessen im SP2, DWO-Modus) auf der Oberfläche der Epitaxieschicht 0,4 ppm oder weniger beträgt.
  • Um einen Gettering-Effekt zu erhalten, kann der Siliziumeinkristallwafer ein Wafer sein, dem Bor zugesetzt wird, um den spezifischen Widerstand auf 1 mΩ·cm bis 100 mΩ·cm einzustellen.
  • Die vorliegende Erfindung wird nun unter Bezugnahme auf die Beispiele 1 bis 4 der vorliegenden Erfindung und die Vergleichsbeispiele 1 bis 6 näher beschrieben.
  • Ein p-Typ-Siliziumeinkristallingot mit einer Hauptachsenorientierung von <110> und einem Durchmesser von 305 mm wurde durch eine Siliziumeinkristallziehvorrichtung unter Verwendung des CZ-Verfahrens hergestellt. Nachdem der äußere Umfang dieses Ingots auf einen Durchmesser von 300 mm geschliffen wurde, wurde eine Kerbbearbeitung durchgeführt, um eine Vielzahl von Blöcken mit einem spezifischen Widerstand von 1 bis 100 mΩ-cm auszuschneiden. Jeder Ingot wurde mit einer Drahtsäge so geschnitten, dass die Neigung der {110}-Ebene einen Winkel von 0 Grad und 0,35 Grad in Bezug auf die Neigungsorientierung <100> aufweist.
  • Die erhaltenen Wafer wurden in der Reihenfolge Anfasen, Läppen, Endfasen, Ätzen, doppelseitiges Polieren, Bandanfasen, Randspiegelpolieren und einseitiges Oberflächenpolieren bearbeitet, um spiegelpolierte Wafer zu erhalten. Obwohl die Beschreibung von Reinigungsprozessen zwischen den Schritten weggelassen wird, wurden solche Reinigungsprozesse wie bei der normalen Waferbearbeitung durchgeführt. Auf den Oberflächen der so erhaltenen Siliziumeinkristallwafer wurden Siliziumepitaxieschichten mit einer Dicke von 4 µm unter Verwendung einer Ein-Wafer-CVD-Vorrichtung (Centura, erhältlich bei Applied Materials, Inc.) gewachsen. Zu diesem Zeitpunkt wurden die Bedingungen der Wachstumsrate und der Wachstumstemperatur (Wafertemperatur) für die Beispiele 1 bis 4 und die Vergleichsbeispiele 1 bis 6 wie in Tabelle 1 aufgeführt eingestellt.
  • Jeder aus der CVD-Vorrichtung entnommene Wafer wurde sofort einem Passivierungsprozess mit einer SC-1-Reinigungsflüssigkeit unterzogen. Für einen Teil des erhaltenen Epitaxialwafers wurde die Fläche der Epitaxieoberfläche mit einer einseitigen Poliervorrichtung und einer Polierflüssigkeit, die Schleifkörner mit einem Korndurchmesser von 20 nm oder weniger enthält, um mehr als 0 µm und 0,2 µm oder weniger poliert.
  • Für die erhaltenen Epitaxialwafer wurden die DIC-Defektdichte, der PV-Wert der Oberflächenrauigkeit und der Haze-Wert gemessen. Die Ergebnisse sind in Tabelle 1 aufgeführt.
  • [Tabelle 1]
    Wachstumsrate (µm/min) Wachstumstemperatur (°C) DIC Defektdichte (Counts/Wafer) Oberflächenrauigkeit (PV-Wert) (nm) Haze-Wert (ppm)
    Off-Winkel=0° Off-Winkel =0° Off-Winkel =0,35° Ohne Polieren nach EP Mit Polieren nach EP
    Beispiel 1 2,0 1100 0 5 3,5 0,4 0,03
    Beispiel 2 2,0 1135 0 6 4 0,4 0,03
    Beispiel 3 3,0 1100 0 5 3,5 0,4 0,03
    Beispiel 4 3,0 1135 0 5 3,5 0,4 0,03
    Vergleichsbeispiel 1 0,5 1135 1000 10 7 0,6 0,03
    Vergleichsbeispiel 2 1,7 1135 73941,7 22 15 0,7 0,03
    Vergleichsbeispiel 3 0,5 1100 100000 25 15 0,7 0,03
    Vergleichsbeispiel 4 1,7 1100 100000 24 18 0,7 0,03
    Vergleichsbeispiel 5 2,0 1150 143,7 10 12 0,6 0,03
    Vergleichsbeispiel 6 3 1150 100000 27 17 0,7 0,03
  • «DIC-Defektdichte»
  • Die Dichte der mikroskopischen Stufendefekte auf der Oberfläche der Epitaxieschicht wurde mit dem Differentialinterferenzkontrastverfahren (DIC) gemessen. Konkret wurde die Messung im DIC-Modus (Messmodus nach dem DIC-Verfahren) mit einer Waferoberflächeninspektionsvorrichtung (Surfscan SP3 der Firma KLA Corporation) durchgeführt. Bei der Messung wurde der Schwellenwert für die Höhe von unregelmäßig geformten mikroskopischen Stufendefekten auf 3 nm festgelegt und die Anzahl der mikroskopischen Stufendefekte, die diesen Schwellenwert überschreiten (pro 300 mm Wafer), gezählt.
  • «Oberflächenrauigkeit PV-Wert»
  • Der PV-Wert (Peak to Valley), der die Oberflächenrauigkeit der Oberfläche der Epitaxieschicht darstellt, wurde mit einem Weißlichtmikroskop ermittelt. Das Weißlichtmikroskop ist ausgestaltet, um ein 3D-Bild zu erhalten, indem ein LED-Strahl durch einen Halbspiegel geteilt wird, eine Referenzoberfläche und eine Probenoberfläche mit den geteilten Strahlen bestrahlt werden und während dies in der Z-Richtung geschwenkt wird, ein Bild an der Fokusposition gebildet wird, an der die Interferenz zwischen dem von der Referenzoberfläche zurückgeworfenen Strahl und dem von der Probenoberfläche zurückgeworfenen Strahl am stärksten ist.
  • «Haze-Wert»
  • Der Haze-Wert auf der Oberfläche der Epitaxieschicht wurde im DWO-Modus (Dark Field Wide Oblique Mode, Dunkelfeldweitschrägeinfallsmodus) mit einer Oberflächeninspektionsvorrichtung (Surfscan SP2, erhältlich bei KLA Corporation) gemessen.
  • «Betrachtung»
  • Wie in Tabelle 1 als Beispiele 1 bis 4 aufgeführt, kann, wenn die Epitaxieschicht in einer Gasphase auf der Hauptebene des Siliziumeinkristallwafers mit der oben beschriebenen Kristallebene unter der Bedingung gewachsen wird, dass die Temperatur des Wafers auf 1100°C bis 1135°C eingestellt wird und die Wachstumsrate der Epitaxieschicht auf 2,0 µm/min bis 3,0 µm/min eingestellt wird, die DIC-Defektdichte auf 1,5 Counts oder weniger pro 300 mm-Wafer reduziert werden, und der PV-Wert der Oberflächenrauigkeit kann auch auf weniger als 10 nm reduziert werden. In diesem Fall kann für die Siliziumeinkristallwafer, deren Hauptebene eine Ebene mit einem Off-Winkel von der {110}-Ebene von mehr als 0 Grad und weniger als 1 Grad, insbesondere 0,35 Grad, ist, der PV-Wert der Oberflächenrauigkeit weiter auf 4 nm oder weniger verbessert werden.
  • Darüber hinaus kann bei den Wafern, bei denen die Oberfläche der Epitaxieschicht hochglanzpoliert wird, das Haze-Level auf ca. 0,03 ppm im Vergleich zu dem Haze-Level vor dem Hochglanzpolieren von ca. 0,4 ppm verbessert werden, und die Qualitätskontrolle von Lichtpunktdefekten (LPD) und dergleichen ist daher mit einem Partikelzähler möglich.
  • Im Gegensatz dazu ist die DIC-Defektdichte sehr groß in den Vergleichsbeispielen 5 bis 6, bei denen die Wafertemperatur der Wachstumsbedingungen für die Epitaxieschicht höher als 1135°C ist und in den Vergleichsbeispielen 1 bis 4, bei denen die Wachstumsrate der Epitaxieschicht langsamer als 2,0 µm/min ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009302140 A [0003]

Claims (8)

  1. Verfahren zur Herstellung eines Siliziumepitaxialwafers, bei dem eine Epitaxieschicht in einer Gasphase auf einer Hauptebene eines Siliziumeinkristallwafers gewachsen wird, wobei die Hauptebene eine {110}-Ebene oder eine Ebene mit einem Off-Winkel von weniger als 1 Grad von der {110}-Ebene ist, wobei das Verfahren umfasst: Einstellen einer Temperatur des Siliziumeinkristallwafers auf 1100°C bis 1135°C; und Wachsen der Epitaxieschicht in der Gasphase mit einer Wachstumsrate von 2,0 µm/min bis 3,0 µm/min.
  2. Verfahren nach Anspruch 1, wobei die Hauptebene des Siliziumeinkristallwafers eine Ebene ist, die einen Off-Winkel von mehr als 0 Grad und weniger als 1 Grad von der {110}-Ebene hat.
  3. Das Verfahren nach Anspruch 1 oder 2, umfassend Spiegelpolieren einer Oberfläche der Epitaxieschicht nach dem Wachsen der Epitaxieschicht in der Gasphase.
  4. Verfahren nach Anspruch 3, wobei das Spiegelpolieren mit einer Polierspanne von mehr als 0 µm und 0,2 µm oder weniger unter Verwendung einer Polierflüssigkeit durchgeführt wird, die Schleifkörner mit einem Korndurchmesser von 20 nm oder weniger enthält.
  5. Siliziumepitaxialwafer, bei dem eine Epitaxieschicht auf einem Siliziumeinkristallwafer mit einer Hauptebene, die eine {110}-Ebene oder eine Ebene mit einem Off-Winkel von weniger als 1 Grad von der {110}-Ebene ist, gewachsen wird, wobei bei Beobachtung mit einem Differentialinterferenzkontrastverfahren die Epitaxieschicht mikroskopische Stufendefekte auf einer Oberfläche von 1,5 Counts/300 mm Wafer oder weniger aufweist, und bei Beobachtung mit einem Weißlichtmikroskop die Epitaxieschicht einen PV-Wert der Oberflächenrauigkeit von weniger als 10 nm aufweist.
  6. Siliziumepitaxialwafer nach Anspruch 5, wobei die Hauptebene des Siliziumeinkristallwafers eine Ebene ist, die einen Off-Winkel von mehr als 0 Grad und weniger als 1 Grad von der {110}-Ebene hat.
  7. Siliziumepitaxialwafer nach Anspruch 5 oder 6, wobei die Oberfläche der Epitaxieschicht ein Haze-Level (gemessen im SP2, DWO-Modus) von 0,4 ppm oder weniger aufweist.
  8. Siliziumepitaxialwafer nach einem der Ansprüche 5 bis 7, wobei der Siliziumeinkristallwafer ein Wafer ist, dem Bor zugesetzt wurde, um den spezifischen Widerstand auf 1 mΩ·cm bis 100 mΩ·cm einzustellen.
DE112019006437.1T 2018-12-27 2019-08-05 Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer Pending DE112019006437T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-245109 2018-12-27
JP2018245109A JP7063259B2 (ja) 2018-12-27 2018-12-27 シリコンエピタキシャルウェーハの製造方法
PCT/JP2019/030722 WO2020136973A1 (ja) 2018-12-27 2019-08-05 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (1)

Publication Number Publication Date
DE112019006437T5 true DE112019006437T5 (de) 2021-09-09

Family

ID=71125785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019006437.1T Pending DE112019006437T5 (de) 2018-12-27 2019-08-05 Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer

Country Status (5)

Country Link
US (1) US11990336B2 (de)
JP (1) JP7063259B2 (de)
KR (1) KR102508213B1 (de)
DE (1) DE112019006437T5 (de)
WO (1) WO2020136973A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302140A (ja) 2008-06-10 2009-12-24 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362510B1 (en) * 1998-12-07 2002-03-26 Advanced Micro Devices, Inc. Semiconductor topography having improved active device isolation and reduced dopant migration
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP5023900B2 (ja) 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
WO2009150896A1 (ja) 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP5375768B2 (ja) 2010-08-17 2013-12-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6156188B2 (ja) 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302140A (ja) 2008-06-10 2009-12-24 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
JP2020107730A (ja) 2020-07-09
US11990336B2 (en) 2024-05-21
KR20210082252A (ko) 2021-07-02
US20220020585A1 (en) 2022-01-20
JP7063259B2 (ja) 2022-05-09
KR102508213B1 (ko) 2023-03-08
WO2020136973A1 (ja) 2020-07-02
CN113544817A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
DE112011103769B4 (de) Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer
EP0001794B1 (de) Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006055038B4 (de) Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE202015009496U1 (de) Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE102005045339B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112014002762B4 (de) Verfahren zur Herstellung epitaktischer Wafer
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE112012000788B4 (de) Verfahren zum Herstellen eines Siliziumwafers
DE112017004347T5 (de) SiC-Epitaxiewafer, Herstellungsverfahren dafür, Verfahren zur Detektion von Large-Pit Defekten und Verfahren zur Identifizierung von Defekten
DE112014006413B4 (de) Herstellungsverfahren für epitaktischen Siliciumwafer
DE102015224983B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE112017004297T5 (de) SiC-Epitaxiewafer, Herstellungsverfahren dafür und Verfahren zur Identifizierung von Defekten
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE68904390T2 (de) Methode zur untersuchung der verbindung von halbleiterplaettchen.
DE102013002637A1 (de) Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE202009019026U1 (de) Siliziumkarbid-Substrat und Epitaxie-Wafer
DE112018001919T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112019006437T5 (de) Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer
DE112019006415T5 (de) Siliziumepitaxialwaferherstellungsverfahren und siliziumepitaxialwafer
DE112016003412T5 (de) Siliziumepitaxialwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication