CN1591790A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1591790A
CN1591790A CN200410056057.XA CN200410056057A CN1591790A CN 1591790 A CN1591790 A CN 1591790A CN 200410056057 A CN200410056057 A CN 200410056057A CN 1591790 A CN1591790 A CN 1591790A
Authority
CN
China
Prior art keywords
wiring
bridge
copper
semiconductor device
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410056057.XA
Other languages
English (en)
Inventor
大塚英树
宫田毅
松本宗之
河野宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1591790A publication Critical patent/CN1591790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种半导体器件的制造方法。利用过氧化氢溶液氧化通过CMP工序在半导体衬底1上形成铜布线6之际所产生的残留物及布线间桥梁9而成为氧化铜以后,再利用草酸溶液溶解并除去氧化铜。这样一来,就可在不损伤铜布线6主体的情况下,除去残留异物及布线间桥梁9。结果是,进行完化学机械研磨之后,不会在铜布线的表面产生凹状缺陷,确实能除去由铜形成的布线间桥梁等污染物,制造出无短路、无断线的半导体器件。

Description

半导体器件的制造方法
技术领域
本发明涉及一种制造半导体器件的方法,特别涉及形成铜布线的方法。
背景技术
近年来,随着硅半导体制品的微细化和高性能化,铜(Cu)布线得到了广泛应用。因为很难对铜进行干蚀刻,所以在形成铜布线时,一般是进行以下一系列工序(金属镶嵌法),即:干蚀刻布线间绝缘膜而形成布线沟槽的布线沟槽形成工序、利用电解电镀法将铜埋入所形成的布线沟槽中的铜埋入工序以及通过化学机械研磨(CMP)除去剩余的铜膜的铜膜除去工序及平坦化工序。
在CMP工序刚刚结束后的半导体衬底的表面上,残留了很多研磨剂及研磨屑等粒子及金属,为除去这些残留物而清洗衬底。因为研磨后的衬底表面的铜布线露出来,所以若除去这些残留物的时候除去得不彻底,就会导致布线性能恶化,特别是会引起布线间的短路。这从半导体器件的性能来看是一个很大的问题。
广泛应用RAC清洗法来清洗CMP工序后的半导体衬底。RCA清洗法的具有代表性的清洗工序有:利用碱性溶液(氨和过氧化氢溶液的混合溶液:APM)除去粒子的工序、利用稀氟酸(HF)除去氧化膜的工序、用酸性溶液(盐酸和过氧化氢溶液的混合溶液:HPM)除去金属污染的工序。但是,在对铜布线使用该RCA清洗法的情况下,因为氨会和铜形成氨络合物,铜布线便容易被蚀刻,而且铜布线还会因为氟酸而表面粗躁。
因此,一般是采用将机械的刷洗和化学的有机酸(草酸)清洗结合起来的方法来进行形成铜布线后的清洗。这是一种利用刷子的机械效果除去粒子、利用由草酸和氧化铜形成的螯合物除去铜污染的方法。然而,虽然在这一清洗方法下,能够某种程度地除去粒子、金属污染等微细的残留物,但很难将由于研磨而在铜布线之间产生的布线间桥梁除去。这里将成为问题的布线间桥梁的形态显示于图8中,同时说明产生布线间桥梁的机理。
在铜膜的CMP工序中,研磨是在研磨铜膜及阻挡膜,布线间绝缘膜2露出的时候结束的,但为防止由于铜布线6的膜厚变薄而引起布线电阻上升,研磨时让铜布线6的上面成为比布线间绝缘膜2的上面还突出来的凸状。
在研磨过程中集中对已这样成为凸状的铜布线6施加压力的情况下,铜布线6被压坏而扩散到布线间绝缘膜2上,由此而产生图8(a)所示那样的使相邻铜布线6之间导通的布线间桥梁9。
当铜表面由于研磨中的异物而被刮了一下,出现刮痕(scratch)21的情况下,被刮出的铜便扩散到布线间绝缘膜2上,产生图8(b)所示的布线间桥梁9。而且,若用为研磨屑的铜将刮痕沟槽埋起来,便产生图8(c)所示的布线间桥梁9。
因为上述产生的布线间桥梁,是使布线间短路、造成半导体制品的合格率下降的原因,所以有必要除去。但是在以往的使用刷子和草酸的清洗方法下,仅仅是能够除去微细的粒子、金属污染等,却除不掉这样的布线间桥梁。
另一方面,还有一种使用臭水和氟酸的清洗方法来代替现有的RCA清洗方法,在专利文献1中提出了将使用臭水和氟酸的清洗方法用到铜布线形成工序中这一方案。
在这一清洗方法下,利用臭水氧化铜表面,利用氟酸除去氧化层,于是,能够将衬底表面的粒子、金属等残留物除去;由铜膜形成的布线间桥梁也得到某种程度的除去。
[专利文献1]特开平8-153698号公报
然而,用光学式图案缺陷检查装置详细地分析了用臭水和氟酸处理后的衬底表面,结果发现:在衬底的整个面上,铜布线的表面出现了直径1000个以上的100nm~300nm的凹状缺陷。
图9示意地示出了所观察的凹状缺陷22的外观。认为出现这样的凹状缺陷22的原因如下,即:因为臭水的氧化还原电位为1.1V,很高,铜布线6的表面的铜便由于这一电池效果而离子化,溶解到臭水中所致。在这样在铜布线6的表面产生很多凹状缺陷22的情况下,布线电阻上升,而且还可能会引起布线的断线。因此,存在的问题是:很难将利用臭水和氟酸的清洗方法应用到铜布线的形成工序中。
还利用电子式图案缺陷检查装置对利用臭水和氟酸的清洗方法而造成的布线间桥梁的除去率做了评价,结果明确表明:利用臭水和氟酸的清洗方法仅能除去75%左右的布线间桥梁。
发明内容
本发明正是为解决上述问题而开发出来的。其目的在于:化学机械研磨后,在铜布线的表面不出现凹状缺陷,可靠地除去由铜形成的残留物及布线间桥梁,制造出无短路、无断线的半导体器件。
为达成上述目的,本发明的半导体器件的制造方法中,化学机械研磨工序后的半导体衬底的清洗工序,包括:利用过氧化氢溶液进行处理的工序和利用草酸处理的工序。
具体而言,本发明的半导体器件的制造方法,包括:通过化学机械研磨形成在半导体衬底上由铜形成的金属膜,而在半导体衬底上形成由金属膜构成的布线的布线工序,及除去在布线工序中产生且残留在半导体衬底上、使相邻的布线间产生无用的导通的布线间桥梁的清洗工序。清洗工序,包括:用过氧化氢溶液氧化布线间桥梁使其为氧化铜的氧化工序,以及用草酸溶解并除去氧化铜的氧化物除去工序。
根据本发明的半导体器件的制造方法,因为是使用氧化还原电位比臭水还低的氧化剂即过氧化氢溶液将布线间桥梁的表面氧化,所以铜布线的表面就不会离子化而溶解。因此,便能够在铜布线的表面不出现凹状缺陷的情况下,将由铜形成的布线间桥梁及残留物氧化使其为氧化物。而且,因为在氧化工序之后使用仅让氧化铜溶解的草酸溶解并除去氧化铜,所以能在不损伤铜布线主体的情况下,除去布线间桥梁及残留物。
在本发明的半导体器件的制造方法中,最好是清洗工序在同一个容器内连续进行。因为有了这样的结构以后,便在同一个容器内连续进行氧化工序和氧化层除去处理,所以不需要各工序之间的搬运。结果是,可缩短处理时间。
本发明的半导体器件的制造方法,最好是,还包括:在清洗工序之前,用草酸溶解并除去形成在布线间桥梁表面的自然氧化膜的自然氧化膜除去工序。而且,清洗工序按照氧化工序、氧化物除去工序的顺序进行两次以上。有了这样的结构以后,便能更可靠地除去污染物质。
在本发明的半导体器件的制造方法中,最好是,过氧化氢溶液的浓度大于等于0.1%且小于等于5%。有了这样的结构以后,便能在铜布线的表面不出现凹状缺陷的情况下,确实地氧化布线间桥梁等污染物质。
在本发明的半导体器件的制造方法中,最好是,草酸的浓度大于等于0.01%且小于等于3%。有了这样的结构以后,便能可靠地除去利用氧化工序形成的氧化膜。
—发明的效果—
根据本发明的半导体器件的制造方法,化学机械研磨后,在铜布线的表面不出现凹状缺陷,确实能将由铜形成的布线间桥梁等污染物除去,制造出无短路、无断线的半导体器件。
附图说明
图1为显示第一个实施例所涉及的半导体器件的制造方法的主要部分的流程图。
图2为显示第一个实施例所涉及的半导体器件的制造方法中的清洗工序前的半导体器件的剖面图。
图3为显示第一个实施例所涉及的半导体器件的制造方法中的各个工序的剖面图。
图4为显示本发明所涉及的半导体器件的制造方法中的布线间桥梁除去率的曲线图。
图5为显示本发明所涉及的半导体器件的制造方法中所产生的凹状缺陷的数量的曲线图。
图6为显示第二个实施例所涉及的半导体器件的制造方法的主要部分的流程图。
图7为显示第二个实施例所涉及的半导体器件的制造方法中的各个工序的剖面图。
图8为显示布线间桥梁的形态的俯视图。
图9为显示铜布线上的凹状缺陷的图,(a)为俯视图;(b)沿(a)中的IXb-IXb线剖开的剖面图。
符号说明
1—半导体衬底;2—布线间绝缘膜;3—阻挡膜;4—铜种子膜;5—铜膜;6—铜布线;7—粒子;8—金属污染;9—布线间桥梁;11—氧化膜;12—自然氧化膜;21—刮痕;22—凹状缺陷。
具体实施方式
(第一个实施例)
图1为显示本发明的第一个实施例所涉及的半导体器件的制造方法的工序流程图。图2显示化学机械研磨(CMP)工序刚刚结束后的半导体衬底的剖面。下面,首先说明该实施例的铜(Cu)布线的形成方法。
通过干蚀刻形成在半导体衬底1上的布线间绝缘膜2而形成布线沟槽以后,再利用溅射法形成阻挡膜3及铜种子(seed)膜4,最后利用电解电镀法用铜膜5将布线沟槽埋好。对铜膜5进行退火处理后,再利用CMP工序除去形成在布线间绝缘膜2上的剩余铜膜5,而形成图2所示的铜布线6。
如图2所示,在CMP工序刚刚结束的衬底表面上,存在着研磨剂及研磨屑等粒子7及金属污染物质8等残留物、使铜布线6间导通的布线间桥梁9,有必要除去它们。特别是因为布线间桥梁9会让铜布线6之间短路,而造成半导体制品的合格率下降,所以一定要将它除去。
为除去该布线间桥梁9及残留物,在该实施例中,执行图1所示的包括利用了过氧化氢溶液的氧化工序、和利用了草酸的氧化物除去工序的清洗工序。下面,详细说明清洗工序。
图3按工序顺序显示各个实施例的各个工序中的剖面状态。如图3(a)所示,在清洗工序前的布线间绝缘膜2上形成有让铜布线6之间短路的铜的薄膜即布线间桥梁9。
首先,用纯水将形成有铜布线6及布线间桥梁9的半导体衬底1预冲洗5秒钟,而使半导体衬底1的表面亲水化。需提一下,预冲洗是以每分钟1.01的流速将纯水注入到以500rpm的速度旋转的半导体衬底1而进行的。
接着,以每分钟1.01的流速将浓度1.0%的过氧化氢溶液注入到以500rpm的速度旋转的半导体衬底1,时间为30秒钟,进行氧化。如图3(b)所示,铜布线6的表面及布线间桥梁9氧化而形成由1nm~5nm厚度均匀的氧化铜(CuOx:x为正数)形成的氧化膜11。由此铜的薄膜即布线间桥梁9整体被氧化而成为氧化铜。
接着,利用纯水冲洗后,再以每分钟1.01的流速将浓度0.1%的草酸溶液注入到以500rpm的速度旋转的半导体衬底1,时间为30秒钟,作为图3(c)所示的氧化膜除去工序。草酸不与为金属结合的铜形成络合物,但与氧化铜形成螯合物,所以在不损伤未氧化的铜表面的情况下,就能溶解并除去氧化膜11。结果是,在不损伤铜布线6主体的情况下,就能除去完全氧化而成为氧化铜的布线间桥梁9。
接着,利用纯水进行最后的冲洗,并让半导体衬底1以1500rpm的速度旋转而执行旋转干燥。
通过上述清洗工序,就能有效地除去成为布线间短路之原因的布线间桥梁。图4示出了在利用该实施例的清洗工序制造半导体器件的情况下布线间桥梁的除去率。在利用臭水氧化及利用氟酸除去氧化物的现有的清洗方法下,除去率为75%;而在利用过氧化氢溶液氧化、利用草酸除去氧化物的该实施例的清洗方法下,除去率成为80%,这个布线间桥梁的除去率高。
需提一下,布线间桥梁的除去率,是从利用电子式图案缺陷检查装置测量存在于清洗工序前后的半导体衬底的表面的布线间桥梁的数量结果求得的。
还有,在该实施例中,用过氧化氢溶液对铜进行氧化。因为过氧化氢溶液的氧化还原电位约为0.3V,比臭水的氧化还原电位(约1.1V)低,所以能够在温和的条件下将铜表面氧化。结果是,能防止由于铜的离子化而形成凹状缺陷,在受控的状态下形成氧化铜层。
还有,因为不是利用与未被氧化的铜起反应的氟酸除去氧化物,而是利用草酸除去氧化物,所以不会损伤未被氧化的铜,便能仅除去被氧化而成为氧化铜的区域。
就这样,因为在不损伤铜布线主体的情况下,便能除去布线间桥梁,所以能够制造无布线间短路及布线断线等的半导体器件。图5示出了用光学式图案缺陷检查装置求得的半导体衬底表面的凹状缺陷的数量。在利用臭水及氟酸的现有方法下,观察到有1000个以上的凹状缺陷;而根据该实施例的方法却观察不到凹状缺陷,表明没有损伤铜布线。
需提一下,在该实施例中,过氧化氢溶液的浓度为1%,不过可根据要除去的布线间桥梁等的厚度适当地调整,只要在大于等于0.1%且小于等于5%的范围内即可。而且,草酸溶液的浓度在大于等于0.01%且小于等于3%的范围内即可。需提一下,若在进行用草酸清洗的处理过程中一起使用刷子,便能更有效地除去异物。
在该实施例中,氧化处理及氧化物除去处理的时间为30秒,不仅如此,可根据布线间桥梁的产生状况等做适当的改变。
而且,在同一个容器内连续进行过氧化氢溶液处理、草酸处理、冲洗以及干燥,不需要各工序间的搬运,可将处理时间最短化。
重复进行清洗工序,便能使布线间桥梁的除去率更高。
(第二个实施例)
下面,参考附图,说明本发明的第二个实施例所涉及的半导体器件的制造方法,仅说明和第一个实施例不同之处。
图6示出了本发明的第二个实施例所涉及的半导体器件的制造方法的工序流程。如图6所示,在该实施例中,在清洗工序之前进行使用了草酸的自然氧化物除去工序。
图7按工序顺序示出了本实施例的每一个工序的剖面状态。如图7(a)所示,在CMP工序后的铜布线6及布线间桥梁9的表面上形成了由厚度1nm~3nm的不均匀厚度的氧化铜形成的自然氧化膜12。
即使对这样的形成有自然氧化膜12的铜表面进行利用了过氧化氢溶液的氧化处理,铜表面的氧化也会因为已经形成了氧化膜而不会再继续下去。因此,因为在利用了草酸的氧化物除去工序之后,布线间桥梁9的未氧化部分也不被除去,而是残留下来,所以会导致布线间短路。
于是,在该实施例中,如图7(b)所示,在清洗工序之前,首先进行使用了草酸溶液的自然氧化膜除去工序而除去形成在布线间桥梁9表面的自然氧化膜。这样一来,未被氧化的铜便从铜布线6及布线间桥梁9的表面露出。需提一下,自然氧化膜12的除去工序是这样进行的,即用纯水预冲洗5秒钟而使半导体衬底1的表面亲水化之后,再以每分钟1.01的流速将浓度0.01%的草酸溶液注入到半导体衬底1中,时间为30秒。此时,借助让半导体衬底1以500rpm的速度旋转,而将草酸溶液提供给半导体衬底1的整个表面。
接着,和第一个实施例一样,用浓度1.0%的过氧化氢溶液处理半导体衬底1,时间30秒钟,将铜布线6的表面及布线间桥梁9氧化,而形成由均匀厚度的氧化铜形成的氧化膜11。这样一来,如图7(c)所示,布线间桥梁9完全被氧化成为氧化铜。
接着,如图7(d)所示,利用浓度0.01%的草酸溶液进行30秒钟的氧化物除去处理以后,从半导体衬底1的表面溶解并除去氧化铜。这样一来,在CMP工序中形成的布线间桥梁9便被完全除去,而可制造无短路、断线的半导体器件。
和第一个实施例一样,利用电子式图案缺陷检查装置评价利用该实施例的半导体器件的制造方法的布线间桥梁的除去率的结果示于图4。如图4所示,除去率为90%,得到了比第一个实施例还高的除去率。可以认为:这是因为首先除去了自然氧化膜,有效地进行了之后的利用过氧化氢溶液对布线间桥梁氧化之故。
图5示出了和第一个实施例一样的、用光学式图案缺陷检查装置评价凹状缺陷的数量的结果。与第一个实施例一样,没有发现有凹状缺陷。
需提一下,在该实施例中,过氧化氢溶液的浓度为1%,不过可根据要除去的布线间桥梁等的厚度适当地调整,只要在大于等于0.1%且小于等于5%的范围内即可。而且,草酸溶液的浓度在大于等于0.01%且小于等于3%的范围内即可。需提一下,若在进行用草酸清洗的处理过程中一起使用刷子,便能更有效地除去异物。
在该实施例中,自然氧化膜除去工序、氧化工序及氧化物除去工序的时间分别为30秒,不仅如此,可根据自然氧化膜的形成状况、布线间桥梁的产生状况等做适当的改变。
而且,在同一个容器内连续进行过氧化氢溶液处理、草酸处理、冲洗以及干燥,不需要各工序间的搬运,可将处理时间最短化。
重复进行清洗工序,便能使布线间桥梁的除去率更高。
—工业实用性—
根据本发明的半导体器件的制造方法,因为化学机械研磨后,在铜布线的表面不出现凹状缺陷,确实能将由铜形成的布线间桥梁等污染物除去,制造出无短路、无断线的半导体器件,所以作为制造半导体器件的方法、特别是形成铜布线的方法等非常有用。

Claims (6)

1.一种半导体器件的制造方法,包括:化学机械研磨形成在半导体衬底上、由铜形成的金属膜,而在所述半导体衬底上形成由所述金属膜构成的布线的布线工序,和除去在所述布线工序中产生且残留在所述半导体衬底上、使相邻的所述布线间产生无用的导通的布线间桥梁的清洗工序,其特征在于:
所述清洗工序,包括:用过氧化氢溶液氧化所述布线间桥梁,使其为氧化铜的氧化工序;以及
用草酸溶解并除去所述氧化铜的氧化物除去工序。
2.根据权利要求1所述的半导体器件的制造方法,其特征在于:
所述清洗工序在同一个容器内连续进行。
3.根据权利要求1所述的半导体器件的制造方法,其特征在于:
还包括:在所述清洗工序之前,用草酸溶解并除去形成在所述布线间桥梁的表面的自然氧化膜的自然氧化膜除去工序。
4.根据权利要求1所述的半导体器件的制造方法,其特征在于:
所述清洗工序,按所述氧化工序、所述氧化物除去工序这样的顺序进行两次以上。
5.根据权利要求1到4中之任何一个权利要求所述的半导体器件的制造方法,其特征在于:
所述过氧化氢溶液的浓度大于等于0.1%且小于等于5%。
6.根据权利要求1到4中之任何一个权利要求所述的半导体器件的制造方法,其特征在于:
所述草酸的浓度大于等于0.01%且小于等于3%。
CN200410056057.XA 2003-08-27 2004-08-10 半导体器件的制造方法 Pending CN1591790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003302590 2003-08-27
JP2003302590 2003-08-27

Publications (1)

Publication Number Publication Date
CN1591790A true CN1591790A (zh) 2005-03-09

Family

ID=34213966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410056057.XA Pending CN1591790A (zh) 2003-08-27 2004-08-10 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US6992006B2 (zh)
KR (1) KR20050022292A (zh)
CN (1) CN1591790A (zh)
TW (1) TW200509241A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197268B (zh) * 2006-12-05 2010-06-09 中芯国际集成电路制造(上海)有限公司 化学机械研磨后残留物的去除方法
CN104637863A (zh) * 2013-11-14 2015-05-20 盛美半导体设备(上海)有限公司 钨塞的形成方法
CN110517946A (zh) * 2018-05-21 2019-11-29 三菱电机株式会社 SiC衬底的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640966B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 세정방법
KR100733262B1 (ko) * 2005-12-29 2007-06-27 동부일렉트로닉스 주식회사 반도체 소자의 도전 플러그 제조방법
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
US8987092B2 (en) * 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
KR100977975B1 (ko) * 2008-05-27 2010-08-24 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20110045171A1 (en) * 2009-08-19 2011-02-24 International Business Machines Corporation Multi-Step Method to Selectively Deposit Ruthenium Layers of Arbitrary Thickness on Copper

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659793A (en) * 1986-03-03 1987-04-21 Alco Chemical Corporation Preparation of aqueous solutions of copolymers of dicarboxylic acids having a low dicarboxylic acid monomer content
JP3202508B2 (ja) 1994-11-29 2001-08-27 株式会社東芝 半導体ウェハの洗浄方法
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
JP3003684B1 (ja) * 1998-09-07 2000-01-31 日本電気株式会社 基板洗浄方法および基板洗浄液
TW466561B (en) * 1999-10-06 2001-12-01 Ebara Corp Method and apparatus for cleaning substrates
JP2002113431A (ja) * 2000-10-10 2002-04-16 Tokyo Electron Ltd 洗浄方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6627546B2 (en) * 2001-06-29 2003-09-30 Ashland Inc. Process for removing contaminant from a surface and composition useful therefor
JP3667273B2 (ja) * 2001-11-02 2005-07-06 Necエレクトロニクス株式会社 洗浄方法および洗浄液
US7153197B2 (en) * 2002-05-07 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for achieving uniform CU CMP polishing
DE10240114B4 (de) * 2002-08-30 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung eines Defektpegels nach dem chemisch mechanischen Polieren eines Kupfer enthaltenden Substrats durch Spülen des Substrats mit einer oxidierenden Lösung
US20050090104A1 (en) * 2003-10-27 2005-04-28 Kai Yang Slurry compositions for chemical mechanical polishing of copper and barrier films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197268B (zh) * 2006-12-05 2010-06-09 中芯国际集成电路制造(上海)有限公司 化学机械研磨后残留物的去除方法
CN104637863A (zh) * 2013-11-14 2015-05-20 盛美半导体设备(上海)有限公司 钨塞的形成方法
CN110517946A (zh) * 2018-05-21 2019-11-29 三菱电机株式会社 SiC衬底的制造方法
CN110517946B (zh) * 2018-05-21 2022-12-23 三菱电机株式会社 SiC衬底的制造方法

Also Published As

Publication number Publication date
KR20050022292A (ko) 2005-03-07
TW200509241A (en) 2005-03-01
US6992006B2 (en) 2006-01-31
US20050048777A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
TW414965B (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
JP3667273B2 (ja) 洗浄方法および洗浄液
JP4221191B2 (ja) Cmp後洗浄液組成物
CN1444259A (zh) 半导体器件的制造方法
CN1944613A (zh) 一种用于集成电路衬底硅片的清洗剂及其清洗方法
JP2002506295A (ja) 銅フィルムの研磨後に半導体基板を洗浄するための方法および装置
JP4744228B2 (ja) 半導体基板洗浄液及び半導体基板洗浄方法
CN1591790A (zh) 半导体器件的制造方法
US10522341B2 (en) Composition and method for removing residue from chemical-mechanical planarization substrate
CN101044602A (zh) 使用臭氧处理类晶片物体
JP4933071B2 (ja) シリコンウエハの洗浄方法
US7128821B2 (en) Electropolishing method for removing particles from wafer surface
US6585826B2 (en) Semiconductor wafer cleaning method to remove residual contamination including metal nitride particles
US6537381B1 (en) Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
US20040092210A1 (en) Method to reduce defect/slurry residue for copper CMP
CN101908465A (zh) 化学机械研磨后残留物的去除方法
CN1296973C (zh) 在制造半导体器件过程中清洗半导体晶片的镶嵌结构的方法
CN1577764A (zh) 半导体晶片的湿化学表面处理方法
JP2002100599A (ja) シリコンウェーハの枚葉洗浄方法
JP3843112B2 (ja) 半導体装置の製造方法
CN1402311A (zh) 清洗具有接触孔或介层洞的芯片清洗装置与方法
KR100906043B1 (ko) 반도체 소자의 세정 방법
CN1260339C (zh) 化学机械平坦化后的水性清洗组合物
CN1227403A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned