CN104637863A - 钨塞的形成方法 - Google Patents

钨塞的形成方法 Download PDF

Info

Publication number
CN104637863A
CN104637863A CN201310567106.5A CN201310567106A CN104637863A CN 104637863 A CN104637863 A CN 104637863A CN 201310567106 A CN201310567106 A CN 201310567106A CN 104637863 A CN104637863 A CN 104637863A
Authority
CN
China
Prior art keywords
tungsten
dielectric layer
medium layer
formation method
tungsten plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310567106.5A
Other languages
English (en)
Inventor
杨贵璞
王坚
王晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACM (SHANGHAI) Inc
ACM Research Shanghai Inc
Original Assignee
ACM (SHANGHAI) Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACM (SHANGHAI) Inc filed Critical ACM (SHANGHAI) Inc
Priority to CN201310567106.5A priority Critical patent/CN104637863A/zh
Publication of CN104637863A publication Critical patent/CN104637863A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明揭示了一种钨塞的形成方法，包括如下步骤：在介质层上形成通孔，在通孔内及介质层的表面沉积金属钨；采用化学机械研磨工艺将介质层表面的金属钨去除，通孔中的金属钨表面与介质层表面齐平；清洗介质层表面，将被研磨掉的钨颗粒全部去除；采用干法或湿法刻蚀工艺去除一定厚度的介质层，去除的介质层的厚度值与钨塞凸伸出介质层表面的高度一致。本发明通过采用化学机械研磨工艺将介质层表面的金属钨去除，并使通孔中的金属钨表面与介质层表面齐平，然后清洗介质层表面，将被研磨掉的钨颗粒全部去除，在后续介质层的去除过程中，不会再产生钨颗粒，从而不会出现被研磨掉的钨颗粒卡在相邻两钨塞之间的情况，进而提高了半导体器件加工的可靠性。

Description

钨塞的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种钨塞的形成方法。
背景技术
半导体器件的制程通常分为前段工艺和后段工艺。在半导体器件制程的前段工艺中，钨塞主要应用在第一层金属层与器件之间，以实现第一层金属层与器件的互连导通。在半导体器件制程的后段工艺中，钨塞主要应用在金属层与金属层之间，以实现金属层与金属层之间的互连导通。
目前，钨塞形成的常用方法包括如下步骤：首先，在介质层上形成通孔；然后，沉积金属钨覆盖所有的通孔和介质层；最后，采用化学机械研磨（CMP）工艺将金属钨研磨直至通孔中的金属钨凸伸出介质层的表面。在化学机械研磨的过程中，根据工艺需求，如果要求钨塞凸起的高度较高，如600埃，被研磨掉的钨颗粒可能会卡在相邻两钨塞之间而无法去除，如图3所示。如果相邻两钨塞之间聚集的钨颗粒较多，可能会导致该相邻两钨塞导通，从而造成短路，甚至导致半导体器件的报废。
发明内容
本发明的目的是提供一种钨塞的形成方法，该方法能够有效避免钨颗粒残留在相邻两钨塞之间，因此，该方法能够提高半导体器件的可靠性。
为实现上述目的，本发明提出的钨塞的形成方法，包括如下步骤：在介质层上形成通孔，在通孔内及介质层的表面沉积金属钨；采用化学机械研磨工艺将介质层表面的金属钨去除，通孔中的金属钨表面与介质层表面齐平；清洗介质层表面，将被研磨掉的钨颗粒全部去除；采用干法或湿法刻蚀工艺去除一定厚度的介质层，去除的介质层的厚度值与钨塞凸伸出介质层表面的高度一致。
在一个实施例中，采用化学机械研磨工艺将介质层表面的金属钨去除进一步包括：采用大下压力对介质层上的金属钨研磨一设定时间段，去除一定厚度的金属钨；采用小下压力并结合光学终点检测装置将介质层表面余下的金属钨全部去除。
在一个实施例中，当光学终点检测装置检测到介质层时，继续研磨一时间段。所述时间段为10-20秒。
在一个实施例中，通过控制介质层的刻蚀速率和刻蚀时间来控制介质层去除的厚度值。
综上所述，本发明通过采用化学机械研磨工艺将介质层表面的金属钨去除，并使通孔中的金属钨表面与介质层表面齐平，然后清洗介质层表面，将被研磨掉的钨颗粒全部去除，在后续介质层的去除过程中，不会再产生钨颗粒，从而不会出现被研磨掉的钨颗粒卡在相邻两钨塞之间的情况，进而提高了半导体器件加工的可靠性。
附图说明
图1揭示了本发明钨塞的形成方法的一实施例的流程图。
图2（a）至2（c）揭示了本发明钨塞的形成方法的各步骤相对应的剖面结构示意图。
图3为采用现有的钨塞的形成方法形成钨塞后，被研磨掉的钨颗粒卡在相邻两钨塞之间。
具体实施方式
为详细说明本发明的技术内容、所达成目的及功效，下面将结合实施例并配合图式予以详细说明。
如在背景技术中所描述，采用现有的钨塞的形成方法形成钨塞后，被研磨掉的钨颗粒可能会卡在相邻两钨塞之间而无法被去除。为了解决该技术问题，如图1所示，本发明提出的钨塞的形成方法包括如下步骤：
S101：首先，在介质层上形成通孔，在通孔内及介质层的表面沉积金属钨；
S103：然后，采用化学机械研磨工艺将介质层表面的金属钨去除，通孔中的金属钨表面与介质层表面齐平；
S105：接着，清洗介质层表面，将被研磨掉的钨颗粒全部去除；
S107：最后，采用干法或湿法刻蚀工艺去除一定厚度的介质层，去除的介质层的厚度值与钨塞凸伸出介质层表面的高度一致。
参阅图2（a）至2（c），揭示了本发明钨塞的形成方法的各步骤相对应的剖面结构示意图。结合图2（a）至2（c），下面将对本发明作进一步详细说明。
S101：首先，在介质层上形成通孔，在通孔内及介质层的表面沉积金属钨。
参阅图2（a），本实施例以半导体器件制程的前段工艺为例说明钨塞的形成方法。显然，本发明所揭示的钨塞的形成方法并不局限于半导体器件制程的前段工艺。如图2（a）所示，在硅衬底201上制作器件203，介质层205形成在器件203上，在介质层205上形成通孔，金属钨207填满介质层205上的所有通孔并覆盖在介质层205的表面。
S103：然后，采用化学机械研磨工艺将介质层表面的金属钨去除，通孔中的金属钨表面与介质层表面齐平。
参阅图2（b），采用化学机械研磨工艺将介质层205表面的金属钨207去除时，为了尽量避免化学机械研磨时的下压力对器件203造成损害，在本实施例中，分两步对介质层205上的金属钨207进行研磨。第一步，采用大下压力对介质层205上的金属钨207研磨一设定时间段，去除一定厚度的金属钨207；第二步，采用小下压力并结合光学终点检测装置将介质层205表面余下的金属钨207全部去除，使通孔中的金属钨207表面与介质层205表面齐平。为了确保介质层205上的金属钨207全部被研磨，当光学终点检测装置检测到介质层205时，继续研磨一时间段。然而，继续研磨一时间段可能会造成通孔中金属钨207凹陷，金属钨207凹陷的深度会影响产品的良率。为了既保证介质层205上的金属钨207全部被研磨又尽量减小通孔中金属钨207凹陷的深度，控制好继续研磨的时间段是很重要的，通常，控制继续研磨的时间段为10-20秒。
S105：接着，清洗介质层表面，将被研磨掉的钨颗粒全部去除。
通过执行本步骤，被研磨掉的钨颗粒全部去除，因此，在包括通孔在内的介质层205的整个结构上不会有被研磨掉的钨颗粒的存在。
S107：最后，采用干法或湿法刻蚀工艺去除一定厚度的介质层，去除的介质层的厚度值与钨塞凸伸出介质层表面的高度一致。
参阅图2（c），根据工艺需求，采用干法或湿法刻蚀工艺去除一定厚度的介质层205，去除的介质层205的厚度值也就是钨塞207凸伸出介质层205表面的高度值。干法刻蚀工艺一般使用的是C4F8、C4F6、C5F8气体等去除介质层205；而湿法刻蚀工艺主要使用的是BHF溶液（HF+NH4F的混合溶液）去除介质层205。干法刻蚀工艺或湿法刻蚀工艺去除介质层205时均不会与金属钨207发生反应，因此，在干法或湿法刻蚀工艺去除介质层205的过程中不会产生钨颗粒。
通过控制介质层205的刻蚀时间，进而控制介质层205去除的厚度值。通过实验，可以获得干法或湿法刻蚀工艺刻蚀介质层205的刻蚀速率，因此，通过控制介质层205的刻蚀时间，即可控制介质层205的去除厚度值。通常，在干法或湿法刻蚀工艺去除介质层205之前，先测量介质层205的厚度，获得介质层205的前值；然后，采用干法或湿法刻蚀工艺去除介质层205后，再次测量介质层205的厚度，获得介质层205的后值，介质层205的前值与后值之差即为介质层205去除的厚度值，也就是钨塞207凸出介质层205表面的高度值。
现有的钨塞的形成方法，通过采用化学机械研磨工艺去除介质层表面的金属钨以及部分介质层，以形成具有一定凸起高度的钨塞，在化学机械研磨介质层的过程中，钨塞会有一定的磨损，而且，被研磨掉的钨颗粒可能会卡在相邻两钨塞之间而无法去除。而本发明在清洗介质层表面后，采用干法或湿法刻蚀工艺去除介质层，干法刻蚀工艺或湿法刻蚀工艺去除介质层时均不会与金属钨发生反应，因此，通孔中的钨塞没有损耗，也不会有钨颗粒产生。
由上述可知，本发明通过采用化学机械研磨工艺将介质层表面的金属钨去除，并使通孔中的金属钨表面与介质层表面齐平，然后清洗介质层表面，将被研磨掉的钨颗粒全部去除，在后续介质层的去除过程中，不会再产生钨颗粒，从而不会出现被研磨掉的钨颗粒卡在相邻两钨塞之间的情况，进而提高了半导体器件加工的可靠性。
综上所述，本发明通过上述实施方式及相关图式说明，己具体、详实的揭露了相关技术，使本领域的技术人员可以据以实施。而以上所述实施例只是用来说明本发明，而不是用来限制本发明的，本发明的权利范围，应由本发明的权利要求来界定。

Claims (5)

1.一种钨塞的形成方法，其特征在于，包括如下步骤：
在介质层上形成通孔，在通孔内及介质层的表面沉积金属钨；
采用化学机械研磨工艺将介质层表面的金属钨去除，通孔中的金属钨表面与介质层表面齐平；
清洗介质层表面，将被研磨掉的钨颗粒全部去除；
采用干法或湿法刻蚀工艺去除一定厚度的介质层，去除的介质层的厚度值与钨塞凸伸出介质层表面的高度一致。
2.根据权利要求1所述的钨塞的形成方法，其特征在于，所述采用化学机械研磨工艺将介质层表面的金属钨去除进一步包括：采用大下压力对介质层上的金属钨研磨一设定时间段，去除一定厚度的金属钨；采用小下压力并结合光学终点检测装置将介质层表面余下的金属钨全部去除。
3.根据权利要求2所述的钨塞的形成方法，其特征在于，当所述光学终点检测装置检测到介质层时，继续研磨一时间段。
4.根据权利要求3所述的钨塞的形成方法，其特征在于，所述时间段为10-20秒。
5.根据权利要求1所述的钨塞的形成方法，其特征在于，通过控制介质层的刻蚀速率和刻蚀时间来控制介质层去除的厚度值。
CN201310567106.5A 2013-11-14 2013-11-14 钨塞的形成方法 Pending CN104637863A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310567106.5A CN104637863A (zh) 2013-11-14 2013-11-14 钨塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310567106.5A CN104637863A (zh) 2013-11-14 2013-11-14 钨塞的形成方法

Publications (1)

Publication Number Publication Date
CN104637863A true CN104637863A (zh) 2015-05-20

Family

ID=53216448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310567106.5A Pending CN104637863A (zh) 2013-11-14 2013-11-14 钨塞的形成方法

Country Status (1)

Country Link
CN (1) CN104637863A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783728A (zh) * 2016-12-10 2017-05-31 中国电子科技集团公司第五十八研究所 一种钨cmp工艺
WO2024000659A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 一种半导体结构及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239823A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 插塞的制造方法
US6828226B1 (en) * 2002-01-09 2004-12-07 Taiwan Semiconductor Manufacturing Company, Limited Removal of SiON residue after CMP
JP2005045006A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1591790A (zh) * 2003-08-27 2005-03-09 松下电器产业株式会社 半导体器件的制造方法
CN101882595A (zh) * 2009-05-08 2010-11-10 盛美半导体设备（上海）有限公司 阻挡层的去除方法和装置
CN102044474A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
CN102237297A (zh) * 2010-04-29 2011-11-09 武汉新芯集成电路制造有限公司 金属互连结构的制作方法及平坦化工艺
CN102569170A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239823A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 插塞的制造方法
US6828226B1 (en) * 2002-01-09 2004-12-07 Taiwan Semiconductor Manufacturing Company, Limited Removal of SiON residue after CMP
JP2005045006A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1591790A (zh) * 2003-08-27 2005-03-09 松下电器产业株式会社 半导体器件的制造方法
CN101882595A (zh) * 2009-05-08 2010-11-10 盛美半导体设备（上海）有限公司 阻挡层的去除方法和装置
CN102044474A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
CN102237297A (zh) * 2010-04-29 2011-11-09 武汉新芯集成电路制造有限公司 金属互连结构的制作方法及平坦化工艺
CN102569170A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783728A (zh) * 2016-12-10 2017-05-31 中国电子科技集团公司第五十八研究所 一种钨cmp工艺
WO2024000659A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 一种半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US20130267075A1 (en) Integrated Circuit with Multi Recessed Shallow Trench Isolation
CN104347477B (zh) 半导体结构的形成方法
CN104658962A (zh) 通孔的形成方法
CN107690692B (zh) 形成浅沟槽隔离(sti)结构的方法
CN105118775B (zh) 屏蔽栅晶体管形成方法
CN104637863A (zh) 钨塞的形成方法
CN105990114B (zh) 半导体器件的形成方法
CN104979295A (zh) 嵌入式分栅闪存器件的制造方法
CN102737961A (zh) 减少光刻胶掩膜倒塌或移位的方法
CN102243995B (zh) 高压工艺中不同厚度栅氧的集成方法
CN103400796B (zh) 双深度浅沟道隔离槽的刻蚀工艺
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
CN102194735B (zh) 一种形成通孔的方法
CN105336591B (zh) 浮栅的制作方法
CN101872726B (zh) 半导体器件的制造方法
CN100565817C (zh) 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法
CN104835776A (zh) Tsv盲孔的制作方法
CN104217986A (zh) 浅沟槽隔离结构的制作方法和nand闪存的制作方法
CN105374737B (zh) 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
CN105513961A (zh) 化学机械抛光方法
CN101567300A (zh) 残留物的去除方法
CN107658223B (zh) 一种闪存结构中多晶硅插塞的制备工艺
CN102832161B (zh) 用于形成硅通孔的方法
CN106548977A (zh) 一种空气隙结构的制造方法
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520