CN102832161B - 用于形成硅通孔的方法 - Google Patents

用于形成硅通孔的方法 Download PDF

Info

Publication number
CN102832161B
CN102832161B CN201110157222.0A CN201110157222A CN102832161B CN 102832161 B CN102832161 B CN 102832161B CN 201110157222 A CN201110157222 A CN 201110157222A CN 102832161 B CN102832161 B CN 102832161B
Authority
CN
China
Prior art keywords
groove
material layer
silicon
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110157222.0A
Other languages
English (en)
Other versions
CN102832161A (zh
Inventor
李凡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110157222.0A priority Critical patent/CN102832161B/zh
Publication of CN102832161A publication Critical patent/CN102832161A/zh
Application granted granted Critical
Publication of CN102832161B publication Critical patent/CN102832161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种用于形成硅通孔的方法，包括下列步骤：提供半导体衬底；对衬底进行刻蚀，以形成凹槽；在所述凹槽中填充牺牲材料层；回蚀刻所述牺牲材料层，并在所述凹槽上部沉积多晶硅层；对所述衬底的背面进行抛光，用以暴露出凹槽；剥离所述凹槽中的牺牲材料层；在凹槽中沉积金属材料层，并使其与所述多晶硅层反应形成金属硅化物；在凹槽中填充导电材料以形成所述硅通孔。根据本发明的用于形成硅通孔的方法，能够有效克服在硅通孔凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的硅化物表面的影响，并且能够提高硅通孔金属接口的性能，从而提高制造半导体器件的良品率。

Description

用于形成硅通孔的方法
技术领域
本发明涉及半导体制造工艺，特别涉及用于形成硅通孔的方法。
背景技术
随着半导体集成电路制造技术的发展，芯片中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已进入了亚微米的范围。集成电路技术发展的驱动力来源于对更高性能、更多功能、更小尺寸、更低功耗和成本的需求，经济的新型小尺寸3D硅通孔(TSV,Through-Silicon-Via)封装技术也由此应运而生。
3D硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往集成电路封装键合和使用凸点的叠加技术不同，硅通孔能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。它也被称为继线键合(WireBonding)、TAB和倒装芯片(FC)之后的第四代封装技术。硅通孔封装的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的2D互连，降低寄生效应和功耗等。
然而，当采用上述工艺过程形成硅通孔时经常出现较严重的缺陷。图1(A)-1(G)是说明使用现有技术形成硅通孔时存在缺陷的示意图，如图1(A)所示，在半导体衬底102的正面102A上已经形成有硬掩膜层，例如具体为氧化物层104和氮化硅层106、并经过例如刻蚀工艺而形成凹槽108，作为硅通孔的凹槽，并且在凹槽108的内壁沉积了氧化物层110，例如氧化硅层。现有技术中常常遇到的一个问题是，在完成硅通孔结构的最后步骤，即在硅通孔凹槽108中填充导电材料如金属材料时，通常会发生污染(contamination)，并且填充的金属材料无法承受封装半导体器件时的高温。针对上述问题，现有技术中的一种解决方案是提前在硅通孔的凹槽108中填充多晶硅。如图1(B)所示，112表示填充进硅通孔凹槽108中的多晶硅。如图1(C)所示，接下来去除半导体衬底102的正面102A上的硬掩膜层，例如通过蚀刻去除氮化硅层106，并继续进行化学机械抛光，用以去除氧化物层104。如图1(D)所示，对半导体衬底102进行前段工序和后段工序的处理。如图1(E)所示，对半导体衬底的背面102B进行化学机械抛光，用以露出硅通孔凹槽108。这时，出现了另一个问题，即多晶硅112的高阻抗特性会导致器件的性能变差，并且在之前填充到凹槽108中的多晶硅112很难从衬底的背面102B完全去除。如图1(F)所示，多晶硅112没有完全被去掉，从而会产生粗糙的多晶硅薄膜表面114。或者，如图1(G)所示，即使多晶硅112完全被去掉，可能在硅通孔的上部形成粗糙的硅化物表面116。上述两个问题都会在硅通孔凹槽108中填充金属材料后影响半导体器件的性能。
因此，本领域需要一种改进形成硅通孔的方法，即能够有效地克服在硅通孔的凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的硅化物表面的影响，从而提高制造半导体器件的良品率，并且同时具有简单的制造流程和较低的成本。
发明内容
为了能够有效地克服在硅通孔凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的硅化物表面的影响的技术问题，本发明对形成硅通孔的方法进行了改进。
本发明提出一种用于形成硅通孔的方法，包括下列步骤：提供半导体衬底；对衬底的正面进行刻蚀，以形成凹槽；在所述凹槽中填充牺牲材料层；回蚀刻所述牺牲材料层，并在所述凹槽上部沉积多晶硅层；对所述衬底的背面进行抛光，用以暴露出凹槽；剥离所述凹槽中的牺牲材料层；在衬底背面一侧的凹槽中沉积金属材料层，并使其与所述多晶硅层反应形成金属硅化物；在凹槽中填充导电材料以形成所述硅通孔。
其中所述形成凹槽的步骤进一步包括在所述衬底的正面形成硬掩膜层，用以形成图案以对所述衬底进行蚀刻，并且在所述回蚀刻步骤之后以及所述抛光步骤之前进一步包括去除所述硬掩膜层。
其中在所述形成凹槽的步骤完成后以及在所述填充牺牲材料层之前，进一步包括在所述凹槽的内壁上形成氧化层。
其中在所述回蚀刻步骤之后以及在所述抛光步骤之前进一步包括对所述衬底执行前段工序和后段工序。
其中所述多晶硅层的材料为掺杂的多晶硅。
其中所述多晶硅层的厚度为所述凹槽深度的1/20至1/10。
其中所述金属材料层的材料为CoWP。
其中所述金属材料层的材料为镍、钨或钴。
其中所述金属材料层的厚度为50至500埃。
其中所述导电材料为铜。
其中剥离所述凹槽中的牺牲材料层使用O2和CO2。
其中所述牺牲材料层的材料为大硬度的含碳材料层，具体可为不定型碳。
其中对所述衬底的背面进行抛光使用化学机械抛光工艺。
其中形成所述多晶硅层使用化学气相沉积工艺或物理气相沉积工艺。
根据本发明的用于形成硅通孔的方法，能够有效克服在硅通孔凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的硅化物表面的影响，并且能够提高硅通孔金属接口的性能，从而提高制造半导体器件的良品率，并且同时具有简单的制造流程和较低的成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1(A)-1(G)是说明使用现有技术形成硅通孔时存在缺陷的示意图；
图2(A)-2(H)为根据本发明的实施例的形成硅通孔的方法示意图；
图3是根据本发明的实施例的形成硅通孔的方法流程图；以及
图4(A)-4(D)为根据本发明的实施例的硅通孔的凹槽示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了解决现有技术中存在的上述问题，本发明对形成硅通孔的方法进行了改进，并通过图2(A)-2(H)对本发明的方法进行示例性的说明。如图2(A)所示，提供半导体衬底202，在半导体衬底202的正面202A上形成硬掩膜层，例如可以依次包括氧化物层204、氮化硅层206，氧化物层204具体为氧化硅。并对硬掩膜层和衬底经过例如刻蚀工艺而形成凹槽208，以作为硅通孔的凹槽。然后在凹槽208的内壁沉积氧化物层210，氧化物层210具体为氧化硅。
如图2(B)所示，在凹槽208中填充牺牲材料层212，然后进行回蚀刻以去除部分牺牲材料层212，在牺牲材料层212的上部沉积多晶硅层214，其中牺牲材料层212为具有大硬度的含碳材料层，具体可以为不定型碳，也可以是例如金刚石等具有相当硬度的并易于剥离的含碳材料。并且多晶硅层214优选使用掺杂的多晶硅。优选地，其中多晶硅层214处于凹槽208中靠近所述半导体衬底202的正面202A的一方。优选地，其中多晶硅层214的厚度为凹槽208的深度的1/20至1/10。
如图2(C)所示，接下来去除半导体衬底202的正面202A上的硬掩膜层，例如通过蚀刻去除氮化硅层206，并继续进行化学机械抛光，用以去除氧化物层204。
如图2(D)所示，对半导体衬底202进行前段工序(FEOL)和后段工序(BEOL)的处理。
如图2(E)所示，对半导体衬底202的背面202B进行抛光，优选为化学机械抛光，用以露出凹槽208。
如图2(F)所示，剥离凹槽208中的牺牲材料层212。在本发明的一个实施例中，牺牲材料层212为不定型碳层，通过使用O2和CO2剥离牺牲材料层212。
如图2(G)所示，在凹槽208中形成金属材料层218，例如通过化学气相沉积或物理气相沉积，所述金属材料层218用于与掺杂的多晶硅反应形成金属硅化物。具体可以为镍、钴、钨等金属，优选地，所述金属材料层218的材料为CoWP。使所述金属材料层218与所述多晶硅层反应以使多晶硅层214的可能粗糙的表面变成硅化物216，金属材料层218可用以平坦上述粗糙的表面，并提高金属接口性能。优选地，金属材料层218的厚度为50至500埃。
如图2(H)所示，向凹槽208中填充导电材料220，例如金属材料，优选为铜。从而形成了硅通孔结构200。
图3是根据本发明的实施例的形成硅通孔的方法流程图。如图3所示，在步骤302中，提供半导体衬底，并对衬底经过例如刻蚀工艺而形成凹槽，以作为硅通孔的凹槽。
在步骤304中，在凹槽中填充牺牲材料层。其中牺牲材料层为具有大硬度的含碳材料层，具体可以为不定型碳，也可以是例如金刚石等具有相当硬度的并易于剥离的含碳材料。
在步骤306中，进行回蚀刻以去除部分牺牲材料层，在牺牲材料层的上部沉积多晶硅层。其中多晶硅层优选为掺杂的多晶硅层。
在步骤308中，对半导体衬底的背面进行抛光，优选为化学机械抛光，用以露出凹槽。
在步骤310中，剥离凹槽中的牺牲材料层。优选地，通过使用O2和CO2剥离牺牲材料层。
在步骤312中，在凹槽中沉积金属材料层，使金属材料层与多晶硅层反应以使多晶硅层的可能粗糙的表面变成硅化物。
在步骤314中，向凹槽中填充导电材料，例如金属材料，优选为铜。从而形成了硅通孔结构。
图4(A)-4(D)为根据本发明的实施例的硅通道凹槽示意图。如图4(A)-4(D)所示，例如在步骤302中形成的硅通孔的凹槽可以是任何有利于本发明的技术方案的形状，它的剖面形状包括但不限于图4(A)-4(D)中所示的形状。其中，402A-402D为半导体衬底，在半导体衬底402A-402D上形成有硬掩膜层，硬掩膜层例如具体为氧化物层404A-404D和氮化硅层406A-406D，并且在凹槽408A-408D的内壁上形成有氧化物层410A-410D。其中氧化物层404A-404D和氧化物层410A-410D可以分别具体为氧化硅。
本发明使用的金属材料层与多晶硅层形成硅化物，以形成平滑的表面，并且保护硅通孔中的铜材料使其不会受到工序中的干法刻蚀或湿法刻蚀时的化学物质或气体的损害；采用具有大硬度的含碳材料例如不定型碳作为所述牺牲材料层能够被很容易地剥离，而不会对硅通孔或其它部分造成损伤；此外，CoWP具有良好的金属-金属接口性能。根据本发明提供的方法，能够有效克服在硅通孔凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的表面的影响，并且能够提高硅通孔金属接口的性能，从而提高制造半导体器件的良品率，并且同时具有简单的制造流程和较低的成本。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本发明公开的构思的精神和范围内。更特别地，在本发明公开、附图、以及所附权利要求的范围内，可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方式的修改和改变以外，可替换方式的使用对于本领域技术人员来说也是显而易见的选择。

Claims (15)

1.一种用于形成硅通孔的方法，包括下列步骤：
提供半导体衬底；
对所述衬底的正面进行刻蚀，以形成凹槽；
在所述凹槽中填充牺牲材料层；
回蚀刻所述牺牲材料层，并在所述凹槽上部沉积多晶硅层；
对所述衬底的背面进行抛光，用以暴露出凹槽；
剥离所述凹槽中的牺牲材料层；
在衬底背面一侧的凹槽中沉积金属材料层，并使其与所述多晶硅层反应形成金属硅化物；
在凹槽中填充导电材料以形成所述硅通孔。
2.如权利要求1所述的方法，其中所述形成凹槽的步骤进一步包括在所述衬底的正面形成硬掩膜层，用以形成图案以对所述衬底进行蚀刻，并且在所述回蚀刻步骤之后以及所述抛光步骤之前进一步包括去除所述硬掩膜层。
3.如权利要求1所述的方法，其中在所述形成凹槽的步骤完成后以及在所述填充牺牲材料层之前，进一步包括在所述凹槽的内壁上形成氧化层。
4.如权利要求1所述的方法，其中在所述回蚀刻步骤之后以及在所述抛光步骤之前进一步包括对所述衬底执行前段工序和后段工序。
5.如权利要求1所述的方法，其中所述多晶硅层的材料为掺杂的多晶硅。
6.如权利要求1所述的方法，其中所述多晶硅层的厚度为所述凹槽深度的1/20至1/10。
7.如权利要求1所述的方法，其中所述金属材料层的材料为CoWP。
8.如权利要求1所述的方法，其中所述金属材料层的材料为镍、钨或钴。
9.如权利要求1所述的方法，其中所述金属材料层的厚度为50至500埃。
10.如权利要求1所述的方法，其中所述导电材料为铜。
11.如权利要求1所述的方法，其中剥离所述凹槽中的牺牲材料层使用O2和CO2。
12.如权利要求1所述的方法，其中所述牺牲材料层的材料为大硬度的含碳材料层。
13.如权利要求12所述的方法，其中所述牺牲材料层的材料为不定型碳。
14.如权利要求1所述的方法，其中对所述衬底的背面进行抛光使用化学机械抛光工艺。
15.如权利要求1所述的方法，其中形成所述多晶硅层使用化学气相沉积工艺或物理气相沉积工艺。
CN201110157222.0A 2011-06-13 2011-06-13 用于形成硅通孔的方法 Active CN102832161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110157222.0A CN102832161B (zh) 2011-06-13 2011-06-13 用于形成硅通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110157222.0A CN102832161B (zh) 2011-06-13 2011-06-13 用于形成硅通孔的方法

Publications (2)

Publication Number Publication Date
CN102832161A CN102832161A (zh) 2012-12-19
CN102832161B true CN102832161B (zh) 2014-10-01

Family

ID=47335232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110157222.0A Active CN102832161B (zh) 2011-06-13 2011-06-13 用于形成硅通孔的方法

Country Status (1)

Country Link
CN (1) CN102832161B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377992B (zh) * 2012-04-23 2016-04-13 中芯国际集成电路制造(上海)有限公司 硅通孔结构及其制造方法
CN104576507B (zh) * 2013-10-23 2018-08-10 中芯国际集成电路制造(上海)有限公司 基于硅通孔技术的三维封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217118A (zh) * 2007-01-05 2008-07-09 国际商业机器公司 用于制造具有导电通孔的硅载体的方法及其制造的半导体
CN101356637A (zh) * 2005-11-08 2009-01-28 Nxp股份有限公司 使用临时帽层产生受到覆盖的穿透衬底的通道

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196002B2 (en) * 2004-08-09 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making dual damascene with via etch through
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356637A (zh) * 2005-11-08 2009-01-28 Nxp股份有限公司 使用临时帽层产生受到覆盖的穿透衬底的通道
CN101217118A (zh) * 2007-01-05 2008-07-09 国际商业机器公司 用于制造具有导电通孔的硅载体的方法及其制造的半导体

Also Published As

Publication number Publication date
CN102832161A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN108140559B (zh) 传导阻障直接混合型接合
US8399180B2 (en) Three dimensional integration with through silicon vias having multiple diameters
CN101438388B (zh) 用于金属互连的介电间隔件和形成该介电间隔件的方法
CN102005398B (zh) 在基材上形成穿导孔的方法及具有穿导孔的基材
US8445380B2 (en) Semiconductor having a high aspect ratio via
CN102446830A (zh) 形成低成本的tsv
CN102299133A (zh) 半导体结构及其制造方法
CN102237300A (zh) 直通基底穿孔结构及其制造方法
CN102208362B (zh) 一种穿透硅通孔背部连接端的制备方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN104617035A (zh) 半导体器件的形成方法
CN104167353A (zh) 键合衬底表面的处理方法
CN102412193A (zh) 硅通孔填充方法
CN103219282B (zh) 一种tsv露头工艺
JP2012256639A (ja) 半導体装置の製造方法
CN102832161B (zh) 用于形成硅通孔的方法
CN102856246A (zh) 制造半导体器件的方法和半导体器件
CN102931131A (zh) 一种形成第一铜金属层的方法
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN103378060A (zh) 硅通孔及其填充方法
US20150104927A1 (en) Semiconductor structure and manufacturing method thereof
US9412653B2 (en) Through silicon via (TSV) process
CN103066093A (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN109461749A (zh) 堆叠式tsv结构及其制造方法
CN103956333A (zh) 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant