CN101930911A - 生产外延涂布的半导体晶片的方法 - Google Patents

生产外延涂布的半导体晶片的方法 Download PDF

Info

Publication number
CN101930911A
CN101930911A CN2010101894268A CN201010189426A CN101930911A CN 101930911 A CN101930911 A CN 101930911A CN 2010101894268 A CN2010101894268 A CN 2010101894268A CN 201010189426 A CN201010189426 A CN 201010189426A CN 101930911 A CN101930911 A CN 101930911A
Authority
CN
China
Prior art keywords
polishing
semiconductor wafer
wafer
epitaxially coated
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101894268A
Other languages
English (en)
Other versions
CN101930911B (zh
Inventor
J·施万德纳
R·柯博特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101930911A publication Critical patent/CN101930911A/zh
Application granted granted Critical
Publication of CN101930911B publication Critical patent/CN101930911B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一种生产外延涂布的半导体晶片的方法,依序包含以下步骤:(a)在半导体晶片的一侧沉积外延层;(b)通过用具有固定磨料的抛光片首次抛光半导体晶片的外延涂布的一侧,同时提供不含固体的抛光液;(c)通过用不含固定磨料的软质抛光片CMP抛光半导体晶片的外延涂布的一侧,同时提供抛光剂悬浮液;(d)在先前的外延涂布和抛光的半导体晶片一侧沉积另一层外延层。

Description

生产外延涂布的半导体晶片的方法
本发明涉及一种生产外延涂布的半导体晶片的方法。
半导体晶片的一个极端重要的参数是其纳米拓扑结构,对此参数有不断提高的要求(参见ITRS“国际半导体技术蓝图”)。纳米拓扑结构通常表达为高度变量PV(=“峰谷”),基于区域为2mm×2mm的正方形测量窗口。
为了研究纳米拓扑结构,产自KLA Tencor的仪器例如是适合的。此干涉计适于测量半导体晶片的正面上的-20nm至+20nm的范围内的拓扑结构。在测量期间,将半导体晶片置于柔软、平坦的晶片固定器(卡盘)上。得到的峰谷(PV)值被滤波(高斯高通滤波器)并在直径为2mm的圆形物上(也在直径为10mm的圆形物上)分析峰谷偏差。在THA(“极限高度分析”)分析中,详细情况参见SEMI标准M43,最终通过全部PV值的分布计算3∑PV值,作为所谓的THA值。
通常,所述THA值也被称为THA 2,以表明使用直径为2mm的小分析窗口。
对于电子、微电子和微机电,极端需要完全和局部平坦、参考的一侧局部平坦(纳米拓扑结构)、粗糙程度和纯度的半导体晶片作为起始材料(基材)是必须的。半导体晶片是半导体材料的晶片,特别是诸如砷化镓的化合物半导体和诸如硅和有时是锗的主要元素半导体。依据在先工艺,以多种连续步骤生产半导体晶片,其通常可以分为如下组:
a)生产单晶半导体棒(晶体生长);
b)将切割成单个晶片;
c)机械加工;
d)化学加工;
e)化学机械加工;
f)任选地,层结构的生产。
通过所谓的CZ(“Czochralski”)法从硅熔体中牵拉和旋转预取向单晶晶种,或通过气相沉积多晶晶体沿通过缓慢轴向穿过晶体的感应线圈产生的熔融带的重结晶,即所谓的FZ(“悬浮带”)法进行晶体生长。
CZ晶体牵拉的在先工艺中已知,各个加工参数的生长界面形状特征是在熔融对流或扩散的复杂相互作用、生长界面的杂质分凝以及熔体和棒的热转导和辐射中形成的。
在熔体中以及材料在相界面上的沉积期间的复杂的材料传输现象导致沉积在生长的半导体单晶中的杂质在空间上不同的浓度。
由于牵拉加工的轴向对称、牵拉装置和生长的半导体棒的原因,杂质浓度变化基本上是放射性对称的。也就是说,沿着半导体单晶的对称轴形成不同杂质浓度的同心环。
所述杂质浓度变化也被称为“条纹”。
其可以通过测量局部表面传导性或在用缺陷蚀刻处理后的结构上的非平面性来表示。
锯切半导体棒,将其分成单独的半导体晶片会导致得到的半导体晶片的近表面层的单晶性被毁坏。所述毁坏层随后通过化学和化学机械加工被去除。
在半导体晶片的表面的化学或化学机械加工中的材料去除率依赖于半导体表面的局部化学或电子性能。依据杂质浓度的变化,在硅晶片的表面上形成环形非平面性。所述在化学或化学机械加工后的表面同心高度调制也被称为“条纹”。
适合作为在电子、微电子或微机电中的特别要求应用的基材的半导体晶片必须具有特别高度的表面平坦性和同质性。这是因为基材晶片的平坦性严格限制了典型的多层元件的单个电路平面可达到的平坦性,所述电路平面基本上构建于其上。如果起始平坦性不够,那么在使单个配线平面平坦化的不同加工期间之后将发生施加的绝缘层的突破,导致短路,从而产生元件的失灵。
为此,尽可能地具有小和长波长杂质浓度变化的半导体晶片是在先工艺中优选的。这可以通过特别慢的牵拉达到。原因是保持特别平坦的生长界面是必要的。然而,所述加工是费力和不经济的。
通常提供具有外延层的半导体晶片,即具有以相同晶体趋向的单晶形式生长的层,半导体晶片随后被施加在其上。相对于由均一材料制成的半导体晶片,所述外延涂布的半导体晶片具有特定的优势,例如在双极CMOS电路中防止由于元件短路(“闭锁”问题)而使电荷逆转,低缺陷密度(例如低数量的COP(“晶体原生粒子”))和不存在显著的氧含量,因此由于氧沉淀导致的短路风险可以在元件相关的区域内排除。
在外延涂布的半导体晶片上也可以观察到表面上的环形结构。这也导致相当差的纳米拓扑结构(THA 2值,参见上述描述)。
本发明的一个目的是避免外延涂布的半导体晶片的条纹并改善其纳米拓扑结构,而无需承受在先工艺的缺点(缓慢、不经济的牵拉)。
因此本发明起始于依据在先工艺生长的单晶、由单晶切割并进一步加工的具有典型的上述条纹的晶片。
所述目的通过生产外延涂布的半导体晶片的方法达到,所述方法依序包含以下步骤:(a)在半导体晶片的一侧沉积外延层;(b)通过用具有固定磨料的抛光片首次抛光半导体晶片的外延涂布的一侧,同时提供不含固体的抛光液;(c)通过用不含固定磨料的软质抛光片CMP抛光半导体晶片的外延涂布的一侧,同时提供抛光剂悬浮液;(d)在先前的外延涂布和抛光的半导体晶片一侧沉积另一层外延层。
半导体晶片优选是单晶硅晶片。
半导体晶片的直径优选为300mm或更大。
半导体晶片的直径优选为450mm。
优选的,在步骤(a)和步骤(d)中都在单晶硅晶片上外延沉积硅。
然而,在硅晶片上沉积异质外延层也是优选的。
优选的,在硅晶片上沉积硅锗。
优选的,在硅晶片上沉积碳化硅。
优选的,在硅晶片上沉积氮化镓或另一个III-V半导体。
直到所述方法的步骤(a)中的首次外延沉积后,再进行传统的制造加工。
特别的,本方法与晶体牵拉的类型无关,以及特别的与牵拉是否快速或缓慢进行无关。直到首次外延沉积后的所有步骤均依据在先工艺进行。典型的方法步骤包含从牵拉的单晶中切割晶片、倒角操作、打磨、浸蚀或清洗、抛光(例如DSP和CMP)。
优选在本方法的步骤(a)中沉积降低的外延层,即,层厚度比传统外延的通常层厚度(上至5μm)略低的层。
沉积层的厚度优选0.5-4μm,特别优选1.5-3.0μm。
为了防止半导体晶片不暴露于颗粒,优选在外延涂布前进行亲水清洗。所述亲水清洗在半导体晶片上产生本征氧化物(天然氧化物),其非常薄(约0.5-2nm,依据清洗和测量的类型)。
在外延反应器中的半导体晶片的预处理期间去除本征氧化物,传统上在氢气氛中(也被称为“H2烘烤”)。
在第二步中,半导体晶片的正面的表面粗糙度通常被降低,用蚀刻剂预处理硅晶片从而从表面上去除抛光缺陷。传统上,用气体氯化氢(HCl)作为蚀刻剂,并添加至氢气氛中(“HCl蚀刻”)。
而后在以所述方式预处理的半导体晶片上接受外延层。
在外延涂布硅晶片的情况下,最后在外延反应器中用热源加热一个或多个硅晶片,优选用上部或下部热源。例如灯或灯触排(banks of lamps),而后处于由含有硅化合物(硅烷)、载气(例如氢气)和任选的掺杂气体(例如二硼烷)的源气组成的气体混合物中。
传统上通常通过CVD法(“化学气相沉积”),在硅晶片的表面上提供硅烷,例如三氯硅烷(SiHCl3,TCS)作为源气沉积外延层,在600-1250℃的温度下在此分解成元素硅和挥发性副产物,并在硅晶片上形成外延生长的硅层。
外延层可以是非掺杂的,或主动用硼、磷、砷或锑通过适合的掺杂气体掺杂,以调节传导类型和传导性。
使用包含诸如石墨、碳化硅(SiC)或石英并含在外延反应器的沉积室中的基座作为预处理步骤期间和外延涂布期间的硅晶片的支撑。硅晶片通常位于基座的凹穴中,以确保均匀加热并保护硅晶片的背面不接触源气,通常不在背面上沉积层。
依据在先工艺,外延反应器的加工室被设定为用于一个或多个硅晶片。对于具有较大直径的硅晶片(大于等于150mm),传统上使用单晶片反应器,因为对于其良好的外延层均匀性,这是已知的。层厚度的均匀性可以通过不同方式调节,例如通过修改气体流速(氢,TCS)、通过混合和调节气体进口装置(注射器)、通过改变沉积室或修改基座。
在本方法的步骤(b)中,用具有固定在其上的磨料的抛光片抛光,并提供不含固体的抛光剂溶液。这样,不同于DSP或CMP,决不会使用含有磨料的抛光剂悬浮液(例如胶体分散硅溶胶),而是代之以优选的不含磨料物质的碱性溶液。
所述步骤用于降低,或甚至完全消除半导体晶片表面的偏差,所述偏差在首次外延步骤后是可观察得到的。
并不是所有的沉积外延层都被去除。
在所述首次抛光后,半导体晶片的表面,或保留的外延层的表面,具有一定的缺陷和一定的表面粗糙度,这是使用固定磨料抛光片加工导致的。
所用的抛光片含有固定在抛光片中的磨料物质(FAP或FA片)。
适合的磨料包含例如元素铈、铝、硅或锆的氧化物颗粒,以及诸如碳化硅、氮化硼或金刚石的硬质物质的颗粒。
特别适合的抛光片具有通过重复微结构赋予的表面状况。所述微结构(“柱状结构”)具有例如具有圆柱形或多边形横截面的柱状形式,或者角锥或截棱锥的形式。
例如在WO 92/13680A1、US 2005/227590A1和US 6602117B1中含有所述抛光片的更详细的说明。
在最简单的情况下,依据本发明的方法的步骤(b)的抛光剂溶液是水,优选具有半导体工业中使用的通常纯度的去离子水(DIW)。
然而,抛光剂溶液优选还可以含有化合物,如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、四甲基氢氧化铵(TMAH)或其任何混合物。
特别是更优选使用碳酸钾。
在抛光剂溶液中,上述提及的化合物的比例优选为0.01-10wt%,特别优选0.01-0.2wt%。
抛光剂溶液的pH优选位于10-12的范围内。
抛光剂溶液还可以含有一种或多种其他添加剂,例如表面活性添加剂,如润湿剂和表面活性剂、作为保护性胶体的稳定剂、防腐剂、生物杀灭剂、醇和配位剂。
在本方法的步骤(c)中,进行传统的CMP抛光,即,用软质抛光片抛光,同时提供含有磨料的抛光剂悬浮液。所用的CMP抛光片不含任何固定在其上的磨料。抛光剂悬浮液优选是碱性的。
通过所述步骤,半导体晶片表面上的缺陷被消除,表面粗糙度降低。
优选的,在步骤(c)中使用典型的CMP抛光片。
所用的CMP抛光片是具有多孔基质的抛光片。
抛光片优选包含热塑性或热固性聚合物。多种材料可以适合作为所述材料,例如聚氨酯、聚碳酸酯、聚酰胺、聚丙烯酸酯、聚酯等。
抛光片优选包含固态、微孔聚氨酯。
包含用聚合物包裹的泡沫平板或毛毡或纤维基材的抛光片的使用也是优选的。
涂布内嵌抛光片也可以如此设定,以使在基材上与在图层中相比,具有不同的孔分布和孔径。
抛光片可以基本上是平面的,或者是穿孔的。
为了提高抛光片的多孔性,可以将填料引入抛光片中。
市售抛光片为例如产自Rodel Inc.的SPM 3100或产自Rohm & Hass的DCP系列和商标为IC1000TM、PolytexTM或SUBATM的片。
依据本方法的步骤(c)的抛光剂悬浮液中的磨料物质的比例优选为0.25-20wt%,特别优选0.25-1wt%。
磨料颗粒的粒径分布优选为单峰分布。
平均粒径为5-300nm,特别优选5-50nm。
磨料物质包含机械去除基材材料的材料,优选一种或多种元素铝、铈或硅的氧化物。
含有胶体状分散硅石(硅溶胶)的抛光剂悬浮液是特别优选的。
抛光剂悬浮液的pH优选位于9-11.5的范围内,优选通过添加剂调节,如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、四甲基氢氧化铵(TMAH)、或这些化合物的任何混合物。
特别是更优选使用碳酸钾。
抛光剂悬浮液还可以含有一种或多种其他添加剂,例如表面活性添加剂,如润湿剂和表面活性剂、作为保护性胶体的稳定剂、防腐剂、生物杀灭剂、醇和配位剂。
在所述步骤(c)后,在半导体晶片上沉积另一层外延层,以再增加外延层的层厚度,所述厚度通过两次在先抛光而降低。
在本方法的步骤(b)和(c)中的总材料去除优选为0.5-2.5μm,但是无论如何其小于在步骤(a)中沉积的外延层的厚度,因此,在步骤(d)的第二次涂布后,半导体晶片优选具有厚度至少为0.2μm的外延层,其在本方法的步骤(d)中再次增加。
所述外延层的新的沉积在本方法的步骤(d)中进行。得到的层厚度优选为0.5-5μm,其由在步骤(d)中的抛光和额外沉积的层之后保留的步骤(a)的外延层的层厚度构成。
最终,这提供没有条纹的外延涂布的半导体晶片。
在首次外延沉积和FAP抛光之间,以及在CMP抛光和第二次外延沉积之间,优选进行传统的清洗步骤,其消除半导体晶片的表面上的任何颗粒。清洗步骤优选为亲水型,以提供具有亲水表面的半导体。这与半导体工业中的传统清洗步骤相符。
本发明从而要求两部分外延步骤,在两个涂布操作之间进行至少两个抛光步骤。
本方法成功的基础是使用含有固定在其上的磨料的抛光片的抛光方法(FAP抛光)。当在传统CMP中观察到选择性材料去除时,所述选择性材料去除导致在具有不同杂质浓度的区域中具有不同的抛光去除率并实际上暴露随后导致外延涂布期间劣等的纳米拓扑结构的条纹,这可以通过使用FAP技术避免。这是令人惊奇的,从而是不可预见的。
这相比传统方法产生了明显的优势:
a)改善了局部几何以及最重要的是纳米拓扑结构,特别是在短空间波长范围内(THA 2)对于外延涂布的半导体晶片。
b)最优化了纳米拓扑结构,特别是在短波长范围内(THA 2),与坩埚牵拉方法的类型无关(慢、块、非常快或不同的杂质浓度)。
c)具有杂质变化的特定轮廓的外延涂布的半导体晶片的生产,但是其在表面上不显示“条纹”。
d)非常特殊的外延涂布的半导体晶片的生产,其具有特殊的本征特性,具有相当的和最优化的平坦性参数(纳米拓扑结构)。
实施例
在产自Strasbaugh Inc.的“nHance 6EG”型抛光机上进行测试。
产自Strasbaugh Inc.的抛光机具有带有抛光片和抛光头的抛光盘,其可以完全自动化加工半导体晶片。抛光头被普遍安装并包含固定的基板,用“衬垫”和可移动固定环将其覆盖。可以穿过在两个同心压力区域:内部压力区域和外部压力区域中的基板中的孔设置气垫,在抛光期间,半导体晶片漂浮在所述气垫上。可以通过压缩的球胆给可移动固定环加压,以给抛光片预加压使其与半导体晶片接触,并保持其平坦。
加工了多个外延涂布的硅晶片,每个具有约2.75μm的外延层厚度。
所有所述具有300mm直径的晶片在其表面上具有“条纹”。
借助于取样,观察和评价了三个具有代表性抛光设置的晶片。
抛光去除的范围在约0.9μm-约2.05μm的间隔内变化,这意味着对于每个被观察的设置,有至少0.7μm的残余外延层厚度。
作为FA抛光片,使用具有平截头棱锥体氧化铈微重复结构和0.5μm粒径的抛光片。例如在US 6602117B1中可以发现所述抛光片的更详细的说明。
在首次FA抛光步骤之后,在相同的FA抛光片上用硅溶胶(Glanzox3900;1wt%)进行另外两次抛光步骤,以使表面平滑。
Glanzox 3900是Fujimi Incorporated,Japan作为浓缩物提供的抛光剂悬浮液的商品名。未稀释溶液的pH为10.5并含有约9wt%的胶状SiO2,平均粒径为30-40nm。
在所述两次额外的FAP抛光并同时提供抛光剂悬浮液之后,晶片已经没有条纹。
使用随后的CMP步骤达到无缺陷表面,以去除存在的缺陷(LLS,微痕)和确保无缺陷硅生长。
对于两个使用硅溶胶(Glanzox 3900;1wt%)的平滑抛光步骤,使用如下设置:
平滑步骤1
·持续时间=240sec
·硅溶胶体积流速=350ml/min
·头盘旋转速度比=23rpm∶43rpm
·固定环施加压(漂浮固定环)=2psi
·载体的压力区内的压力=内部压力区为2psi;外部压力区为2psi
(对于两个同心压力区,内部和外部)
·抛光压=4psi
平滑步骤2:
·持续时间=60sec
·硅溶胶体积流速=350ml/min
·头盘旋转速度比=23rpm∶24rpm
·固定环施加压(漂浮固定环)=2psi
·载体的压力区内的压力=内部压力区为2psi;外部压力区为2psi
·抛光压=0.5psi
在依据本方法的步骤(b)的FAP抛光中,选择下列设置用于三个成功的晶片:
作为抛光剂溶液,每种情况下使用0.2wt%K2CO3溶液。
实施例A
·持续时间=485sec
·K2CO3溶液(0.2wt%)体积流速=1500ml/min
·头盘旋转速度比=23rpm∶43rpm
·固定环施加压(漂浮固定环)=2psi
·载体的压力区内的压力=内部压力区为2psi;外部压力区为2psi
·抛光压=4psi
实施例B
·持续时间=242sec
·K2CO3溶液(0.2wt%)体积流速=1500ml/min
·头盘旋转速度比=23rpm∶43rpm
·固定环施加压(漂浮固定环)=2psi
·载体的压力区内的压力=内部压力区为2psi;外部压力区为2psi
·抛光压=4psi
实施例C
·持续时间=120sec
·K2CO3溶液(0.2wt%)体积流速=1500ml/min
·头盘旋转速度比=23rpm∶43rpm
·固定环施加压(漂浮固定环)=2psi
·载体的压力区内的压力=内部压力区为2psi;外部压力区为2psi
·抛光压=4psi
抛光后,再次沉积外延层。层厚度范围为2.5-2.75μm。
在步骤(d)的二次外延涂布之后,全部三个晶片不再具有条纹。

Claims (10)

1.一种生产外延涂布的半导体晶片的方法,其依序包含以下步骤:(a)在半导体晶片的一侧上沉积外延层;(b)通过用具有固定磨料的抛光片首次抛光半导体晶片的外延涂布的一侧,同时提供不含固体的抛光液;(c)通过用不含固定磨料的软质抛光片CMP抛光半导体晶片的外延涂布的一侧,同时提供抛光剂悬浮液;(d)在先前的外延涂布和抛光的半导体晶片一侧沉积另一层外延层。
2.权利要求1的方法,其中在步骤(a)中沉积的层的厚度为0.5-4μm。
3.权利要求1或2的方法,其中在步骤(b)中使用的抛光片含有固定的磨料,其包含元素铈、铝、硅和锆的氧化物颗粒,或包含选自碳化硅、氮化硼或金刚石的硬质物质的颗粒。
4.权利要求1-3之一的方法,其中在步骤(b)中使用的抛光剂溶液含有化合物,所述化合物例如为碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、四甲基氢氧化铵(TMAH)或其任何混合物。
5.权利要求1-5之一的方法,其中抛光剂溶液的pH为10-12。
6.权利要求1-6之一的方法,其中依据步骤(c)的抛光剂悬浮液含有磨料物质,其包含一种或多种元素铝、铈或硅的氧化物。
7.权利要求6的方法,其中抛光剂悬浮液含有氧化硅,并且是胶状分散的硅溶胶。
8.权利要求1-7之一的方法,其中在步骤(b)和(c)中的全部材料去除为0.5-2.5μm,半导体晶片的外延层的厚度在步骤(d)的二次涂布之前至少为0.2μm。
9.权利要求1-8之一的方法,其中半导体晶片的厚度在依据步骤(d)的二次外延涂布之后为0.5-5μm。
10.权利要求1-9之一的方法,其中半导体晶片是直径为300mm或更大的硅晶片,优选450mm。
CN2010101894268A 2009-06-24 2010-05-24 生产外延涂布的半导体晶片的方法 Expired - Fee Related CN101930911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009030296A DE102009030296B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009030296.4 2009-06-24

Publications (2)

Publication Number Publication Date
CN101930911A true CN101930911A (zh) 2010-12-29
CN101930911B CN101930911B (zh) 2013-03-13

Family

ID=43298898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101894268A Expired - Fee Related CN101930911B (zh) 2009-06-24 2010-05-24 生产外延涂布的半导体晶片的方法

Country Status (6)

Country Link
US (1) US8551870B2 (zh)
JP (1) JP2011009746A (zh)
KR (1) KR101169527B1 (zh)
CN (1) CN101930911B (zh)
DE (1) DE102009030296B4 (zh)
TW (1) TWI430352B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109881183A (zh) * 2015-10-27 2019-06-14 硅电子股份公司 半导体晶片
CN110678964A (zh) * 2017-06-15 2020-01-10 信越半导体株式会社 外延片的制造方法
CN114800220A (zh) * 2022-04-20 2022-07-29 江西耀驰科技有限公司 二氧化硅膜层的抛光方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
TWI456649B (zh) * 2011-10-27 2014-10-11 Atomic Energy Council 去除提純冶金級矽晶圓表面與內部金屬雜質之製備方法
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
US8685840B2 (en) * 2011-12-07 2014-04-01 Institute Of Nuclear Energy Research, Atomic Energy Council In-situ gettering method for removing metal impurities from the surface and interior of a upgraded metallurgical grade silicon wafer
DE102013213839A1 (de) 2013-07-15 2015-01-15 Siltronic Ag Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe
DE112015002906B4 (de) 2015-02-02 2022-12-22 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
JP2018160557A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 固形研磨剤及び固形研磨剤を使用した研磨方法
CN108054111A (zh) * 2017-12-19 2018-05-18 大连鑫鑫创世科技发展有限公司 一种集成电路硅片的分割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999055491A1 (en) * 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US20020084000A1 (en) * 1997-06-24 2002-07-04 Eugene A. Fitzgerald Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
CN1468446A (zh) * 2000-08-30 2004-01-14 微米技术股份有限公司 抛光包括铜和钨的半导体器件结构中使用的浆液与固定磨料型抛光垫以及抛光方法
US20050227590A1 (en) * 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
JPH1012547A (ja) * 1996-06-19 1998-01-16 Asahi Chem Ind Co Ltd 半導体基板の製造方法
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Necエレクトロニクス株式会社 半導体装置の製造方法
DE10025871A1 (de) 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP2004071833A (ja) 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
DE102004004556B4 (de) 2004-01-29 2008-12-24 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2007103747A (ja) * 2005-10-06 2007-04-19 Sumco Corp 半導体基板の製造方法
JP4853042B2 (ja) 2006-02-17 2012-01-11 株式会社Sumco ウェーハおよびその製造方法
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007056122A1 (de) 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US8242003B1 (en) * 2010-04-14 2012-08-14 Stc.Unm Defect removal in Ge grown on Si

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084000A1 (en) * 1997-06-24 2002-07-04 Eugene A. Fitzgerald Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
WO1999055491A1 (en) * 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
CN1468446A (zh) * 2000-08-30 2004-01-14 微米技术股份有限公司 抛光包括铜和钨的半导体器件结构中使用的浆液与固定磨料型抛光垫以及抛光方法
US20050227590A1 (en) * 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109881183A (zh) * 2015-10-27 2019-06-14 硅电子股份公司 半导体晶片
CN109881183B (zh) * 2015-10-27 2021-03-30 硅电子股份公司 半导体晶片
US11380621B2 (en) 2015-10-27 2022-07-05 Siltronic Ag Susceptor for holding a semiconductor wafer having an orientation notch, a method for depositing a layer on a semiconductor wafer, and semiconductor wafer
CN110678964A (zh) * 2017-06-15 2020-01-10 信越半导体株式会社 外延片的制造方法
CN114800220A (zh) * 2022-04-20 2022-07-29 江西耀驰科技有限公司 二氧化硅膜层的抛光方法
CN114800220B (zh) * 2022-04-20 2024-01-26 江西耀驰科技有限公司 二氧化硅膜层的抛光方法

Also Published As

Publication number Publication date
DE102009030296B4 (de) 2013-05-08
KR20100138747A (ko) 2010-12-31
US8551870B2 (en) 2013-10-08
CN101930911B (zh) 2013-03-13
TW201108317A (en) 2011-03-01
KR101169527B1 (ko) 2012-07-27
DE102009030296A1 (de) 2011-01-05
JP2011009746A (ja) 2011-01-13
TWI430352B (zh) 2014-03-11
US20100330786A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
CN101930911B (zh) 生产外延涂布的半导体晶片的方法
US8338302B2 (en) Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
JP5628224B2 (ja) 基板表面を研磨するための方法
CN103765559B (zh) SiC外延晶片及其制造方法
TWI567811B (zh) 拋光半導體晶圓兩面的方法
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
US8529315B2 (en) Method for producing a semiconductor wafer
US9396945B2 (en) Method for producing SiC substrate
JP2007084428A (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
CN110060959A (zh) 贴合晶片的制造方法
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20190524

CF01 Termination of patent right due to non-payment of annual fee