CN112825341A - 形成多个光电器件的公共电极的方法 - Google Patents

形成多个光电器件的公共电极的方法 Download PDF

Info

Publication number
CN112825341A
CN112825341A CN202011300785.6A CN202011300785A CN112825341A CN 112825341 A CN112825341 A CN 112825341A CN 202011300785 A CN202011300785 A CN 202011300785A CN 112825341 A CN112825341 A CN 112825341A
Authority
CN
China
Prior art keywords
thickness
layer
trench
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011300785.6A
Other languages
English (en)
Inventor
马里恩·沃尔博特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN112825341A publication Critical patent/CN112825341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种形成多个光电器件的公共电极(190)的方法，该方法包括以下步骤：a)提供支撑基底(111)，在该支撑基底上放置由沟槽(170)隔开的光电器件；b)在正面、侧面和沟槽的底部上形成介电层(130)，在正面和侧面上形成的介电层的厚度分别为厚度E1和小于厚度E1的厚度E2；c)将介电层(130)蚀刻厚度E3，以露出沟槽的第一部分(170a)处的侧面；d)形成填充沟槽以及覆盖正面的金属层；e)对金属层进行机械化学抛光，抛光停止在介电层(130)的一部分上，保留在沟槽(170)中的金属形成公共电极(190)。

Description

形成多个光电器件的公共电极的方法
技术领域
本发明涉及微电子学和光电子学领域。具体地，本发明涉及一种在置于支撑基底的主表面上的器件(更具体地，发光二极管)的侧面形成电接触部的方法。
具体地，尤其是为了简化制造以及增加对具有极高纵横比的LED侧面上的电极的控制而实施本发明。
背景技术
现有技术中已知的发光显示器件通常包括发光二极管(LED)组件，尤其是氮化镓基发光二极管(LED)组件。
LED从正面到背面包括：N掺杂半导体层、发光层组件以及P掺杂半导体层，并通过该LED的背面将LED置于设有控制电路的支撑基底上，该控制电路旨在在LED的P掺杂半导体层处单独寻址每个LED。
发光显示器件还包括与LED中的每个LED的N掺杂半导体层电接触的公共电极。该电接触通常在半导体层的侧面发生。
因此，在图1A至图1G中示出了现有技术中已知的形成发光显示器件的方法。
该方法具体包括如图1A所示的提供在其主表面上形成有集成控制电路110的支撑基底111的步骤。该集成电路具体包括通过介电区域114彼此隔开的金属连接柱113，该金属连接柱113旨在通过其背面连接多个LED。
图1B是在支撑基底151的主表面上形成的层的堆叠体150的示意图。具体地，从该主表面上起，该层的堆叠体包括N掺杂半导体层153、发光层组件155以及P掺杂半导体层157。层中的每一层都可以包括氮化镓。
根据现有技术中已知的方法，该层的堆叠体150随后被转接到支撑基底111的主表面上(图1C)。转接可以包括以下步骤：将堆叠体150接合在集成电路110上，然后移除支撑基底151。
此外，在接合步骤之前，可以在集成电路110和堆叠体150上分别形成一个或两个中间金属层116和159。
然后，在转接步骤之后进行以下步骤：从堆叠体的暴露于外部环境的面起在堆叠体150中形成沟槽170，并且沟槽170在堆叠体的整个厚度上延伸，以限定多个LED 172(图1D)。
沟槽的形成通常涉及以下连续步骤：
通过覆盖堆叠体150的暴露表面来形成例如介电材料层的硬掩模层，
旨在借助光刻树脂层在硬掩模层处划定图案120的光刻步骤，
蚀刻硬掩模层以形成硬掩模的图案120，
去除在光刻步骤中施加的光刻树脂，
通过硬掩模蚀刻堆叠体150以划定LED。
可以继续蚀刻步骤，以便接着从沟槽170的底部去除层116和层159的部分。
因此，在步骤的最后，支撑基底111包括由沟槽170彼此隔开的多个LED。
特别地，通过LED的背面将LED置于支撑基底111的主表面上，而每个LED的与背面相对并且通过侧面与背面连接的正面覆盖有硬掩模图案120。因此，沟槽170由支撑基底的主表面处的底部以及LED的侧面限定。
然后，在形成LED之后，执行钝化LED的步骤(图1E)。钝化具体包括通过覆盖硬掩模图案120、LED 172的侧面180以及沟槽170的底部来形成钝化膜190。
然后执行部分地去除钝化层的步骤。该步骤具体包括去除覆盖图案120以及侧面的第一部分的一部分钝化层，该侧面的第一部分从LED的正面起延伸至小于N掺杂半导体层的厚度的深度(图1F)。
换句话说，在该步骤的最后，钝化层190保持在第二部分上，该第二部分从沟槽的底部起延伸至少对应于中间金属层116和中间金属层159、P掺杂半导体层157以及发光层组件155的组合厚度的高度。
具体通过光刻步骤来实施上述去除，该光刻步骤包括用光刻树脂填充沟槽的第二部分，然后对图案120和第一部分处的钝化层进行蚀刻。
最后，通过用金属物料填充沟槽170来形成公共电极。
特别地，公共电极的形成涉及金属层的生长，例如通过覆盖图案120并填充沟槽的电沉积来进行。
接下来执行在硬掩模图案120上停止的机械化学抛光步骤，以仅将金属保留在沟槽中。
然而，上述方法并不令人满意。
实际上，在形成沟槽的步骤的最后，硬掩模图案120的厚度没有被很好地控制，并且从一个图案到另一图案之间特别不均匀。
这种不均匀导致的后果是一个沟槽的第一部分与另一个沟槽的第一部分之间有着显著变化，因此，难以精确地控制公共电极与每个LED的N掺杂半导体层之间的接触区域的范围。
因此，本发明的一个目的是提出一种易于实施的形成公共电极的方法。
本发明的另一个目的是提出一种与现有技术中已知的方法相比更可靠且具有更少的变化性的形成公共电极的方法。
发明内容
本发明的目的至少部分地通过一种形成多个光电器件的公共电极的方法来实现，其中每个光电器件包括由侧面连接的正面和背面，该方法包括以下步骤：
a)提供支撑基底，由沟槽隔开的多个光电器件通过其背面被置于支撑基底的称为主表面的面上，所述沟槽由所述光电器件的侧面以及主表面处的底部限定；
b)通过覆盖正面、侧面以及沟槽的底部来形成介电层，正面和侧面的介电层的厚度分别为厚度E1和小于厚度E1的厚度E2；
c)将介电层湿蚀刻小于厚度E1的厚度E3，以露出沟槽的第一部分处的侧面，并且至少部分地保留正面上的介电层；
d)形成填充沟槽以及覆盖正面的金属层；
e)对金属层进行机械化学抛光，所述抛光在在步骤c)结束时保留的介电层的部分上停止，保留在沟槽中的金属形成公共电极。
根据一种实施方式，每个沟槽从底部起包括彼此相邻的第二部分和第一部分，第二部分和第一部分分别根据第二高度和第一高度延伸，第一部分通向由光电器件的正面形成的平面。
根据一种实施方式，厚度E1至少比厚度E2大2倍。
根据一种实施方式，在步骤b)之前包括步骤b0)：根据顺应性沉积技术通过覆盖正面、侧面以及沟槽的底部来形成钝化层，步骤c)也能够去除第一部分处的钝化层。
根据一种实施方式，通过原子层沉积来执行步骤b0)。
根据一种实施方式，钝化层至少包括选自以下的材料：SiO2、Al2O3。
根据一种实施方式，钝化层的厚度在5nm和30nm之间。
根据一种实施方式，通过等离子体激活化学气相沉积技术形成介电层。
根据一种实施方式，介电层包括选自以下材料中的至少一种材料：SiO2、Si3N4。
在本发明中考虑的氮化硅Si3N4不必是化学计量的。
根据一种实施方式，步骤a)包括将形成在种子基底上的层的堆叠体转接在支撑基底的主表面上。
根据一种实施方式，在转接层的堆叠体之后，形成在堆叠体的整个厚度上延伸的沟槽。
根据一种实施方式，沟槽的形成使用在执行步骤b)之前被去除的硬掩模。
根据一种实施方式，光电器件是发光二极管，该发光二极管从其正面到其背面包括第一N掺杂半导体层、发光层组件以及第二P掺杂半导体层，第一高度小于或等于N掺杂半导体层的厚度。
根据一种实施方式，支撑基底的主表面上包括有集成电路，该集成电路旨在单独寻址每个光电器件。
附图说明
参考以下附图，在通过非限制性示例所描述的根据本发明的形成多个光电器件的电触点的方法中，本发明的其他特征和优点将变得明显，其中：
图1A、图1B、图1C、图1D、图1E、图1F以及图1G是根据现有技术中已知的方法来制造发光显示器件所实施的各个步骤的示意图，根据与支撑基底的主表面垂直的截面具体示出了与附图有关的视图；
图2A、图2B、图2C、图2D以及图2E是根据本发明的制造发光显示器件所实施的各个步骤的示意图，根据与支撑基底的主表面垂直的截面具体示出了与附图有关的视图；
图3A、图3B、图3C、图3D、图3E、以及图3F是执行本发明的方法的步骤a)可能实施的各个步骤的示意图，根据与支撑基底的主表面垂直的截面具体示出了与附图有关的视图。
具体实施方式
各个附图中相同的附图标记表示相同的元素，另外，各个附图未按比例绘制。为了清楚起见，仅仅示出并详细描述了对于理解所描述的实施例有用的元素。
特别地，没有详细描述本领域技术人员本身已知的集成控制电路的实施例。
本发明涉及一种制造光电器件的公共电极的方法，该光电器件通过其背面置于支撑基底的主表面上。
说明书的其余部分将限于由发光二极管(以下称为“LED”)形成的光电器件。然而，本领域技术人员可以将本发明应用于任何其他类型的器件，例如光电二极管。
图2A至图2E中示出了制造多个发光二极管172的公共电极的方法的各个步骤的示意性表示，每个发光二极管包括通过侧面151c连接的正面151a和背面151b。
具体地，本方法包括步骤a)：提供支撑基底111，将由沟槽170隔开的多个发光二极管172通过其背面151b置于支撑基底的称为主表面111a的面上(图2A)。
具体地，沟槽170由发光二极管172的侧面151c和主表面111a处的底部170a来界定。
支撑基底111可以在其主表面111a上包括集成电路，该集成电路旨在单独寻址每个发光二极管172。
特别地，集成电路可以包括通过介电区域114彼此隔开的金属连接柱113。
具体地，金属连接柱113旨在连接至发光二极管172的背面151b中的每一个背面，从而能够控制发光二极管。
集成电路还可包括与每个发光二极管172相关联的基本单元，该基本单元设有一个或多个用于控制在二极管中流通的电流的晶体管。
如图3A至图3F所示，执行步骤a)具体可以包括以下步骤。
a0)提供在其主表面111a上设有集成电路的支撑基底111(图3A，仅示出了金属柱113和介电区域114)。
a1)例如通过外延在种子基底151的第一面上形成层的堆叠体150(图3B)。
a2)将层的堆叠体150转接至主表面111a上(图3C)。
a3)形成沟槽170(图3D和3E)。
具体地，形成沟槽170的步骤a3)通过形成硬掩模(图3D)然后通过该掩模进行蚀刻(图3E)以限定发光二极管172来执行。
在这方面，硬掩模包括柱120，该柱120例如由介电材料制成并且限定了待形成的发光二极管172的印痕。具体地，柱120的厚度可以在500nm和1.5μm之间，例如为1μm。
最后，在步骤a3)之后，去除形成硬掩模的柱120(图3F)。该最后步骤使得能够有利地减小置于支撑基底111的主表面111a上的结构的纵横比。
在步骤a1)中形成的堆叠体可以包括从种子基底151的第一面起的第一N掺杂半导体层153、发光层组件155以及第二P掺杂半导体层157。换句话说，发光二极管从其正面151a起至其背面151b包括第一N掺杂半导体层153、发光层组件155以及第二P掺杂半导体层157。根据另一变体，可以颠倒堆叠的层的顺序。
步骤a2)可以包括在支撑基底111的主表面111a上接合种子基底(在其上形成有堆叠体)，然后去除种子基底并减小层153的厚度。
第一N掺杂半导体层153可以包括N掺杂的GaN，其厚度在0.5μm和0.2μm之间。
第二P掺杂半导体层157可以包括P掺杂的GaN，其厚度在0.1μm和0.5μm之间。
更具体地，堆叠体150的总厚度可以在700nm至3μm之间。
发光层组件155中的每个发光层可包括例如基于GaN、InN、InGaN、AlGaN、AlN、AlInGaN、GaP、AlGaP、AlInGaP或基于一种或多种上述材料的组合的量子阱。
可替选地，组件155的发光层例如可以是残余施主浓度在1015和1018原子/cm3之间(例如大约1017原子/cm3)的本征氮化镓层，也就是说没有特意掺杂。
在转接步骤a2)之前，可以通过分别覆盖主表面111a和堆叠体150的自由表面来形成一个或两个金属层116和159。
具体地，这两个金属层116和159在转接步骤a2)期间被配置成彼此接触(图3C)。
金属层116可以包括钛和铝。
金属层159可以包括铝层和钛层的堆叠体，钛层旨在与金属层116接触。
金属层116的厚度可以在300nm和1μm之间，例如600nm。
金属层159的厚度可以在50nm和300nm之间，例如100nm。
一旦考虑到两个金属层116和159，则可以理的是，在步骤a3)中形成的沟槽170也在这两个层的整体组合厚度上延伸(图3E)。
根据本发明的方法还包括在步骤a)之后执行的步骤b)。
具体地，步骤b)包括通过覆盖正面151a、侧面151c以及沟槽170的底部170a来形成介电层130(图2B)。
具体地，正面151a和侧面151c的介电层130的厚度分别为厚度E1和小于厚度E1的厚度E2。
例如，厚度E1至少比厚度E2大2倍。
再例如，厚度E1可以在100nm至500nm之间，例如等于200nm。
可以通过等离子体激活化学气相沉积技术来形成介电层130。就该技术能够进行非顺应性层的沉积(即：相对于侧面151c，在正面151a上具有更大的沉积速率)而言，该技术对于本发明的实施例是特别有利的。然而，本发明不仅限于该沉积技术，且本领域技术人员可以使用任何其他可能以非顺应性方式来沉积层的技术。
介电层130可以包括选自以下的材料中的至少一种材料：SiO2、Si3N4。
有利地，根据一个变体，步骤b)之前可以包括步骤b0)：根据顺应性沉积技术，通过覆盖正面151a、侧面151c以及沟槽170的底部170a来形成钝化层120。
“顺应性沉积技术”指的是在侧面和正面上的沉积速率基本上相等(有利地相等)的技术。“基本上相等”指的是相对偏差小于10％，有利地小于5％。
钝化层120的厚度可以在5nm与30nm之间，并且至少包括选自以下的材料：SiO2、Al2O3。
钝化层120可以通过原子层沉积来形成。
步骤b)之后是步骤c)：将介电层130湿蚀刻小于厚度E1的厚度E3，以露出沟槽的第一部分171a处的侧面，该沟槽的第一部分从发光二极管172的正面151a起延伸第一高度(图2C)。
此外，步骤c)被执行为至少部分地保留正面151a上的介电层130。
步骤c)还被执行为保留沟槽170的与第一部分171a相邻的第二部分171b处的介电层130，该第二部分从第一部分起延伸至沟槽170的底部170a。
在步骤c)结束时保留的介电层的部分将有利地用作停止说明书其余部分所描述的机械化学抛光步骤的层。
如果考虑钝化层120，则也蚀刻第一部分171a处的钝化层。
有利地，在湿蚀刻之前，步骤c)通过光刻树脂填充沟槽170的第二部分171b。
有利地，第一高度小于或等于N掺杂半导体层的厚度。
步骤c)之后是形成公共电极190。具体地，所述方法可以包括步骤d)：具体通过电沉积或通过CVD，通过覆盖正面151a和沟槽170来形成金属层185(图2D)；以及步骤e)：进行机械化学抛光以仅将金属保留在沟槽170中。
“覆盖沟槽”是指覆盖侧面和底部。
根据本发明，沟槽的覆盖不排除沟槽的填充。
仍然根据本发明，在步骤d)不会引起沟槽的填充的情况下，可以执行用金属物料填充沟槽中的空隙的步骤。
特别有利的是，可以根据镶嵌方法实施步骤d)。
就这一点而言，在步骤c)结束时保留在正面151a上的介电层130的部分用作抛光停止层。
在步骤e)结束时保留在沟槽170中的金属形成公共电极，该公共电极在每个发光二极管的侧面处与该发光二极管的N掺杂半导体层电接触。
在第二部分170b处存在介电层130以及可选地存在钝化层，使得公共电极能够与第二P掺杂半导体层157以及发光层组件155电隔离。
当发光二极管的纵横比较大，尤其是大于2时，实施本发明是有利的。实际上，一旦考虑介电层130和钝化层，根据本发明的去除硬掩模使得能够更容易地通过介电层130和钝化层来覆盖拓扑结构。
此外，在机械化学抛光步骤期间，发光二极管的正面(以及因此第一N掺杂半导体层153)被介电层130所保护。

Claims (12)

1.一种形成多个光电器件的公共电极(190)的方法，所述多个光电器件中的每个光电器件包括通过侧面(151c)连接的正面(151a)和背面(151b)，所述方法包括以下步骤：
a)提供支撑基底(111)，通过所述多个光电器件的背面(151b)将由沟槽(170)隔开的所述多个光电器件置于所述支撑基底的称为主表面(111a)的表面上，所述沟槽(170)由所述光电器件的侧面(151c)和所述主表面(111a)处的底部限定；
b)通过覆盖所述正面、所述侧面(151c)以及所述沟槽(170)的底部来形成介电层(130)，所述正面和所述侧面(151c)处的所述介电层(130)的厚度分别为厚度E1和小于厚度E1的厚度E2；
c)将所述介电层(130)湿蚀刻小于所述厚度E1的厚度E3，以露出所述沟槽(170)的第一部分(171a)处的侧面(151c)，并且至少部分地保留所述正面上的介电层(130)；
d)通过覆盖所述沟槽(170)以及覆盖所述正面来形成金属层(185)；
e)对所述金属层(185)进行机械化学的抛光，所述抛光停止在步骤c)结束时所保留的覆盖所述正面的所述介电层(130)的部分上，保留在所述沟槽(170)中的金属形成所述公共电极(190)；
每个沟槽从底部起包括与所述第一部分相邻的第二部分(171b)，所述第一部分(171a)和所述第二部分分别根据第一高度和第二高度进行延伸，所述第一部分(171a)通向由所述光电器件的正面形成的平面，
步骤b)之前包括步骤b0)：根据顺应性沉积技术，通过覆盖所述正面、所述侧面(151c)以及所述沟槽(170)的底部来形成钝化层(120)，步骤c)也能够去除所述第一部分(171a)处的钝化层。
2.根据权利要求1所述的方法，其中，所述厚度E1至少比所述厚度E2大2倍。
3.根据权利要求1所述的方法，其中，通过原子层沉积来执行步骤b0)。
4.根据权利要求1所述的方法，其中，所述钝化层(120)至少包括选自以下的材料：SiO2，Al2O3。
5.根据权利要求1所述的方法，其中，所述钝化层(120)的厚度在5nm至30nm之间。
6.根据权利要求1所述的方法，其中，通过等离子体激活化学气相沉积技术形成所述介电层(130)。
7.根据权利要求1至6中任一项所述的方法，其中，所述介电层(130)包括选自以下材料中的至少一种材料：SiO2，Si3N4。
8.根据权利要求1所述的方法，其中，步骤a)包括将形成在种子基底上的层的堆叠体转接在所述支撑基底(111)的主表面(111a)上。
9.根据权利要求8所述的方法，其中，在转接所述层的堆叠体之后，形成在所述堆叠体的整个厚度上延伸的所述沟槽(170)。
10.根据权利要求9所述的方法，其中，所述沟槽(170)的形成使用在执行步骤b)之前被去除的硬掩模。
11.根据权利要求1所述的方法，其中，所述光电器件是发光二极管(172)，所述发光二极管从正面(151a)到背面(151b)包括：第一N掺杂半导体层(153)、发光层组件(155)以及第二P掺杂半导体层(157)，所述第一高度小于或等于所述第一N掺杂半导体层的厚度。
12.根据权利要求11所述的方法，其中，所述支撑基底(111)在其主表面(111a)上包括集成电路，所述集成电路旨在单独寻址所述多个光电器件中的每个光电器件。
CN202011300785.6A 2019-11-21 2020-11-19 形成多个光电器件的公共电极的方法 Pending CN112825341A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1913028A FR3103634B1 (fr) 2019-11-21 2019-11-21 Procede de formation d’une electrode commune d’une pluralite de dispositifs optoelectroniques
FR1913028 2019-11-21

Publications (1)

Publication Number Publication Date
CN112825341A true CN112825341A (zh) 2021-05-21

Family

ID=69743404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011300785.6A Pending CN112825341A (zh) 2019-11-21 2020-11-19 形成多个光电器件的公共电极的方法

Country Status (4)

Country Link
US (1) US11569411B2 (zh)
EP (1) EP3826068B1 (zh)
CN (1) CN112825341A (zh)
FR (1) FR3103634B1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040317B2 (en) 2019-12-06 2024-07-16 Osram Opto Semiconductors Gmbh Optoelectronic device
CN114786944A (zh) * 2019-12-06 2022-07-22 奥斯兰姆奥普托半导体股份有限两合公司 包括至少一个光电部件的交通工具的窗玻璃或表面
CN114122215A (zh) * 2022-01-25 2022-03-01 北京芯海视界三维科技有限公司 发光单元及发光器件
FR3143197A1 (fr) * 2022-12-07 2024-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif optoélectronique comprenant une LED et une photodiode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7287678B2 (en) * 2001-11-16 2007-10-30 Vamco International Inc. Method and apparatus for determining and setting material release mechanism timing for a material feed mechanism
JP4960665B2 (ja) * 2006-08-11 2012-06-27 キヤノン株式会社 発光素子アレイ及び画像形成装置
US9620560B2 (en) * 2011-08-26 2017-04-11 Joled Inc. EL display device and method for manufacturing same
US11398579B2 (en) * 2013-09-30 2022-07-26 Commissariat à l'énergie atomique et aux énergies alternatives Method for producing optoelectronic devices comprising light-emitting diodes
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
CN105449064B (zh) * 2014-09-02 2018-02-23 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes

Also Published As

Publication number Publication date
US20210159359A1 (en) 2021-05-27
EP3826068A1 (fr) 2021-05-26
FR3103634A1 (fr) 2021-05-28
FR3103634B1 (fr) 2021-12-03
EP3826068B1 (fr) 2022-08-31
US11569411B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
CN112825341A (zh) 形成多个光电器件的公共电极的方法
CN111328430B (zh) 用于制造包括多个二极管的光电设备的方法
JP6099752B2 (ja) オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
US9166114B2 (en) Stabilization structure including sacrificial release layer and staging cavity
JP6103276B2 (ja) Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造
TWI396304B (zh) 光電組件及其製造方法
CN110896084B (zh) 制造包括多个二极管的光电装置的方法
CN101276994B (zh) 半导体光元件的制造方法
JP5356292B2 (ja) 半導体発光素子及び半導体発光装置
KR102397226B1 (ko) 성장 기판의 후면을 에칭하는 단계를 포함하는 광전자 디바이스를 생성하기 위한 방법.
JP2009049371A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP7561887B2 (ja) 発光アレイ
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
JP2009212357A (ja) 窒化物系半導体発光素子とその製造方法
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
CN112397449A (zh) 光电子器件的制造方法
US8507367B2 (en) Separation of semiconductor devices
US20210036200A1 (en) Optoelectronic Semiconductor Component, and Method for Producing an Optoelectronic Semiconductor Component
TWI856000B (zh) 製造包含複數個二極體的光電裝置之方法
US10923400B2 (en) Method for producing a plurality of components
KR20210104135A (ko) Iii-n 화합물 기반 반도체 구성품을 생성하는 방법
FR3075464A1 (fr) Dispositif optoelectronique a diodes electroluminescentes
KR101124474B1 (ko) 반도체 발광소자를 제조하는 방법
JP2009289899A (ja) 半導体発光素子、これを備えたｌｅｄアレイチップ、及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination