CN111328430B - 用于制造包括多个二极管的光电设备的方法 - Google Patents
用于制造包括多个二极管的光电设备的方法 Download PDFInfo
- Publication number
- CN111328430B CN111328430B CN201880072922.XA CN201880072922A CN111328430B CN 111328430 B CN111328430 B CN 111328430B CN 201880072922 A CN201880072922 A CN 201880072922A CN 111328430 B CN111328430 B CN 111328430B
- Authority
- CN
- China
- Prior art keywords
- trench
- layer
- metal
- control circuit
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 238000007747 plating Methods 0.000 claims abstract description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 32
- 229910002601 GaN Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 28
- 238000005498 polishing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 140
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种制作光电设备的方法，包括：a)向控制电路(110)的一侧面添加包括相反导电类型的第一和第二半导体层(153,157)的二极管堆叠(150)，使得所述第二层连接到所述控制电路的金属焊盘(113)；b)在所述堆叠中形成沟槽，所述沟槽限定连接到所述控制电路的单独金属焊盘的多个二极管(176)；c)在所述沟槽的侧壁上沉积绝缘层(178,178’)；d)部分移除所述绝缘层，以使所述第一层由所述沟槽限定的部分的侧面暴露；以及e)形成金属镀膜(180)，其涂盖所述沟槽的侧壁和底部并与所述第一层由所述沟槽限定的部分的侧面接触。
Description
本专利申请主张关于法国专利申请FR17/60578的优先权权益，其全部内容通过引用方式包含于此。
技术领域
本专利申请涉及光电设备领域。其更特别地涉及一种制造光电设备的方法，该光电设备包括多个半导体二极管如氮化镓二极管以及用于控制这些二极管的电子电路。
相关技术的讨论
已经提供了包括氮化镓(GaN)发光二极管(LED)阵列以及使得能够独立控制LED以显示图像的控制电路的发光显示器设备。
为了形成这样的设备，可以单独制造控制电路和LED阵列，然后通过将它们连接到彼此来组合它们亦即堆叠它们。
这种制造方法的缺点是，在组装两种元件的步骤期间需要精确对准控制电路和LED阵列，从而使每个LED有效地位于控制电路中与之对应的金属焊盘上。当像素间距减小时，这种对准是特别难以实现的，并且是提高分辨率和/或像素集成密度的障碍。
为了克服这一缺点，申请人特别在2016年5月13日提交的国际专利申请号PCT/FR2016/051140已经特别提供了：
首先以集成电路的形式形成控制电路，其包括在表面上的多个旨在连接到LED以能够单独控制流过每个LED的电流的金属焊盘；
随后在包括金属焊盘的控制电路的表面上放置持续延伸到控制电路的整个表面上的有源LED堆叠；以及
随后将有源LED堆叠构造为界定设备的不同LED并使它们彼此绝缘。
这种制造方法的一个优点在于，在将有源LED堆叠转移到控制电路上的步骤期间，有源堆叠中设备的不同LED的位置尚未被限定。因此在转移的过程中没有很强的对准精度约束。随后可以通过基板构造和在基板上沉积绝缘和导电层的方法来执行有源堆叠中不同LED的界定，这提供了比在将基板转移到另一个基板上可以获得的好得多的对准精度。
然而期望至少部分地改进上述申请号PCT/FR/051140中描述的方法的某些方面。
发明内容
因此，实施例提供了光电设备制造方法，包括下述步骤：
a)将至少包括相反导电类型的第一掺杂半导体层和第二掺杂半导体层的有源二极管堆叠转移到包括多个金属连接焊盘的集成控制电路的表面上，使得堆叠的第二层电连接到控制电路的金属焊盘；
b)在有源堆叠中形成沟槽，界定连接到控制电路的单独金属焊盘的多个二极管；
c)在沟槽的侧壁上沉积绝缘层；
d)部分移除绝缘层，以暴露第一半导体层由沟槽界定的部分的侧面；以及
e)形成金属镀膜，其涂盖沟槽的侧壁和底部并与第一半导体层由沟槽界定的部分的侧面接触。
根据一个实施例，方法在步骤a)前还包括下述步骤中的至少一个：
在控制电路的在金属焊盘一侧的基本整个表面之上沉积至少一个第一金属层的步骤；以及
在第二半导体层的与第一半导体层相对的基本整个表面之上沉积至少一个第二金属层的步骤。
根据一个实施例，沟槽的形成包括：
第一蚀刻步骤，蚀刻穿过有源堆叠跨其整个高度并在第一或第二金属层的上表面上露出的部分沟槽；以及
第二蚀刻步骤，期间部分沟槽穿过第一金属层和第二金属层延长。
根据一个实施例，绝缘层包括在第一和第二蚀刻步骤之间在部分沟槽的侧面上沉积的第一部分，以及在第二蚀刻步骤之后在沟槽的侧面上沉积的第二部分。
根据一个实施例，在步骤d)，绝缘层的部分移除通过各向异性蚀刻执行。
根据一个实施例，在步骤a)的实现中，有源堆叠由支撑基板支撑，支撑基板位于第一半导体层的与第二半导体层相对一侧上，方法在步骤a)与步骤b)之间还包括移除支撑基板的步骤。
根据一个实施例，在步骤e)形成的金属镀膜完全填满沟槽。
根据一个实施例，半导体二极管是发光二极管。
根据一个实施例，二极管是光电二极管。
根据一个实施例，第一半导体层和第二半导体层是氮化镓层，二极管是氮化镓二极管。
根据一个实施例，控制电路形成于半导体基板内部和顶部。
另一个实施例提供了一种光电设备，包括：
集成控制电路，其包括多个金属连接焊盘；
有源二极管堆叠，在控制电路上包括相反导电类型的至少第一掺杂半导体层和第二掺杂半导体层，堆叠的第二层电连接到控制电路的金属焊盘；
沟槽，其在有源堆叠中延伸并在有源堆叠中界定连接到控制电路的单独金属焊盘的多个二极管；
绝缘层，其涂盖沟槽的侧壁，除了第一半导体层的由沟槽界定的部分的侧面的至少一部分；以及
金属镀膜，其涂盖沟槽的侧壁和底部，并与第一半导体层由沟槽界定的部分的侧面接触。
另一个实施例提供了一种制造光电设备的方法，包括下述步骤：
a)将至少包括相反导电类型的第一掺杂半导体层和第二掺杂半导体层的有源二极管堆叠转移到包括多个金属连接焊盘的集成控制电路的表面上，使得堆叠的第二层电连接到控制电路的金属焊盘；
b)在有源堆叠的与控制电路相对的表面上沉积掩模；
c)通过对先前在掩模中形成的通孔进行蚀刻，在有源堆叠中形成沟槽，界定了连接到控制电路的单独金属焊盘的多个二极管；
d)在沟槽的侧壁上沉积绝缘层；
e)部分移除绝缘层，以暴露第一半导体层由沟槽界定的部分的侧面，同时保持掩模厚度的至少一部分；以及
f)在掩模的上表面上且在沟槽中沉积金属层，其具有足够的厚度以填满整个沟槽；
g)通过化学-机械抛光从掩模的上表面和掩模厚度的一部分移除金属层以仅使金属层保持金属镀膜，其涂盖沟槽的侧壁和底部，并与第一半导体层由沟槽界定的部分的侧面接触。
根据一个实施例，在步骤e)，绝缘层的部分移除通过垂直各向异性蚀刻执行。
附图说明
上述和其他特征和优点将在下面结合附图的特定实施例的非限制性描述中详细讨论，在附图中：
图1A、1B、1C、1D、1E、1F、1G、1H和1I是示出了光电设备制造方法实施例的步骤的截面图。
具体实施方式
相同元件在不同图中由相同参考标记来标明，并且此外各图并非按比例。为了清楚起见，仅示出并详述了那些对理解所描述实施例有用的元件。特别地，没有详述集成半导体二极管控制电路的形成，所描述实施例与这种控制电路的常用结构和制造方法可兼容。此外，没有详述有源半导体二极管堆叠的不同层的构成和布局，所描述实施例可与半导体二极管特别是氮化镓二极管的常用有源堆叠兼容。在下面的描述中，除非特别指明，否则当引用绝对位置诸如“前面”、“后面”、“顶部”、“底部”、“左”、“右”等术语，或者相对位置诸如“之上”、“之下”、“上”、“下”等术语，或者表示方向诸如“水平”、“垂直”、“侧面”等术语时，指的是相应附图的定向，应当理解实际上所描述的设备和组件可以被不同地定向。本文所用的“大约”、“基本上”、“约为”术语指示所涉及值的上下10％(优选上下5％)的容差。
图1A、1B、1C、1D、1E、1F、1G、1H和1I是示出了光电设备制造方法实施例的步骤的截面图。
图1A示例性示出了集成控制电路110，其先前形成于半导体基板111例如硅基板的内部和顶部上。在这个例子中，控制电路110在其上表面侧包括用于设备的每个LED的金属连接焊盘113，其旨在连接到LED的电极之一(阴极或阳极)以能够控制流过LED的电流和/或在LED两端施加电压。对于每个LED，控制电路还包括连接到专用于该LED的金属焊盘的包括一个或多个晶体管的基本控制单元，其使得能够控制流过该LED的电流和/或该LED两端施加的电压。控制电路110例如用CMOS技术制成。金属焊盘113可以被例如氧化硅的绝缘材料114侧向围绕，从而控制电路110具有基本平坦的上表面，其包括金属区域113和绝缘区域114的交替(或棋盘格)。未连接到金属焊盘113的LED电极(阴极或阳极)上的接触可以经由控制电路110的一个或多个连接焊盘(图中未示出)例如在控制电路110的外围区域中共同进行。
图1A还示意性示出了布置在支撑基板151的上表面上的有源氮化镓LED堆叠150。支撑基板151例如是由硅、蓝宝石、金刚砂或者有源氮化镓LED堆叠可以沉积于其上的任何其他材料制成的基板。在所示例子中，有源堆叠从基板151的上表面开始以下述顺序包括：N型掺杂氮化镓层153、发光层155以及P型掺杂氮化镓层157。发光层155例如由各自形成量子阱例如包含GaN、InN、InGaN、ALGaN、ALN、ALInGaN、GaP、ALGaP、ALInGaP或一个或多个这些材料的组合的一个或多个发光层的堆叠形成。作为一个变型，发光层155可以是本征的，即非故意掺杂的氮化镓层，例如具有1015至1018原子/cm3范围的残余施主浓度，例如，约为1017原子/cm3。在该示例中，发光层155的下表面与层153的上表面接触，并且发光层155的上表面与层157的下表面接触。实际上，根据基板151的性质，一个或多个缓冲层(未示出)的堆叠可以形成支撑基板151和氮化镓层153之间的界面。有源堆叠150例如通过外延沉积在支撑基板151上。
图1B示出了在控制电路110的上表面上沉积金属层116的步骤。在所示例子中，金属层116基本上涂盖了控制电路110的整个上表面。特别地，金属层116与控制电路110的金属连接焊盘113接触。
图1B还示出了在有源氮化镓二极管堆叠150的上表面上沉积金属层159的步骤。在所示例子中，金属层159被布置在氮化镓层157的上表面的顶部并与之接触。例如，金属层159基本上涂盖了有源堆叠的整个上表面。
图1C示出了在期间将有源氮化镓LED堆叠150放置在控制电路110的上表面上的步骤。为达到这一点，包括支撑基板151和有源堆叠150的组件可以被翻转并然后被放置在控制电路110上，以将金属层159的上表面(在图1B的定向上)放置成与金属层116的上表面接触。在该步骤期间，有源堆叠150被键合到控制电路110。作为一个例子，有源堆叠150到控制电路110的键合可以通过已经被放置为接触的两个表面之间的分子键合来获得。作为一个变型，两个表面的键合可以通过热压共熔键合或通过任何其它适合的键合方法来执行。
一旦有源LED堆叠150被键合到控制电路110的上表面上，就移除有源氮化镓LED堆叠的支撑基板，以暴露氮化镓层153的上表面。基板151例如通过从其与有源堆叠150相对的表面上研磨和蚀刻来移除。作为一个变型，在透明基板151例如蓝宝石或金刚砂基板的情况下，基板151可以借助从其与有源堆叠150相对的表面投射穿过基板151的激光束而与有源堆叠150分离(发射激光法)。更一般地，可以使用能够移除基板151的任何其它方法。在移除基板151之后，可以提供额外的蚀刻步骤以移除氮化镓层153的上表面侧上剩余的可能的缓冲层。此外，可以例如通过蚀刻移除氮化镓层153的一部分厚度。在这一步骤结束时，有源堆叠150基本上涂盖了控制电路110的整个表面，而没有不连续性。作为一个例子，在移除支撑基板151后有源堆叠150的厚度在0.5到10μm的范围内。
图1D示出了移除基板151之后，在有源LED堆叠150的上表面(在图1D的定向上)上沉积硬掩模171的步骤。在这一例子中，硬掩模171由堆叠形成，其从N型掺杂氮化镓层157的上表面按下述顺序包括：第一氧化硅层171a、中间蚀刻停止层171b以及第二氧化硅层171c。中间层171b由相对于氧化硅难以蚀刻的材料如铝、氧化铝或氮化物制成。作为一个例子，中间层171b的厚度在10到500nm的范围内，例如约为100nm。
图1D还示出了例如通过光刻及随后蚀刻在硬掩模171中形成通孔或沟槽173的步骤。沟槽173从硬掩模171的上表面开始延伸并在有源LED堆叠150的上表面上露出。从顶视图看，沟槽173限定了显示设备未来的独立LED 176。
图1E示出了先前在硬掩模171中形成的沟槽173穿过有源LED堆叠150的延伸。作为一个例子，沟槽173通过蚀刻穿过LED堆叠150的层153、155和157而垂直延长，该蚀刻中断于金属层159的上表面上。在该蚀刻步骤期间，硬掩模171的上氧化硅层171c可能被部分或全部消耗。然而层171b和171a被保留。沟槽173穿过有源堆叠150的延伸导致在有源堆叠150中界定多个氮化镓LED 176。每个LED 176对应于堆叠150中形成的并被沟槽173侧向围绕的岛状物和台地状物。因此，每个LED 176包括垂直堆叠，其从金属层159的上表面开始按下述顺序包括：氮化镓层157的一部分(对应于本例中的LED阳极)、发光层155的一部分、和氮化镓层153的一部分(对应于本例中的LED阴极)。沟槽173可以针对先前在控制电路110上形成的参考标记对准。更特别地，在图1D的步骤中，在沉积硬掩模171之后但在形成沟槽173之前，可以通过在组件的外围区域对硬掩模171和有源堆叠150进行蚀刻而暴露先前在基板111上形成的参考标记，该参考标记随后被用作定位用于形成沟槽173的光刻掩模的对准标记。在示出的例子中，每个LED 176在垂直投影中位于与控制电路110的单个金属焊盘113相对。在这一例子中，沟槽173在垂直投影中位于与控制电路110的上表面的绝缘区域114相对。
图1E还示出了在沟槽173的侧壁上和底部上沉积例如由氧化硅制成的绝缘层178的步骤。在示出的例子中，层178还沉积在硬掩模171超出LED 176的的上表面上。层178例如通过保形沉积法如原子层沉积(ALD)而沉积于设备的整个上表面。作为一个例子，绝缘层178的厚度在10nm到1μm的范围内。
图1F示出了从沟槽173的底部移除绝缘层178的步骤。在这一步骤期间，层178保持在沟槽173的侧壁上。为了达到这一点，层178例如通过垂直各向异性蚀刻来蚀刻，这进一步导致从硬掩模171超出LED 176的部分的上表面上移除层178。
图1F还示出了例如通过蚀刻移除金属层159和116位于沟槽173的底部的部分以使沟槽173延长一直到控制电路110的上表面的绝缘区域114的步骤。在该步骤结束时，不同LED 176的阳极(区域157)由于沟槽173彼此电绝缘，并且每个LED 176的阳极经由金属层159和116在该LED和焊盘113之间剩余的部分连接到下面的金属焊盘113。这使得能够利用控制电路110独立控制LED。
图1G示出了在沟槽173的侧壁上沉积例如由氧化硅制成的第二绝缘层178’的后续步骤。层178’例如通过保形沉积技术沉积于组件的整个上表面，并随后仅从LED 176的上表面以及从沟槽173的底部例如通过各向异性蚀刻移除。
图1H示出了从LED 176的侧面的上部移除绝缘层178和178’的后续步骤。更特别地，在这一步骤期间，从每个LED 176的阴极区域153的侧面的全部或部分移除绝缘层178和178’，以打开到LED的阴极区域153的侧面的通道。作为一个例子，基本上从LED 176的阴极区域153的侧面的整个高度上移除绝缘层178和178’。然而在每个LED 176的较低部分的侧面上且特别地沿着每个LED 176的发光区域155和阳极区域157的整个高度保留层178和178’。此外，在金属层116和159的侧面上保留层178’。作为一个例子，从LED 176的侧面的上部移除层178和178’通过垂直各向异性蚀刻执行。蚀刻方法优选地选择为对硬掩模171的中间层171b的材料上的氧化硅进行选择性蚀刻。作为一个例子，在这一步骤期间硬掩模171的上氧化硅层171c被全部消耗，而层171b则被保留并使得能够保护硬掩模171的下部171a。然而所描述实施例不限于这一特定情况。作为一个变型，硬掩模171可以仅由氧化硅形成，只要其厚度足以在图1H的垂直各向异性蚀刻步骤期间保护LED 176的上表面。
图1I示出了在沟槽173的侧壁上和底部上沉积金属镀膜180的后续步骤。在示出的例子中，金属镀膜180填满整个沟槽173。作为一个例子，金属镀膜180用镶嵌型方法形成，包括在组件的整个上表面上沉积足以跨填满沟槽173的厚度的金属层的步骤，接着是化学-机械抛光组件的上表面以平坦化设备的的上表面并移除金属层超出LED 176的部分的步骤。在这一例子中，在化学-机械抛光步骤中还移除了硬掩模171的时刻停止层171b。作为一个例子，仅较低的氧化硅层171a或层171a的厚度部分被保留并被用作LED 176的阴极区域153的上表面的钝化层。金属镀膜180例如用例如包括厚度在从10到100nm的范围内如厚度约为50nm的铝/钛/氮化钛/铜堆叠的下键合层以及例如由铜制成通过电化学沉积的上填充层制成。金属镀膜180沿着LED的基本整个外围与显示设备的每个LED 176的阴极区域153的侧面接触。然而金属镀膜180由于绝缘层178和178’而与LED的阳极区域157和发光区域155的侧面隔离。在这一例子中，从顶视图看，金属镀膜180形成将设备的所有LED的阴极区域153互连的连续导电栅。金属镀膜180例如在显示设备的外围区域连接到控制电路110。
在联系图1A-图1I描述的实施例中，在将有源堆叠150放置到控制电路110上(图1C的步骤)之前在控制电路110上以及在有源堆叠150上沉积金属层116(图1B的步骤)具有若干优点。
特别地，层116和159使得能够改善两个结构之间的键合质量。实际上，尽管有可能，但氮化镓层157的上表面(在图1A的定向上)与控制电路110的上表面(包括绝缘区域114和金属区域113的交替)的直接键合是相对难以实现的。
此外，可以有利地选择层159以实现与氮化镓层157的良好欧姆接触。控制电路110的金属焊盘113的材料(例如铜或铝)实际上可能不适合于形成这种欧姆接触。
此外，层116和/或159可以包括使LED 176发射的光发生反射以提高发光效率并避免控制电路110中的光损失的金属。
此外，可以选择层116和/或层159以避免控制电路的连接焊盘113的金属(例如铜)向氮化镓层157扩散，这可能特别会使与氮化镓层157的欧姆接触的质量降级。
在实践中，层116和159中的每层可以是单层或者一层或多层不同材料的堆叠，使得能够确保上述功能的全部或部分。
作为一个例子，层116包括由与层159的上层(在图1B的定向中)相同性质的金属制成的上层，该金属被选择为在图1C的步骤期间获得两个结构之间的良好键合，其为例如来自包括Ti、Ni、Pt、Sn、Au、Ag、Al、Pd、W、Pb、Cu、AuSn、TiSn、NiSn或这些材料的全部或部分的合金的群组的金属。由层116和159形成的堆叠还可以包括由金属(例如银)制成的一个或多个层，该金属能够反射由LED发射的光。此外，由层116和159形成的堆叠可以包括能够形成防止金属如堆叠116/159中和/或金属焊盘113中包括的铜或银扩散的屏障的一个或多个层，例如TaN、TiN、WN、TiW或这些材料的全部或部分的组合的层。
然而，作为一个变型，可以省略层116和/或层159。优选地，提供层116和159中的至少一个，优选地，提供在有源LED堆叠150的侧面上形成的层159。
联系图1A-图1I描述的方法的一个优点在于，其包括光刻和蚀刻(以限定沟槽113的定位)的单独步骤，这使得方法实现起来特别简单和低廉。
这种方法的另一个优点在于，LED 176的电阴极接触沿着LED的阴极区域153的整个外围侧向地实现。这使得能够最小化阴极接触电阻并由此限制了设备的耗电量。
此外，在沟槽中布置阴极接触金属镀膜以绝缘LED 176使得能够最大化显示设备的有源表面积。这种布局还使得能够加强不同LED 176之间的光学绝缘，并有利于释放LED176在操作时产生的热。
应当注意，联系图1A到图1I描述的方法中，图1E的步骤中层178的沉积有利地使得能够在图1F的步骤中在蚀刻金属层159和116的后续步骤期间保护有源LED堆叠150的侧面。然而，作为一个变型，可以省略绝缘层178的沉积。在这种情况下，在图1G示出的暴露LED的阴极区域153的侧面的步骤期间仅在图1G的步骤中沉积的层178’覆盖LED 176的侧面。
已经描述了特定的实施例。本领域普通技术人员将想到各种改变和修改。特别地，氮化镓层153(在所述示例中为N型)和157(在所述示例中为P型)的导电类型可以反过来。
此外，尽管仅描述了基于氮化镓LED的显示设备的实施例，但是所描述的实施例可以适于制造包括多个独立可寻址以获取图像的氮化镓光电二极管的传感器。
更一般地，所描述的实施例可以适于制造基于半导体二极管(包括除氮化镓之外的半导体材料，例如，其它III-V半导体材料制成的二极管或硅制成的二极管)的任何显示设备或光敏传感器。
Claims (10)
1.一种制造光电设备的方法，包括下述步骤：
a)将至少包括相反导电类型的第一掺杂半导体层(153)和第二掺杂半导体层(157)的有源二极管堆叠(150)转移到包括多个金属连接焊盘(113)的集成控制电路(110)的表面上，使得所述堆叠的所述第二掺杂半导体层(157)电连接到所述控制电路(110)的所述金属焊盘(113)；
b)在所述有源二极管堆叠(150)的与所述控制电路(110)相对的表面上沉积硬掩模(171)；
c)通过对先前在所述硬掩模(171)中形成的通孔进行蚀刻而在所述有源堆叠(150)中形成沟槽(173)，所述沟槽(173)界定了连接到所述控制电路(110)的单独金属焊盘(113)的多个二极管(176)；
d)在所述沟槽(173)的侧壁上沉积绝缘层(178,178’)；
e)部分移除所述绝缘层(178,178’)，以暴露所述第一半导体层(153)的由所述沟槽(173)界定的部分的侧面同时保持所述硬掩模(171)厚度的至少一部分；
f)在硬掩模(171)的上表面和所述沟槽(173)中沉积金属层，其具有足够的厚度以填满整个沟槽(173)；以及
g)通过化学-机械抛光，移除所述掩模(171)上表面上的金属层和所述掩模(171)的部分厚度，以只保留金属层的金属镀膜(180)，其涂盖所述沟槽(173)的侧壁和底部并与所述第一半导体层(153)的由所述沟槽界定的部分的侧面接触。
2.根据权利要求1所述的方法，在步骤a)前还包括下述步骤中的至少一个：
在所述控制电路(110)的在所述金属焊盘(113)一侧的基本整个表面上沉积至少一个第一金属层(116)的步骤；以及
在所述第二半导体层(157)的与所述第一半导体层(153)相对的基本整个表面上沉积至少一个第二金属层(159)的步骤。
3.根据权利要求2所述的方法，其中所述沟槽(173)的形成包括：
第一蚀刻步骤，蚀刻穿过所述有源堆叠(150)跨其整个高度并在所述第一金属层(116)或第二金属层(159)的上表面上露出的部分沟槽；以及
第二蚀刻步骤，在所述第二蚀刻步骤期间所述部分沟槽穿过所述第一金属层(116)和第二金属层(159)延长。
4.根据权利要求3所述的方法，其中所述绝缘层(178,178’)包括在所述第一蚀刻步骤和第二蚀刻步骤之间在所述部分沟槽的侧面上沉积的第一部分(178)，以及在所述第二蚀刻步骤之后在所述沟槽(173)的侧面上沉积的第二部分(178’)。
5.根据权利要求1-4中任一项所述的方法，其中在步骤d)，所述绝缘层(178,178’)的部分移除通过各向异性蚀刻执行。
6.根据权利要求1-4中任一项所述的方法，其中在步骤a)的实现中，所述有源堆叠(150)由支撑基板(151)支撑，所述支撑基板位于所述第一半导体层(153)的与所述第二半导体层(157)相对一侧上，所述方法在步骤a)与步骤b)之间还包括移除所述支撑基板(151)的步骤。
7.根据权利要求1-4中任一项所述的方法，其中所述二极管(176)是发光二极管。
8.根据权利要求1-4中任一项所述的方法，其中所述二极管是光电二极管。
9.根据权利要求1-4中任一项所述的方法，其中所述第一半导体层(153)和第二半导体层(157)是氮化镓层，所述二极管(176)是氮化镓二极管。
10.根据权利要求1-4中任一项所述的方法，其中所述控制电路(110)形成于半导体基板(111)的顶部上。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1760578A FR3073669B1 (fr) | 2017-11-10 | 2017-11-10 | Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes |
| FR1760578 | 2017-11-10 | ||
| PCT/FR2018/052742 WO2019092357A1 (fr) | 2017-11-10 | 2018-11-06 | Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111328430A CN111328430A (zh) | 2020-06-23 |
| CN111328430B true CN111328430B (zh) | 2024-03-29 |
Family
ID=61224024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880072922.XA Active CN111328430B (zh) | 2017-11-10 | 2018-11-06 | 用于制造包括多个二极管的光电设备的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11410978B2 (zh) |
| EP (1) | EP3707751B1 (zh) |
| JP (1) | JP7257395B2 (zh) |
| KR (1) | KR102665055B1 (zh) |
| CN (1) | CN111328430B (zh) |
| FR (1) | FR3073669B1 (zh) |
| TW (1) | TW201931587A (zh) |
| WO (1) | WO2019092357A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3086100B1 (fr) * | 2018-09-13 | 2022-08-12 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes |
| FR3091030B1 (fr) | 2018-12-19 | 2021-01-08 | Commissariat Energie Atomique | Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes |
| FR3096508A1 (fr) * | 2019-05-21 | 2020-11-27 | Aledia | Dispositif optoélectronique à diodes électroluminescentes |
| JP7052188B2 (ja) * | 2019-06-13 | 2022-04-12 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| FR3099966B1 (fr) | 2019-08-16 | 2021-09-24 | Commissariat Energie Atomique | Procédé de fabrication de dispositifs optoélectroniques |
| CN110491978B (zh) * | 2019-09-19 | 2024-04-26 | 北京大学东莞光电研究院 | 用于巨量转移的led芯片结构及其制备方法 |
| FR3103634B1 (fr) * | 2019-11-21 | 2021-12-03 | Commissariat Energie Atomique | Procede de formation d’une electrode commune d’une pluralite de dispositifs optoelectroniques |
| CN111063270B (zh) * | 2019-12-30 | 2022-06-21 | 錼创显示科技股份有限公司 | 微型发光元件显示装置 |
| US11848402B2 (en) | 2020-03-11 | 2023-12-19 | Lumileds Llc | Light emitting diode devices with multilayer composite film including current spreading layer |
| US11735695B2 (en) | 2020-03-11 | 2023-08-22 | Lumileds Llc | Light emitting diode devices with current spreading layer |
| US11942507B2 (en) | 2020-03-11 | 2024-03-26 | Lumileds Llc | Light emitting diode devices |
| US11569415B2 (en) | 2020-03-11 | 2023-01-31 | Lumileds Llc | Light emitting diode devices with defined hard mask opening |
| FR3109018A1 (fr) | 2020-04-06 | 2021-10-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif a matrice de diodes photo-emettrices et/ou photo-receptrices |
| JP7091598B2 (ja) * | 2020-05-20 | 2022-06-28 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| FR3111013B1 (fr) | 2020-05-29 | 2022-06-03 | Commissariat Energie Atomique | Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes |
| CN112582442B (zh) * | 2020-11-30 | 2022-09-20 | 佛山市国星光电股份有限公司 | 一种模块及模块加工方法 |
| US11705534B2 (en) * | 2020-12-01 | 2023-07-18 | Lumileds Llc | Methods of making flip chip micro light emitting diodes |
| US11955583B2 (en) | 2020-12-01 | 2024-04-09 | Lumileds Llc | Flip chip micro light emitting diodes |
| CN112786762B (zh) * | 2021-01-04 | 2022-05-17 | 华灿光电（浙江）有限公司 | 发光二极管外延片及其制备方法 |
| FR3119931B1 (fr) | 2021-02-17 | 2024-04-05 | Commissariat Energie Atomique | Dispositif optoélectronique et procédé de fabrication d'un tel dispositif |
| US11935987B2 (en) | 2021-11-03 | 2024-03-19 | Lumileds Llc | Light emitting diode arrays with a light-emitting pixel area |
| DE102021130159A1 (de) * | 2021-11-18 | 2023-05-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820316A (zh) * | 2012-08-30 | 2012-12-12 | 北京工业大学 | 一种led显示微阵列及其制备方法 |
| CN102931309A (zh) * | 2012-11-15 | 2013-02-13 | 安徽三安光电有限公司 | 一种倒装发光二极管及其制作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003058726A1 (fr) | 2001-12-28 | 2003-07-17 | Sanken Electric Co., Ltd. | Dispositif electroluminescent a semi-conducteur, ecran electroluminescent, procede de fabrication du dispositif electroluminescent a semi-conducteur et procede de fabrication de l'ecran electroluminescent |
| KR20090072980A (ko) | 2007-12-28 | 2009-07-02 | 서울옵토디바이스주식회사 | 발광 다이오드 및 그 제조방법 |
| US8188496B2 (en) * | 2008-11-06 | 2012-05-29 | Samsung Led Co., Ltd. | Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same |
| KR101004858B1 (ko) | 2008-11-06 | 2010-12-28 | 삼성엘이디 주식회사 | 화합물 반도체 발광 소자 및 그 제조방법 |
| TWI480962B (zh) * | 2009-04-09 | 2015-04-11 | Lextar Electronics Corp | 發光二極體封裝以及發光二極體晶圓級封裝製程 |
| JP5968708B2 (ja) | 2012-01-23 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE102012112530A1 (de) * | 2012-12-18 | 2014-06-18 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102014102029A1 (de) | 2014-02-18 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement |
| FR3028672B1 (fr) * | 2014-11-18 | 2018-01-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique a diodes electroluminescentes |
| FR3033939B1 (fr) | 2015-03-20 | 2018-04-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique a diode electroluminescente |
| US10177127B2 (en) * | 2015-09-04 | 2019-01-08 | Hong Kong Beida Jade Bird Display Limited | Semiconductor apparatus and method of manufacturing the same |
| FR3042913B1 (fr) * | 2015-10-22 | 2019-07-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Diode micro-electronique a surface active optimisee |
| DE102015119353B4 (de) | 2015-11-10 | 2024-01-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| FR3066320B1 (fr) * | 2017-05-11 | 2019-07-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d'un dispositif d'affichage emissif a led |
| FR3086100B1 (fr) * | 2018-09-13 | 2022-08-12 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes |
| US11569415B2 (en) * | 2020-03-11 | 2023-01-31 | Lumileds Llc | Light emitting diode devices with defined hard mask opening |
-
2017
- 2017-11-10 FR FR1760578A patent/FR3073669B1/fr not_active Expired - Fee Related
-
2018
- 2018-10-31 TW TW107138510A patent/TW201931587A/zh unknown
- 2018-11-06 EP EP18812238.6A patent/EP3707751B1/fr active Active
- 2018-11-06 JP JP2020524849A patent/JP7257395B2/ja active Active
- 2018-11-06 US US16/762,090 patent/US11410978B2/en active Active
- 2018-11-06 KR KR1020207013027A patent/KR102665055B1/ko active IP Right Grant
- 2018-11-06 CN CN201880072922.XA patent/CN111328430B/zh active Active
- 2018-11-06 WO PCT/FR2018/052742 patent/WO2019092357A1/fr unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820316A (zh) * | 2012-08-30 | 2012-12-12 | 北京工业大学 | 一种led显示微阵列及其制备方法 |
| CN102931309A (zh) * | 2012-11-15 | 2013-02-13 | 安徽三安光电有限公司 | 一种倒装发光二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3073669A1 (fr) | 2019-05-17 |
| JP2021502699A (ja) | 2021-01-28 |
| JP7257395B2 (ja) | 2023-04-13 |
| FR3073669B1 (fr) | 2021-11-05 |
| US20200335484A1 (en) | 2020-10-22 |
| KR20200078525A (ko) | 2020-07-01 |
| EP3707751B1 (fr) | 2021-10-20 |
| KR102665055B1 (ko) | 2024-05-13 |
| US11410978B2 (en) | 2022-08-09 |
| TW201931587A (zh) | 2019-08-01 |
| EP3707751A1 (fr) | 2020-09-16 |
| CN111328430A (zh) | 2020-06-23 |
| WO2019092357A1 (fr) | 2019-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111328430B (zh) | 用于制造包括多个二极管的光电设备的方法 | |
| CN109564930B (zh) | 用于生产包括多个氮化镓二极管的光电设备的方法 | |
| CN108292696B (zh) | 光电子半导体组件和用于制造光电子半导体组件的方法 | |
| US11444118B2 (en) | Method of manufacturing an optoelectronic device comprising a plurality of diodes | |
| US9559006B2 (en) | Light emitting device and method of manufacturing light emitting device | |
| US20100283070A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| CN109844947B (zh) | 显示设备和用于生产该设备的方法 | |
| JP5326957B2 (ja) | 発光素子の製造方法及び発光素子 | |
| EP2427923B1 (en) | Extension of contact pads to the die edge with electrical isolation | |
| CN114566515A (zh) | 微型发光二极管显示芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |