TW201931587A - 製造包含複數個二極體的光電裝置之方法 - Google Patents
製造包含複數個二極體的光電裝置之方法 Download PDFInfo
- Publication number
- TW201931587A TW201931587A TW107138510A TW107138510A TW201931587A TW 201931587 A TW201931587 A TW 201931587A TW 107138510 A TW107138510 A TW 107138510A TW 107138510 A TW107138510 A TW 107138510A TW 201931587 A TW201931587 A TW 201931587A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- control circuit
- trenches
- metal
- stack
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 238000001465 metallisation Methods 0.000 claims abstract description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 40
- 229910002601 GaN Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 151
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000010431 corundum Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910005887 NiSn Inorganic materials 0.000 description 1
- 229910008487 TiSn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一種製造一光電裝置之方法，其包括以下步驟：
a) 在控制電路之表面上轉移包括相反導電類型之第一及第二半導體層的二極體堆疊，以便該第二層係電連接至該控制電路之金屬墊；
b) 在該主動堆疊中形成溝槽，從而將連接至該控制電路之單獨金屬墊的複數個二極體劃界；
c) 將一絕緣層沉積在該等溝槽之側壁上；
d) 部分地移除該絕緣層以暴露藉由該等溝槽劃界的該第一層之部分的側面；及
e) 形成一敷金屬物，其塗佈該等溝槽之側壁及底部且接觸藉由該等溝槽劃界的該第一層之該等部分之該等側面。
a) 在控制電路之表面上轉移包括相反導電類型之第一及第二半導體層的二極體堆疊，以便該第二層係電連接至該控制電路之金屬墊；
b) 在該主動堆疊中形成溝槽，從而將連接至該控制電路之單獨金屬墊的複數個二極體劃界；
c) 將一絕緣層沉積在該等溝槽之側壁上；
d) 部分地移除該絕緣層以暴露藉由該等溝槽劃界的該第一層之部分的側面；及
e) 形成一敷金屬物，其塗佈該等溝槽之側壁及底部且接觸藉由該等溝槽劃界的該第一層之該等部分之該等側面。
Description
本申請案係關於光電裝置之領域。本發明更特別而言係關於製造光電裝置之方法，該光電裝置包含例如氮化鎵二極體的複數個半導體二極體、及用於控制該些二極體之電子電路。
已提供發射顯示裝置，其包含氮化鎵(GaN)發光二極體(light-emitting diode；LED)之陣列，及賦能個別地控制LED以顯示影像之控制電路。
為形成此種裝置，可提供的是分離地製造控制電路及LED陣列，且隨後將其混合，亦即，藉由將其彼此連接來堆疊。
此種製造方法之缺點為需要在兩個元件之組裝步驟期間精確地對準控制電路及LED陣列，以便每一LED有效地定位在控制電路中相應於其之金屬墊上。當像素之間的間距減小時，此種對準尤其難以達成，且為解析度及/或像素整合密度之增加的障礙。
為克服此缺點，尤其在2016年5月13日申請的國際專利申請案N°PCT/FR2016/051140中已提供：
首先形成呈積體電路形式之控制電路，其在一表面上包含複數個金屬墊，其意欲連接至能夠個別地控制流動穿過每一LED之電流的LED；
隨後在控制電路的包含金屬墊之表面上置放在控制電路之整個表面上連續延伸的主動LED堆疊；且隨後
將主動LED堆疊結構化以劃界並將裝置之彼此不同的LED隔絕。
此種製造方法之優點在於在將主動LED堆疊轉移至控制電路上之步驟期間，裝置之不同LED在主動堆疊中的位置尚未加以界定。因此在轉移期間不存在強的對準精確度約束。主動堆疊中的不同LED之劃界可隨後藉由基板結構化及在基板上沉積絕緣及導電層之方法來執行，從而提供比可在將基板轉移至另一基板上所獲得的精確度大得多的對準精確度。
然而合乎需要的將是至少部分地改良上述申請案N°PCT/FR2016/051140中描述的方法之某些態樣。
因此，實施例提供光電裝置製造方法，其包含以下步驟：
a) 在積體控制電路的包含複數個金屬連接墊之表面上轉移包含至少相反導電類型之第一及第二摻雜半導體層的主動二極體堆疊，以便該堆疊之第二層係電連接至控制電路之金屬墊；
b)在主動堆疊中形成溝槽，從而將連接至控制電路之單獨金屬墊的複數個二極體劃界；
c) 將絕緣層沉積在溝槽之側壁上；
d) 部分地移除絕緣層以暴露藉由溝槽劃界的第一半導體層之部分的側面；及
e) 形成敷金屬物，其塗佈溝槽之側壁及底部且接觸藉由溝槽劃界的第一半導體層之部分之側面。
a) 在積體控制電路的包含複數個金屬連接墊之表面上轉移包含至少相反導電類型之第一及第二摻雜半導體層的主動二極體堆疊，以便該堆疊之第二層係電連接至控制電路之金屬墊；
b)在主動堆疊中形成溝槽，從而將連接至控制電路之單獨金屬墊的複數個二極體劃界；
c) 將絕緣層沉積在溝槽之側壁上；
d) 部分地移除絕緣層以暴露藉由溝槽劃界的第一半導體層之部分的側面；及
e) 形成敷金屬物，其塗佈溝槽之側壁及底部且接觸藉由溝槽劃界的第一半導體層之部分之側面。
根據實施例，方法進一步包含在步驟a)之前的以下步驟之至少一者：
在控制電路之實質上整個表面上，在金屬墊之側面上沉積至少一個第一金屬層的步驟；及
在與第一半導體層相對的第二半導體層之實質上整個表面上沉積至少一個第二金屬層的步驟。
在控制電路之實質上整個表面上，在金屬墊之側面上沉積至少一個第一金屬層的步驟；及
在與第一半導體層相對的第二半導體層之實質上整個表面上沉積至少一個第二金屬層的步驟。
根據實施例，形成溝槽包含：
橫過主動堆疊跨於其整個高度蝕刻部分溝槽且顯現出第一或第二金屬層之上表面的第一步驟；及
第二蝕刻步驟，在該第二蝕刻步驟期間部分溝槽連續穿過第一及第二金屬層。
橫過主動堆疊跨於其整個高度蝕刻部分溝槽且顯現出第一或第二金屬層之上表面的第一步驟；及
第二蝕刻步驟，在該第二蝕刻步驟期間部分溝槽連續穿過第一及第二金屬層。
根據實施例，絕緣層包含在第一及第二蝕刻步驟之間沉積在部分溝槽之側面上的第一部分，及在第二蝕刻步驟之後沉積在溝槽之側面上的第二部分。
根據實施例，在步驟d)處，絕緣層之部分移除係藉由異向性蝕刻來執行。
根據實施例，在步驟a)之實施期間，主動堆疊係藉由位於與第二半導體層相對的第一半導體層之側面上的支撐基板所支撐，該方法進一步包含在步驟a)與步驟b)之間移除支撐基板之步驟。
根據實施例，在步驟e)處形成的敷金屬物完全地填充溝槽。
根據實施例，半導體二極體為發光二極體。
根據實施例，二極體為光電二極體。
根據實施例，第一及第二半導體層為氮化鎵層，二極體為氮化鎵二極體。
根據實施例，控制電路係形成在半導體基板內部且形成在半導體基板之頂部上。
另一實施例提供光電裝置，其包含：
積體控制電路，其包含複數個金屬連接墊；
在控制電路上的主動二極體堆疊，其包含至少相反導電類型的第一及第二摻雜半導體層，該堆疊之第二層係電連接至控制電路之金屬墊；
溝槽，其在主動堆疊中延伸且在主動堆疊中將連接至控制電路之單獨金屬墊的複數個二極體劃界；
絕緣層，其塗佈除藉由溝槽劃界的第一半導體層之部分的側面之至少一部分外的溝槽之側壁；及
敷金屬物，其塗佈溝槽之側壁及底部且接觸藉由溝槽劃界的第一半導體層之部分之側面。
積體控制電路，其包含複數個金屬連接墊；
在控制電路上的主動二極體堆疊，其包含至少相反導電類型的第一及第二摻雜半導體層，該堆疊之第二層係電連接至控制電路之金屬墊；
溝槽，其在主動堆疊中延伸且在主動堆疊中將連接至控制電路之單獨金屬墊的複數個二極體劃界；
絕緣層，其塗佈除藉由溝槽劃界的第一半導體層之部分的側面之至少一部分外的溝槽之側壁；及
敷金屬物，其塗佈溝槽之側壁及底部且接觸藉由溝槽劃界的第一半導體層之部分之側面。
另一實施例提供製造光電裝置之方法，其包含以下步驟：
a) 在積體控制電路的包含複數個金屬連接墊之表面上轉移包含至少相反導電類型之第一及第二摻雜半導體層的主動二極體堆疊，以便該堆疊之第二層係電連接至控制電路之金屬墊；
b) 將遮罩沉積在主動堆疊的與控制電路相對的表面上；
c) 藉由蝕刻先前形成在遮罩中的穿通開口來在主動堆疊中形成溝槽，其將連接至控制電路之單獨金屬墊的複數個二極體劃界；
d) 將絕緣層沉積在溝槽之側壁上；
e) 部分地移除絕緣層以暴露藉由溝槽劃界的第一半導體層之部分的側面同時保持遮罩厚度之至少一部分；
f) 在遮罩之上表面上及溝槽中沉積金屬層，其具有足夠厚度以完全地填充溝槽；及
g) 藉由化學機械拋光自遮罩之上表面移除金屬層及移除遮罩厚度之一部分，以僅保持金屬層為敷金屬物，其塗佈溝槽之側壁及底部且接觸藉由溝槽劃界的第一半導體層之部分之側面。
a) 在積體控制電路的包含複數個金屬連接墊之表面上轉移包含至少相反導電類型之第一及第二摻雜半導體層的主動二極體堆疊，以便該堆疊之第二層係電連接至控制電路之金屬墊；
b) 將遮罩沉積在主動堆疊的與控制電路相對的表面上；
c) 藉由蝕刻先前形成在遮罩中的穿通開口來在主動堆疊中形成溝槽，其將連接至控制電路之單獨金屬墊的複數個二極體劃界；
d) 將絕緣層沉積在溝槽之側壁上；
e) 部分地移除絕緣層以暴露藉由溝槽劃界的第一半導體層之部分的側面同時保持遮罩厚度之至少一部分；
f) 在遮罩之上表面上及溝槽中沉積金屬層，其具有足夠厚度以完全地填充溝槽；及
g) 藉由化學機械拋光自遮罩之上表面移除金屬層及移除遮罩厚度之一部分，以僅保持金屬層為敷金屬物，其塗佈溝槽之側壁及底部且接觸藉由溝槽劃界的第一半導體層之部分之側面。
根據實施例，在步驟e)處，絕緣層之部分移除係藉由垂直異向性蝕刻來執行。
在不同圖式中相同元件已用相同元件符號指定，且進一步地，各種圖式並未按比例繪製。為明晰，僅展示及詳述對理解所描述實施例有用的彼等元件。詳言之，尚未詳述積體半導體二極體控制電路之形成，所描述實施例係與常用結構及製造此種控制電路之方法相容。進一步地，尚未詳述主動半導體二極體堆疊的不同層之組合物及佈局，所描述實施例與半導體二極體、尤其氮化鎵二極體之常用主動堆疊相容。在以下描述中，除非另外規定，當提及定性絕對位置，諸如術語「前部」、「後部」、「頂部」、「底部」、「左」、「右」等等，或相對位置，諸如術語「…上方」、「…下」、「上」、「下」等等的術語，或定性方向，諸如術語「水平」、「垂直」、「側向」等等的術語時，其係提及相應圖式之定向，實際上應瞭解，所描述裝置及總成可不同地定向。本文使用術語「大致」、「實質上」、及「大約」以指定所論述值的加或減10%、較佳地加或減5%之公差。
第1A、1B、1C、1D、1E、1F、1G、1H、及1I圖為說明光電裝置製造方法之實施例之步驟的橫截面視圖。
第1A圖示意地展示積體控制電路110，其係先前形成在半導體基板111、例如矽基板之內部及頂部上。在此實例中，控制電路110包含在其上表面側上的用於裝置之LED中之每一者的金屬連接墊113，該金屬連接墊意欲連接至LED之電極(陽極或陰極)之一，以便能夠控制流動穿過LED的電流及/或跨於LED施加電壓。控制電路進一步包含用於每一LED的連接至專用於LED的金屬墊113的基本控制單元，其包含一個或複數個電晶體，其賦能控制流動穿過LED的電流及/或跨於LED施加的電壓。控制電路110係例如以CMOS技術來製得。金屬墊113可由例如氧化矽的絕緣材料114側向圍繞，以便控制電路110具有實質上平坦的上表面，其包含金屬區域113及絕緣區域114之交替(或棋盤格)。LED之電極(陰極或陽極)上的不連接至墊113的接點可共同地經由控制電路110之一個或複數個連接墊(未在圖式中展示)加入例如控制電路110之周邊區域中。
第1A圖進一步示意地展示佈置在支撐基板151之上表面上的主動氮化鎵LED之堆疊150。支撐基板151例如為由矽、藍寶石、剛玉、或主動氮化鎵LED堆疊可沉積在其上的任何其他材料製得的基板。在所展示實例中，主動堆疊包含自基板151之上表面呈以下次序的N型摻雜氮化鎵層153、發射層155、及P型摻雜氮化鎵層157。發射層155係例如由一個或複數個發射層之堆疊形成，每一發射層形成量子阱，例如，含有GaN、InN、InGaN、AlGaN、AlN、AlInGaN、GaP、AlGaP、AlInGaP、或該些材料中一種或複數種之組合。作為變化形式，發射層155可固有的，亦即，非有意摻雜的氮化鎵層，例如其具有在1015
至1018
原子/cm3
範圍內，例如，大約1017
原子/cm3
之殘餘供體濃度。在當前實例中，發射層155之下表面係與層153之上表面接觸，且發射層155之上表面係與層157之下表面接觸。實際上，根據基板151之性質，一個或複數個緩衝層之堆疊(未展示)可在支撐基板151與氮化鎵層153之間形成界面。主動堆疊150係例如藉由在支撐基板151上之磊晶術來沉積。
第1B圖說明在控制電路110之上表面上沉積金屬層116之步驟。在所展示的實例中，金屬層116塗佈實質上控制電路110之整個上表面。詳言之，金屬層116係與控制電路110之金屬連接墊113接觸。
第1B圖進一步說明在主動氮化鎵二極體堆疊150之上表面上沉積金屬層159之步驟。在所展示的實例中，金屬層159係佈置在氮化鎵層157之頂部上且與該上表面接觸。金屬層159例如塗佈實質上主動堆疊之整個上表面。
第1C圖說明一步驟，在該步驟期間，主動氮化鎵LED堆疊150係置放於控制電路110之上表面上。為達成此，可將包含支撐基板151及主動堆疊150之總成翻轉，且隨後置放在控制電路110上，以將金屬層159之上表面(第1B圖之定向)置放成與金屬層116之上表面接觸。在此步驟期間，主動堆疊150係黏結至控制電路110。例如，主動堆疊150至控制電路110之黏結可藉由在已置放成接觸的兩個表面之間的分子鍵結來獲得。作為變化形式，兩個表面之黏結可藉由熱壓、共晶黏結、或藉由任何其他改編的黏結方法來執行。
一旦主動LED堆疊150已黏結至控制電路110之上表面，即將主動氮化鎵LED堆疊之支撐基板151移除以暴露氮化鎵層153之上表面。基板151係例如藉由自其與主動堆疊150相對的表面研磨及/或蝕刻來移除。作為變化形式，在例如藍寶石或剛玉基板的透明基板151的情況下，基板151可藉助於自其與主動堆疊150相對的表面投射透過基板151的雷射束而與主動堆疊150分離(彈射雷射方法(lift-off laser method))。更一般而言，可使用賦能移除基板151之任何其他方法。在基板151之移除之後，可提供另外的蝕刻步驟來移除保留在氮化鎵層153之上表面側上的可能的緩衝層。進一步地，可例如藉由蝕刻移除氮化鎵層153之厚度之一部分。在此步驟結束時，主動堆疊150塗佈實質上控制電路110之整個表面，而無不連續性。例如，在支撐基板151之移除之後，主動堆疊150之厚度在0.5 μm至10 μm範圍內。
第1D圖說明在基板151之移除之後，將硬遮罩171沉積在主動LED堆疊150之上表面(第1D圖之定向)上之步驟。在此實例中，硬遮罩171係由一堆疊形成，該堆疊包含自N型氮化鎵層157之上表面呈以下次序的第一氧化矽層171a、中間蝕刻停止層117b、及第二氧化矽層171c。中間層171b係由相對於氧化矽相對難以蝕刻的材料製成，該材料例如鋁、氧化鋁、或氮化物。例如，中間層171b具有在10 nm至500 nm範圍內之厚度，例如，大約100 nm。
第1D圖進一步說明例如藉由光刻法且隨後蝕刻在硬遮罩171中形成穿通開口或溝槽173之步驟。溝槽173自硬遮罩171之上表面延伸且顯現出主動LED堆疊150之上表面。在俯視圖中，溝槽173將顯示裝置之將來的個別LED 176劃界。
第1E圖說明穿過主動LED堆疊150延伸先前形成在硬遮罩171中的溝槽173之步驟。例如，溝槽173係藉由蝕刻穿過LED堆疊150之層153、155、及157來垂直延續，蝕刻中斷於金屬層159之上表面上。在此蝕刻步驟期間，硬遮罩171之上氧化矽層171c可經部分或完全消耗。然而層171b及171a得以保存。溝槽173穿過主動堆疊150之延伸造成在主動堆疊150中將複數個氮化鎵LED 176劃界。每一LED 176相應於形成在堆疊150中的島狀物或檯面且由溝槽173側向圍繞。因此，每一LED 176包含垂直堆疊，其包含自金屬層159之上表面呈以下次序的在此實例中相應於LED陽極的氮化鎵層157之一部分、發射層155之一部分、及在當前實例中相應於LED陰極的氮化鎵層153之一部分。溝槽173可相對於先前形成在控制電路110上的參考標記對準。更特地而言，在第1D圖之步驟處，在硬遮罩171之沉積之後但在形成溝槽173之前，先前形成在基板111上的參考標記可藉由蝕刻硬遮罩171及總成之周邊區中的主動堆疊150而暴露，參考標記隨後用作用於定位光刻法遮罩之對準標記，該光刻法遮罩係用於形成溝槽173。在所展示的實例中，每一LED 176係在垂直投影中與控制電路110之單一金屬墊113相反定位。在此實例中，溝槽173在垂直投影中與控制電路110之上表面之絕緣區域114相反定位。
第1E圖進一步說明在溝槽173之側壁上及底部上沉積例如由氧化矽製得的絕緣層178之步驟。在所展示的實例中，層178係進一步沉積在硬遮罩部分171之上表面上成為LED 176之頂部。層178係藉由保形沉積方法，例如，藉由原子層沉積(atomic layer deposition；ALD)，例如全部沉積在裝置之上表面上。例如，絕緣層178之厚度在10 nm至1 μm範圍內。
第1F圖說明自溝槽173之底部移除絕緣層178之步驟。在此步驟期間，層178係保持在溝槽173之側壁上。為達成此舉，層178係例如藉由垂直異向性蝕刻來蝕刻，從而進一步導致自硬遮罩171之部分之上表面移除成為LED 176之頂部的層178。
第1F圖進一步說明例如藉由蝕刻位於溝槽173之底部的金屬層159及116之部分進行移除以使溝槽173自始至終延續至控制電路110之上表面之絕緣區域114。在此步驟結束時，不同LED 176之陽極(區域157)係藉由溝槽173彼此電絕緣，且每一LED 176具有經由保留在LED與墊113之間的金屬層159及116之部分連接至下伏金屬墊113的陽極。此賦能利用控制電路110個別地控制LED。
第1G圖說明在溝槽173之側壁上沉積例如由氧化矽製得的第二絕緣層178'之後續步驟。層178'係藉由保形沉積技術例如全部沉積在總成之上表面上，且隨後例如藉由異向性蝕刻僅自LED 176之上表面及自溝槽173之底部移除。
第1H圖說明自LED 176之側面之上部部分移除絕緣層178及178’之後續步驟。更特地而言，在此步驟期間，自每一LED 176之陰極區域153之側面的全部或部分移除絕緣層178及178’，以打開去往LED之陰極區域153之側面的通路。例如，自LED 176之陰極區域153之側面的實質上整個高度移除絕緣層178及178’。然而層178及178’保持在每一LED 176之下部部分之側面上，且詳言之沿發射區域155及每一LED 176之陽極區域157之整個高度。進一步地，層178’係保持在金屬層116及159之側面上。例如，藉由垂直異向性蝕刻執行自LED 176之側面之上部部分移除層178及178’。蝕刻方法較佳地經選擇以在硬遮罩171之中間層171b之材料上選擇性地蝕刻氧化矽。例如，硬遮罩171之上氧化矽層171c在此步驟期間完全地消耗，而層171b保存且賦能保護硬遮罩171之下部部分171a。然而所描述實施例不限於此特定情況。作為變化形式，硬遮罩171可僅由氧化矽形成，前提是其厚度足以在第1H圖之垂直異向性蝕刻之步驟期間保護LED 176之上表面。
第1I圖說明在溝槽173之側壁上及在底部上沉積敷金屬物180之後續步驟。在所展示的實例中，敷金屬物180完全地填充溝槽173。例如，敷金屬物180係藉由金屬鑲嵌型方法形成，該方法包含在總成之整個上表面上跨於足以填充溝槽173之厚度沉積金屬層之步驟，繼之以化學機械拋光總成之上表面以使裝置之上表面平坦化且移除金屬層的成為LED 176之頂部的部分之步驟。在此實例中，硬遮罩171之蝕刻停止層171b在化學機械拋光步驟期間得以進一步移除。例如，僅下氧化矽層171a或層171a之厚度之一部分得以保持且係用作LED 176之陰極區域153之上表面的鈍化層。敷金屬物180係例如由下黏結層及上填充層製得，該下黏結層例如包含鋁/鈦/氮化鈦/銅堆疊，其具有在10 nm至100 nm範圍內之厚度，例如，大約50 nm之厚度，且該上填充層例如由銅製得，藉由電化學沉積來沉積。敷金屬物180係沿LED之實質上整個周邊與顯示裝置之每一LED 176之陰極區域153的側面接觸。然而，敷金屬物180藉由絕緣層178及178'與陽極區157及LED之發射區域155的側面隔離。在此實例中，在俯視圖中，敷金屬物180形成互連裝置之所有LED之陰極區域153的連續導電閘極。敷金屬物180係例如在顯示裝置之周邊區域中連接至控制電路110。
在結合第1A圖至第1I圖描述的實施例中，在將主動堆疊150置放在控制電路110上(第1C圖之步驟)之前在控制電路110上及在主動堆疊150上沉積金屬層116及159 (第1B圖之步驟)具有若干優點。
詳言之，層116及159賦能改良兩個結構之間的黏結之品質。的確，雖然有可能，但氮化鎵層157之上表面(第1A圖之定向)直接黏結至控制電路110之上表面(包含絕緣區域114及金屬區域113之交替)相對難以達成。
進一步地，層159可有利地經選擇以達成與氮化鎵層157之良好歐姆接觸。控制電路110之金屬墊113之材料例如銅或鋁可的確不適於形成此歐姆接觸。
進一步地，層116及/或159可包含對藉由LED 176發射的光有反射性的金屬，以增加發射效率並避免控制電路110之光損失。
進一步地，層116及/或層159可經選擇以避免控制電路之連接墊113之金屬例如銅朝向氮化鎵層157擴散，從而可詳言之降級與氮化鎵層157之歐姆接觸之品質。
實際上，層116及159中之每一者可為單層，或不同材料的一個或複數個層之堆疊賦能確保上文提及功能之全部或部分。
例如，層116包含由與層159之上層(第1B圖之定向)具有相同性質之金屬製得的上層，該金屬經選擇以在第1C圖之步驟期間在兩個結構之間獲得良好黏結，例如，來自由包含以下各項之群組的金屬：Ti、Ni、Pt、Sn、Au、Ag、Al、Pd、W、Pb、Cu、AuSn、TiSn、NiSn、或該些材料之全部或部分之合金。藉由層116及159形成的堆疊可進一步包含由例如銀的能夠反射藉由LED發射的光的金屬製得的一個或複數個層。進一步地，藉由層116及159形成的堆疊可包含一個或複數個層，其能夠形成抵抗包含在堆疊116/159及/或金屬墊113中的諸如銅或銀的金屬之擴散的阻障，例如，TaN、TiN、WN、TiW、或該些材料之全部或部分之組合的層。
然而作為變化形式，可省略層116及/或層159。較佳地，提供層116及159之至少一者，較佳地形成在主動LED堆疊150之側面上的層159。
結合第1A圖至第1I圖描述的方法之優點在於其包含光刻法及蝕刻(以界定溝槽113之位置)之單一步驟，從而使其實施起來特別簡單及廉價。
此方法之另一優點在於LED 176之導電陰極接觸係沿LED之陰極區域153之整個周邊側向地達成。此賦能最小化陰極接觸電阻，且因此限制裝置之電力消耗。
進一步地，在用於使LED 176隔離的溝槽中佈置陰極接觸敷金屬物180賦能最大化顯示裝置之主動表面區。此種佈局進一步賦能加強不同LED 176之間的光學絕緣，且有利於藉由操作中的LED 176所產生的熱的排放。
應注意，在結合第1A圖至第1I圖描述的方法中，在第1E圖之步驟處沉積層178有利地賦能在第1F圖之步驟處蝕刻金屬層159及116之後續步驟期間保護主動LED 堆疊150之側面。然而作為變化形式，可省略絕緣層178之沉積。在此情況下，僅在第1G圖之步驟處沉積的層178’在第1G圖中說明的暴露LED之陰極區域153之側面的步驟期間塗佈LED 176之側面。
已描述特定實施例。熟習此項技術者將思及各種變化及修改。詳言之，可將氮化鎵層153 (在所描述實例中為N型)及157 (在所描述實例中為P型)之導電性類型顛倒。
進一步地，雖然僅已描述基於氮化鎵LED的顯示裝置之實施例，但所描述實施例可適於製造感測器，其包含可個別定址的複數個氮化鎵光電二極體以獲取影像。
更一般而言，所描述實施例可適於製造基於半導體二極體的任何顯示裝置或光敏感測器，其包括由半導體材料構成而非氮化鎵，例如，由其他III-V半導體材料構成的二極體或由矽構成的二極體。
110‧‧‧積體控制電路
111‧‧‧半導體基板
113‧‧‧金屬連接墊
114‧‧‧絕緣區域
116‧‧‧金屬層
150‧‧‧主動氮化鎵LED之堆疊/主動氮化鎵二極體堆疊
151‧‧‧支撐基板
153‧‧‧N型摻雜氮化鎵層/陰極區域
155‧‧‧發射層/發射區域
157‧‧‧P型摻雜氮化鎵層/氮化鎵層/N型氮化鎵層/陽極區域
159‧‧‧金屬層
171‧‧‧硬遮罩
171a‧‧‧第一氧化矽層/下部部分
171b‧‧‧中間蝕刻停止層
171c‧‧‧第二氧化矽層
173‧‧‧溝槽
176‧‧‧LED/氮化鎵LED
178‧‧‧絕緣層
178'‧‧‧第二絕緣層
180‧‧‧敷金屬物
前述及其他特徵及優點將詳細地在特定實施例之以下非限制描述中結合隨附圖式來論述，圖式中：
第1A、1B、1C、1D、1E、1F、1G、1H、及1I圖為說明光電裝置製造方法之實施例之步驟的橫截面視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無
無
Claims (12)
- 一種製造一光電裝置之方法，其包含以下步驟： a) 在一積體控制電路(110)的包含複數個金屬連接墊(113)之一表面上轉移包含至少相反導電類型之第一(153)及第二(157)摻雜半導體層的一主動二極體堆疊，以便該堆疊之該第二層(157)係電連接至該控制電路(110)之該等金屬墊(113)；b) 在該主動堆疊(150)中形成溝槽(173)，從而將連接至該控制電路(110)之單獨金屬墊(113)的複數個二極體(176)劃界；c) 將一絕緣層(178、178’)沉積在該等溝槽(173)之側壁上；d) 部分地移除該絕緣層(178、178’)以暴露藉由該等溝槽劃界的該第一半導體層(153)之該等部分的側面；及e) 形成一敷金屬物(180)，其塗佈該等溝槽(173)之該等側壁及該底部且接觸藉由該等溝槽劃界的該第一半導體層(153)之該等部分之該等側面。
- 如請求項1所述之方法，其進一步包含在步驟a)之前，以下步驟之至少一者： 一在該控制電路(110)之實質上整個表面上，在該等金屬墊(113)之該側面上沉積至少一個第一金屬層(116)的步驟；及一在與該第一半導體層(153)相對的該第二半導體層(157)之實質上整個表面上沉積至少一個第二金屬層(159)的步驟。
- 如請求項2所述之方法，其中該形成該等溝槽(173)之步驟包含以下步驟： 一橫過該主動堆疊(150)跨於其整個高度蝕刻部分溝槽且顯現出該第一(116)或第二(159)金屬層之該上表面的第一步驟；及一第二蝕刻步驟，在該第二蝕刻步驟期間該等部分溝槽連續穿過該第一(116)及第二(159)金屬層。
- 如請求項3所述之方法，其中該絕緣層(178、178’)包含在該第一及第二蝕刻步驟之間沉積在該等部分溝槽之該等側面上的一第一部分(178)，及在該第二蝕刻步驟之後沉積在該等溝槽(173)之該等側面上的一第二部分(178’)。
- 如請求項1至4中任一項所述之方法，其中在步驟d)處，該絕緣層(178、178’)之該部分移除係藉由異向性蝕刻來執行。
- 如請求項1至4中任一項所述之方法，其中在步驟a)之實施期間，該主動堆疊(150)係藉由位於與該第二半導體層(157)相對的該第一半導體層(153)之該側面上的一支撐基板(151)所支撐，該方法進一步包含一在步驟a)與步驟b)之間移除該支撐基板(151)之步驟。
- 如請求項1至4中任一項所述之方法，其中形成在步驟e)處的該敷金屬物(180)完全地填充該等溝槽(173)。
- 如請求項1至4中任一項所述之方法，其中該等半導體二極體(176)為發光二極體。
- 如請求項1至4中任一項所述之方法，其中該等二極體為光電二極體。
- 如請求項1至4中任一項所述之方法，其中該第一(153)及第二(157)半導體層為氮化鎵層，該等二極體(176)為氮化鎵二極體。
- 如請求項1至4中任一項所述之方法，其中該控制電路(110)係形成在一半導體基板(111)內部且形成在該半導體基板之頂部上。
- 一種光電裝置，其包含： 一積體控制電路(110)，其包含複數個金屬連接墊(113)；在該控制電路(110)上的一主動二極體堆疊(150)，其包含至少相反導電類型的第一(153)及第二(157)摻雜半導體層，該堆疊之該第二層(157)係電連接至該控制電路(110)之該等金屬墊(113)；溝槽(173)，其在該主動堆疊(150)中延伸且在該主動堆疊(150)中將連接至該控制電路(110)之單獨金屬墊(113)的複數個二極體(176)劃界；一絕緣層(178、178’)，其塗佈除藉由該等溝槽(173)劃界的該第一半導體層(153)之部分的側面之至少一部分外的該等溝槽(173)之側壁；及 一敷金屬物(180)，其塗佈該等溝槽之該等側壁及該底部且接觸藉由該等溝槽(173)劃界的該第一半導體層(153)之該等部分之該等側面。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR17/60578 | 2017-11-10 | ||
| FR1760578A FR3073669B1 (fr) | 2017-11-10 | 2017-11-10 | Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes |
| ??17/60578 | 2017-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201931587A true TW201931587A (zh) | 2019-08-01 |
| TWI856000B TWI856000B (zh) | 2024-09-21 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019092357A1 (fr) | 2019-05-16 |
| CN111328430A (zh) | 2020-06-23 |
| CN111328430B (zh) | 2024-03-29 |
| JP7257395B2 (ja) | 2023-04-13 |
| EP3707751B1 (fr) | 2021-10-20 |
| FR3073669A1 (fr) | 2019-05-17 |
| EP3707751A1 (fr) | 2020-09-16 |
| KR102665055B1 (ko) | 2024-05-13 |
| FR3073669B1 (fr) | 2021-11-05 |
| JP2021502699A (ja) | 2021-01-28 |
| KR20200078525A (ko) | 2020-07-01 |
| US11410978B2 (en) | 2022-08-09 |
| US20200335484A1 (en) | 2020-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11410978B2 (en) | Process for fabrication of an optoelectronic device comprising a plurality of diodes | |
| TWI716595B (zh) | 包括複數個氮化鎵二極體的光電元件的製造方法 | |
| JP6661009B2 (ja) | オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 | |
| US11444118B2 (en) | Method of manufacturing an optoelectronic device comprising a plurality of diodes | |
| US20100283070A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| US10134956B2 (en) | Light emitting diode and manufacturing method thereof | |
| JP2023525439A (ja) | 発光ダイオード構造及びその製造方法 | |
| CN114566515A (zh) | 微型发光二极管显示芯片及其制备方法 | |
| US7910389B2 (en) | Vertical semiconductor light-emitting device and method of manufacturing the same | |
| EP2427923B1 (en) | Extension of contact pads to the die edge with electrical isolation | |
| EP3447809A1 (en) | Semiconductor light emitting device | |
| TWI856000B (zh) | 製造包含複數個二極體的光電裝置之方法 | |
| CN116995173A (zh) | 一种发光二极管元件及其制造方法及发光装置 | |
| FR3075464A1 (fr) | Dispositif optoelectronique a diodes electroluminescentes |