JP7257395B2 - 複数のダイオードを備えた光電子デバイスを製造する方法 - Google Patents

複数のダイオードを備えた光電子デバイスを製造する方法 Download PDF

Info

Publication number
JP7257395B2
JP7257395B2 JP2020524849A JP2020524849A JP7257395B2 JP 7257395 B2 JP7257395 B2 JP 7257395B2 JP 2020524849 A JP2020524849 A JP 2020524849A JP 2020524849 A JP2020524849 A JP 2020524849A JP 7257395 B2 JP7257395 B2 JP 7257395B2
Authority
JP
Japan
Prior art keywords
layer
trench
metal
semiconductor layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020524849A
Other languages
English (en)
Other versions
JP2021502699A (ja
Inventor
ボノ，ユベール
シモン，ジュリア
Original Assignee
コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
タレス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ, タレス filed Critical コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
Publication of JP2021502699A publication Critical patent/JP2021502699A/ja
Application granted granted Critical
Publication of JP7257395B2 publication Critical patent/JP7257395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Description

本願は、光電子デバイスの分野に関する。本願はより具体的には、複数の半導体ダイオード、例えば窒化ガリウムダイオードとこのようなダイオードを制御するための電子回路とを備えた光電子デバイスを製造する方法に関する。
窒化ガリウム(GaN) 発光ダイオード(LED) のアレイと、画像を表示するためにLED を個々に制御可能な制御回路とを備えている発光型表示デバイスが既に提供されている。
このようなデバイスを形成するために、制御回路及びLED アレイを別々に製造して、その後、制御回路及びLED アレイを組み合わせる、つまり制御回路及びLED アレイを互いに接続することにより制御回路及びLED アレイを積み重ねてもよい。
このような製造方法の不利点は、夫々のLED がLED に対応する制御回路の金属パッド上に有効に置かれるように、制御回路及びLED アレイを組み立てる工程中、制御回路及びLED アレイを正確に位置合わせする必要があるということである。このような位置合わせは、画素間のピッチが減少するときに特に困難であり、解像度及び／又は画素集積密度の増加の障害である。
この不利点を克服するために、特に本出願人により2016年５月13日に出願された国際特許出願第PCT/FR2016/051140 号には、
夫々のLED を流れる電流を個々に制御可能とすべくLED に接続されるように構成された複数の金属パッドを表面に備えた集積回路の形態の制御回路をまず形成し、
次に、金属パッドを備えた制御回路の表面に、制御回路の表面全体に亘って連続的に延びているアクティブLED 積層体を載置し、その後、
デバイスの別個のLED を画定して互いに絶縁するように、アクティブLED 積層体を構築する
方法が提供されている。
このような製造方法の利点は、アクティブLED 積層体を制御回路上に移す工程中、アクティブLED 積層体におけるデバイスの別個のLED の位置が、まだ定められていないということである。従って、移す工程中の位置合わせ精度の強固な制約がない。そのため、アクティブLED 積層体における別個のLED の画定が、基板を構築して、基板上に絶縁層及び導電層を堆積させる方法によって行われ得るため、基板を別の基板に移す工程中に得られる位置合わせ精度より遥かに高い位置合わせ精度が得られる。
しかしながら、上記の国際特許出願第PCT/FR2016/051140 号に記載されている方法のある態様を少なくとも部分的に改良することが望ましい。
従って、実施形態は、光電子デバイスを製造する方法であって、
a) 複数の接続用金属パッドを有する集積型制御回路の表面に、反対の導電型にドープされた少なくとも第１の半導体層及び第２の半導体層を有するアクティブダイオード積層体を、前記アクティブダイオード積層体の前記第２の半導体層が前記制御回路の前記金属パッドに電気的に接続されるように移す工程、
b) 前記制御回路の別個の金属パッドに接続された複数のダイオードを画定するトレンチを前記アクティブダイオード積層体に形成する工程、
c) 前記トレンチの側壁に絶縁層を堆積させる工程、
d) 前記絶縁層を部分的に除去して、前記トレンチによって画定された前記第１の半導体層の部分の側面を露出する工程、及び
e) 前記トレンチの側壁及び底部を覆って前記トレンチによって画定された前記第１の半導体層の部分の側面と接する金属被膜を形成する工程
を有することを特徴とする方法を提供する。
実施形態によれば、前記方法は、工程a)の前に、
前記金属パッド側の前記制御回路の実質的に表面全体に亘って少なくとも１つの第１の金属層を堆積させる工程、及び
前記第１の半導体層と反対の前記第２の半導体層の実質的に表面全体に亘って少なくとも１つの第２の金属層を堆積させる工程
の少なくとも１つを更に有する。
実施形態によれば、前記トレンチを形成する工程は、
前記アクティブダイオード積層体を高さ全体に亘って横切って、前記第１の金属層又は前記第２の金属層の上面に達する部分的なトレンチを、エッチングにより形成する第１のエッチング工程、及び
前記第１の金属層及び前記第２の金属層をエッチングして、前記部分的なトレンチを、前記第１の金属層及び前記第２の金属層を通って延ばす第２のエッチング工程
を有する。
実施形態によれば、前記絶縁層は、前記第１のエッチング工程と前記第２のエッチング工程との間に前記部分的なトレンチの側面に堆積した第１の部分、及び前記第２のエッチング工程の後、前記トレンチの側面に堆積した第２の部分を有する。
実施形態によれば、工程d)で、前記絶縁層の部分的な除去を異方性エッチングによって行う。
実施形態によれば、工程a)の実行中、前記アクティブダイオード積層体は、前記第２の半導体層と反対の前記第１の半導体層側に設けられた支持基板に支持されており、前記方法は、工程a)と工程b)との間に前記支持基板を除去する工程を更に有する。
実施形態によれば、工程e)で形成する前記金属被膜を前記トレンチ全体に充填する。
実施形態によれば、半導体の前記ダイオードは発光ダイオードである。
実施形態によれば、前記ダイオードはフォトダイオードである。
実施形態によれば、前記第１の半導体層及び前記第２の半導体層は窒化ガリウム層であり、前記ダイオードは窒化ガリウムダイオードである。
実施形態によれば、前記制御回路を半導体基板の内側及び最上部に形成する。
別の実施形態は、複数の接続用金属パッドを有する集積型制御回路と、
反対の導電型でドープされた少なくとも第１の半導体層及び第２の半導体層を有して前記制御回路上に設けられたアクティブダイオード積層体であって、前記第２の半導体層が前記制御回路の金属パッドに電気的に接続されている前記アクティブダイオード積層体と、
前記アクティブダイオード積層体に延びているトレンチであって、前記制御回路の別個の金属パッドに接続された複数のダイオードを前記アクティブダイオード積層体に画定している前記トレンチと、
前記トレンチによって画定された前記第１の半導体層の部分の側面の少なくとも一部を除いて前記トレンチの側壁を覆う絶縁層と、
前記トレンチの側壁及び底部を覆って、前記トレンチによって画定された前記第１の半導体層の部分の側面と接する金属被膜と
を備えていることを特徴とする光電子デバイスを提供する。
別の実施形態は、光電子デバイスを製造する方法であって、
a) 複数の接続用金属パッドを有する集積型制御回路の表面に、反対の導電型にドープされた少なくとも第１の半導体層及び第２の半導体層を有するアクティブダイオード積層体を、前記アクティブダイオード積層体の前記第２の半導体層が前記制御回路の前記金属パッドに電気的に接続されるように移す工程、
b) 前記制御回路と反対の前記アクティブダイオード積層体の表面にマスクを堆積させる工程、
c) 前記マスクに既に形成されている開口部を介したエッチングにより、前記制御回路の別個の金属パッドに接続された複数のダイオードを画定するトレンチを前記アクティブダイオード積層体に形成する工程、
d) 前記トレンチの側壁に絶縁層を堆積させる工程、
e) 前記マスクの厚さの少なくとも一部を保持しながら、前記絶縁層を部分的に除去して、前記トレンチによって画定された前記第１の半導体層の部分の側面を露出する工程、
f) 前記トレンチ全体を充填するのに十分な厚さの金属層を、前記マスクの上面及び前記トレンチ内に堆積させる工程、及び
g) 化学機械研磨により、前記マスクの上面から前記金属層を除去して前記マスクの厚さの一部を除去し、前記トレンチの側壁及び底部を覆って前記トレンチによって画定された前記第１の半導体層の部分の側面と接する前記金属層の金属被膜のみを保持する工程
を有することを特徴とする方法を提供する。
実施形態によれば、工程e)で、前記絶縁層の部分的な除去を垂直異方性エッチングによって行う。
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない具体的な実施形態について以下に詳細に説明する。
光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。 光電子デバイス製造方法の実施形態の工程を示す断面図である。
同一の要素は様々な図面において同一の参照番号で示されており、更に様々な図面は正しい縮尺で示されていない。明瞭化のために、記載された実施形態の理解に有用な要素のみが示され詳述されている。特に、半導体ダイオードの集積型制御回路の形成は詳述されておらず、記載された実施形態は、このような制御回路の通常の構造及びこのような制御回路を製造する方法と適合する。更に、アクティブ半導体ダイオード積層体の様々な層の組成及び配置は詳述されておらず、記載された実施形態は、半導体ダイオード、特に窒化ガリウムダイオードの通常のアクティブ積層体と適合する。以下の記載では、特に指定されていない場合、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する文言、又は「水平方向」、「垂直方向」、「横方向」などの方向を限定する文言を参照するとき、この文言は対応する図面の向きを指し、実際、記載されたデバイス及び組立体は異なって方向付けられてもよいと理解される。「約」、「実質的に」及び「程度」という文言は、該当する値のプラスマイナス10％、好ましくはプラスマイナス５％の許容値を示すために本明細書に使用されている。
図1A、図1B、図1C、図1D、図1E、図1F、図1G、図1H及び図1Iは、光電子デバイス製造方法の実施形態の工程を示す断面図である。
図1Aは、半導体基板111 、例えばシリコン基板の内側及び最上部に既に形成されている集積型制御回路110 を概略的に示している。この例では、制御回路110 は、LED を流れる電流を制御可能とすべく、及び／又はLED に電圧を印加可能とすべく、LED の電極（アノード又はカソード）の一方に接続されるように構成された接続用金属パッド113 をデバイスのLED 毎に制御回路110 の上面側に備えている。制御回路110 は、LED 毎の金属パッド113 に接続されたLED 毎に、LED を流れる電流及び／又はLED に印加する電圧の制御を可能にする一又は複数のトランジスタを有する基本制御セルを更に備えている。制御回路110 は、例えばCMOS技術で形成されている。金属パッド113 は、絶縁材料114 、例えば酸化シリコンに横方向に囲まれ得るため、制御回路110 は、金属領域113 及び絶縁領域114 が交互に（又は市松模様に）配置された実質的に平坦な上面を有している。金属パッド113 に接続されていないLED の電極（カソード又はアノード）の接点が、例えば、制御回路110 の周縁領域に制御回路110 の（図面に示されていない）一又は複数の接続パッドを介して合わせて設けられてもよい。
図1Aは、支持基板151 の上面に配置された窒化ガリウムのアクティブLED の積層体150 を更に概略的に示している。支持基板151 は、例えばシリコン、サファイア、鋼玉、又は窒化ガリウムのアクティブLED の積層体が堆積し得るあらゆる他の材料から形成された基板である。図示された例では、アクティブLED の積層体は、支持基板151 の上面から以下の順番に、Ｎ型にドープされた窒化ガリウム層153 、発光層155 及びＰ型にドープされた窒化ガリウム層157 を有している。発光層155 は、例えば一又は複数の発光層の積層体から形成されており、各発光層は量子井戸を形成し、例えばGaN 、InN 、InGaN 、AlGaN 、AlN 、AlInGaN 、GaP 、AlGaP 、AlInGaP 又はこれらの材料の一又は複数の組み合わせを含有している。変形例として、発光層155 は、例えば残留ドナー濃度が1015～1018原子/cm3 の範囲内であり、例えば1017原子/cm3 程度である真性の、つまり非意図的にドープされた窒化ガリウム層であってもよい。本例では、発光層155 の下面が窒化ガリウム層153 の上面と接しており、発光層155 の上面が窒化ガリウム層157 の下面と接している。実際、支持基板151 の性質に応じて、一又は複数のバッファ層の積層体（不図示）が、支持基板151 と窒化ガリウム層153 との間に界面を形成してもよい。アクティブLED の積層体150 を、例えば支持基板151 上にエピタキシによって堆積させる。
図1Bは、制御回路110 の上面に金属層116 を堆積させる工程を示している。図示された例では、金属層116 は制御回路110 の実質的に上面全体を覆っている。特に、金属層116 は制御回路110 の接続用金属パッド113 に接している。
図1Bは、窒化ガリウムのアクティブダイオード積層体150 の上面に金属層159 を堆積させる工程を更に示している。図示された例では、金属層159 は、窒化ガリウム層157 の最上部に窒化ガリウム層157 の上面と接して配置されている。金属層159 は、例えばアクティブダイオード積層体の実質的に上面全体を覆っている。
図1Cは、窒化ガリウムのアクティブLED 積層体150 を制御回路110 の上面に載置する工程を示している。このために、支持基板151 及びアクティブLED 積層体150 を有する組立体を裏返し、次に制御回路110 上に載置して、金属層159 の（図1Bの向きで）上面を金属層116 の上面に載置して接触させる。この工程中、アクティブLED 積層体150 を制御回路110 に接合する。例として、制御回路110 へのアクティブLED 積層体150 の接合を、載置されて接した２つの表面の分子接合によって行ってもよい。変形例として、２つの表面の接合を、熱圧着、共晶接合又はあらゆる他の適した接合方法によって行ってもよい。
アクティブLED 積層体150 が制御回路110 の上面に接合されると、窒化ガリウムのアクティブLED 積層体の支持基板151 を除去して窒化ガリウム層153 の上面を露出する。支持基板151 を、例えばアクティブLED 積層体150 と反対の表面から研削及び／又はエッチングにより除去する。変形例として、透明な基板151 、例えばサファイア又は鋼玉の基板の場合、窒化ガリウムのアクティブLED 積層体150 と反対の表面から基板151 を通して放射されるレーザビーム（リフトオフレーザ法）によって基板151 をアクティブLED 積層体150 から分離してもよい。より一般に、支持基板151 を除去し得るあらゆる他の方法を使用してもよい。支持基板151 を除去した後、窒化ガリウム層153 の上面側に残り得るバッファ層を除去するために、追加のエッチング工程を有してもよい。更に、窒化ガリウム層153 の厚さの一部を、例えばエッチングによって除去してもよい。この工程の終わりに、アクティブLED 積層体150 は、制御回路110 の実質的に表面全体を連続して覆っている。例として、支持基板151 を除去した後のアクティブLED 積層体150 の厚さは0.5 ～10μｍの範囲内である。
図1Dは、支持基板151 を除去した後にアクティブLED 積層体150 の（図1Dの向きで）上面にハードマスク171 を堆積させる工程を示している。この例では、ハードマスク171 は、Ｎ型の窒化ガリウム層153 の上面から以下の順番に、第１の酸化シリコン層171a、中間エッチング停止層171b及び第２の酸化シリコン層171cを有する積層体から形成されている。中間エッチング停止層171bは、酸化シリコン、例えばアルミニウム、アルミナ又は窒化物に対するエッチングが比較的困難な材料から形成されている。例として、中間エッチング停止層171bの厚さは、10～500 nmの範囲内であり、例えば約100 nm程度である。
図1Dは、ハードマスク171 に貫通開口部又はトレンチ173 を、例えばフォトリソグラフィ、次にエッチングによって形成する工程を更に示している。トレンチ173 は、ハードマスク171 の上面から延びてアクティブLED 積層体150 の上面に達する。トレンチ173 は、平面視で表示デバイスの今後の個々のLED 176を画定している。
図1Eは、ハードマスク171 に既に形成されているトレンチ173 をアクティブLED 積層体150 を通して延ばす工程を示している。例として、トレンチ173 は、アクティブLED 積層体150 の窒化ガリウム層153 、発光層155 及び窒化ガリウム層157 をエッチングすることにより垂直方向に連続して設けられる。エッチングは金属層159 の上面で中断する。このエッチング工程中、ハードマスク171 の上側の第２の酸化シリコン層171cを部分的又は完全に除去してもよい。しかしながら、第１の酸化シリコン層171a及び中間エッチング停止層171bを保持する。トレンチ173 をアクティブLED 積層体150 を通して延ばすことにより、アクティブLED 積層体150 に複数の窒化ガリウムLED 176 が画定される。各LED 176 は、アクティブLED 積層体150 に形成されてトレンチ173 に横方向に囲まれているアイランド又はメサに相当する。従って、各LED 176 は、金属層159 の上面から以下の順番に、この例ではLED のアノードに相当する窒化ガリウム層157 の部分、発光層155 の部分、及びこの例ではLED のカソードに相当する窒化ガリウム層153 の部分を有する垂直積層体を有している。トレンチ173 は、制御回路110 上に既に形成されている基準マークに位置合わせされてもよい。より具体的には、図1Dの工程で、ハードマスク171 の堆積後であって、トレンチ173 の形成前に、ハードマスク171 及びアクティブLED 積層体150 を組立体の周縁領域でエッチングすることにより、基板111 上に既に形成されている基準マークを露出してもよく、その後、基準マークを、トレンチ173 を形成するために使用するフォトリソグラフィマスクを位置合わせするための位置合わせマークとして使用する。図示された例では、各LED 176 は、垂直投影で制御回路110 の単一の金属パッド113 に対向して設けられている。この例では、トレンチ173 は、垂直投影で制御回路110 の上面の絶縁領域114 に対向して設けられている。
図1Eは、トレンチ173 の側壁及び底部に、例えば酸化シリコンから形成された絶縁層178 を堆積させる工程を更に示している。図示された例では、LED 176 の最上部を覆うハードマスク171 の部分の上面に絶縁層178 を更に堆積させる。絶縁層178 を、共形堆積法、例えば原子層堆積(ALD) によって、例えばデバイスの上面全体に亘って堆積させる。例として、絶縁層178 の厚さは10nm～１μｍの範囲内である。
図1Fは、トレンチ173 の底部から絶縁層178 を除去する工程を示している。この工程中、絶縁層178 をトレンチ173 の側壁に保持する。このために、絶縁層178 を、例えば垂直異方性エッチングによりエッチングすることにより、LED 176 の最上部を覆うハードマスク171 の部分の上面から絶縁層178 を更に除去する。
図1Fは、トレンチ173 の底部にある金属層159, 116の部分を、例えばエッチングによって除去して、トレンチ173 を制御回路110 の上面の絶縁領域114 に至るまで延ばす工程を更に示している。この工程の終わりで、別個のLED 176 のアノード（領域157 ）は、トレンチ173 によって互いに電気的に絶縁されており、各LED 176 のアノードは、LED と金属パッド113 との間に残る金属層159, 116の部分を介して、下にある金属パッド113 に接続されている。このため、LED を制御回路110 を用いて個々に制御することが可能になる。
図1Gは、トレンチ173 の側壁に、例えば酸化シリコンから形成された第２の絶縁層178'を堆積させるその後の工程を示している。第２の絶縁層178'を、例えば共形堆積技術によって組立体の上面全体に亘って堆積させて、その後、例えば異方性エッチングによってLED 176 の上面及びトレンチ173 の底部から単に除去する。
図1Hは、LED 176 の側面の上方部分から絶縁層178, 178' を除去するその後の工程を示している。より具体的には、この工程中、絶縁層178, 178' を各LED 176 のカソード領域153 の側面の全て又は一部から除去して、LED 176 のカソード領域153 の側面へのアクセスを可能にする。例として、絶縁層178, 178' をLED 176 のカソード領域153 の側面の実質的に高さ全体から除去する。しかしながら、絶縁層178, 178' を各LED 176 の下方部分の側面に、特には各LED 176 の発光領域155 及びアノード領域157 の高さ全体に沿って保持する。更に、絶縁層178'を金属層116, 159の側面に保持する。例として、LED 176 の側面の上方部分からの絶縁層178, 178' の除去を垂直異方性エッチングによって行う。ハードマスク171 の中間層171bの材料に亘って酸化シリコンを選択的にエッチングすべく、エッチング法を選択することが好ましい。例として、この工程中、ハードマスク171 の上側の酸化シリコン層171cを完全に除去する一方、中間層171bを保持して、ハードマスク171 の下方部分171aを保護することが可能である。しかしながら、記載された実施形態は、この特定の場合に限定されない。変形例として、ハードマスク171 の厚さが図1Hの垂直異方性エッチングの工程中、LED 176 の上面を保護するのに十分であれば、ハードマスク171 を酸化シリコンのみから形成してもよい。
図1lは、トレンチ173 の側壁及び底部に金属被膜180 を堆積させる、その後の工程を示している。図示された例では、トレンチ173 全体に金属被膜180 が充填されている。例として、組立体の上面全体にトレンチ173 の充填に十分な厚さ分、金属層を堆積させる工程、その後、組立体の上面の化学機械研磨を行ってデバイスの上面を平坦化してLED 176 の最上部を覆う金属層の部分を除去する工程を有するダマシン法によって、金属被膜180 を形成する。この例では、化学機械研磨工程中、ハードマスク171 の中間エッチング停止層171bを更に除去する。例として、下側の酸化シリコン層171a又は下側の酸化シリコン層171aの厚さの一部のみを保持して、LED 176 のカソード領域153 の上面の不動態化の層として使用する。金属被膜180 は、例えば厚さが10～100 nmの範囲内であり、例えば50nm程度であるアルミニウム／チタン／窒化チタン／銅の積層体を有する下側の接合層と、電気化学堆積法によって堆積した、例えば銅で形成された上側の充填層とから形成されている。金属被膜180 は、表示デバイスのLED 176 の外周部の実質的に全体に沿って、各LED 176 のカソード領域153 の側面と接している。しかしながら、金属被膜180 は、絶縁層178, 178' によってLED のアノード領域157 及び発光領域155 の側面から絶縁されている。この例では、金属被膜180 は、平面視で表示デバイスの全てのLED のカソード領域153 を相互に接続する連続的な導電性ゲートを形成している。金属被膜180 は、例えば表示デバイスの周縁領域で制御回路110 に接続されている。
図1A～1Iに関連して記載された実施形態では、アクティブLED 積層体150 を制御回路110 に載置する（図1Cの工程）前に、金属層116, 159を制御回路110 及びアクティブLED 積層体150 に堆積させる工程（図1Bの工程）に複数の利点がある。
特に、金属層116, 159によって、２つの構造体の接合の質が高められ得る。実際、可能ではあるが、窒化ガリウム層157 の（図1Aの向きで）上面を（絶縁領域114 及び金属領域113 が交互に設けられている）制御回路110 の上面に直接結合することは比較的難しい。
更に、金属層159 は、窒化ガリウム層157 との確実なオーミック接触を達成すべく有利に選択されてもよい。実際、制御回路110 の金属パッド113 の材料、例えば銅又はアルミニウムは、このようなオーミック接触の形成に適合していない場合がある。
更に、金属層116 及び／又は金属層159 は、発光効率を高めて制御回路110 の光損失を避けるために、LED 176 によって発せられる光を反射する金属を含有してもよい。
更に、制御回路の接続用金属パッド113 の金属、例えば銅が窒化ガリウム層157 に向かって拡散して、特に窒化ガリウム層157 とのオーミック接触の質を低下させる場合があることを避けるべく、金属層116 及び／又は金属層159 を選択してもよい。
実際、金属層116 及び金属層159 の各々は単一の層であってもよく、又は、上記の機能の全て又は一部を保証し得る様々な材料の一若しくは複数の層の積層体であってもよい。
例として、金属層116 は、金属層159 の（図1Bの向きで）上層と同一の性質の金属から形成された上層を有しており、金属は、図1Cの工程中に２つの構造体を確実に接合すべく選択されており、例えばTi、Ni、Pt、Sn、Au、Ag、Al、Pd、W 、Pb、Cu、AuSn、TiSn及びNiSnを含む群から選択された金属、又はこれらの材料の全て若しくは一部の合金である。金属層116 及び金属層159 によって形成された積層体は、LED によって発せられる光を反射することができる金属、例えば銀から形成された一又は複数の層を更に有してもよい。更に、金属層116 及び金属層159 によって形成された積層体は、積層体116/159 及び／又は金属パッド113 に含まれる銅又は銀のような金属の拡散に対して障壁を形成し得る一又は複数の層、例えばTaN 、TiN 、WN、TiW 又はこれらの材料の全て又は一部の組み合わせの層を有してもよい。
しかしながら、変形例として、金属層116 及び／又は金属層159 を省いてもよい。金属層116 及び金属層159 の少なくとも一方が設けられていることが好ましく、金属層159 はアクティブLED 積層体150 側に形成されていることが好ましい。
図1A～1Iに関連して記載された方法の利点は、（トレンチ173 の位置を画定するために）フォトリソグラフィ及びエッチングの１つの工程を有することにより、実行が特に簡単で安価になるということである。
この方法の別の利点は、LED 176 のカソードの電気接点がLED 176 のカソード領域153 の外周部全体に沿って横方向に得られるということである。このため、カソードの接点の抵抗を最小限度に抑えることができ、ひいてはデバイスの電力消費量を制限することができる。
更に、LED 176 を絶縁するためにカソードの接点の金属被膜180 をトレンチに設けることにより、表示デバイスのアクティブな表面積を最大化することが可能になる。このような構成により、別個のLED 176 間の光学的な分離を更に強化することが可能になり、動作中にLED 176 によって生じる熱の放出を更に有利にすることが可能になる。
図1A～1Iに関連して記載された方法では、図1Eの工程での絶縁層178 の堆積により、図1Fの工程で金属層159, 116をエッチングする、その後の工程中、アクティブLED 積層体150 の側面を保護し得ることが有利であることに注目すべきである。しかしながら、変形例として、絶縁層178 の堆積を省いてもよい。この場合、図1Gの工程で堆積した絶縁層178'のみが、図1Gに示されたLED のカソード領域153 の側面を露出する工程中にLED 176 の側面を覆う。
具体的な実施形態が述べられている。様々な変更及び調整が当業者に想起される。特に、（記載された例ではＮ型の）窒化ガリウム層153 及び（記載された例ではＰ型の）窒化ガリウム層157 の導電型を反転してもよい。
更に、窒化ガリウムLED に基づく表示デバイスの実施形態のみが記載されているが、記載された実施形態は、画像を得るために個々にアドレス可能な複数の窒化ガリウムフォトダイオードを備えたセンサの製造に適合してもよい。
より一般的には、記載された実施形態は、窒化ガリウム以外の半導体材料から構成されている半導体ダイオード、例えば他のIII-V 半導体材料から構成されているダイオード又はシリコンから構成されているダイオードに基づくあらゆる表示デバイス又は光検出センサの製造に適合してもよい。
本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第17／60578 号明細書の優先権を主張している。

Claims (10)

  1. 光電子デバイスを製造する方法であって、
    a) 複数の接続用金属パッドを有する集積型の制御回路の表面に、反対の導電型にドープされた少なくとも第１の半導体層及び第２の半導体層を有するアクティブダイオード積層体を、前記アクティブダイオード積層体の前記第２の半導体層が前記制御回路の金属パッドに電気的に接続されるように移す工程、
    b) 前記制御回路の反対の前記アクティブダイオード積層体の表面にハードマスクを堆積させる工程、
    c) 前記ハードマスクに開口部を形成する工程、
    d) 前記ハードマスクに形成されている開口部を介したエッチングにより、前記制御回路の別個の金属パッドに接続された複数のダイオードを画定するトレンチを前記アクティブダイオード積層体に形成する工程、
    e) 前記トレンチの側壁に絶縁層を堆積させる工程、
    f) 前記ハードマスクの厚さの少なくとも一部を保持しながら、前記絶縁層を部分的に除去して、前記トレンチによって画定された前記第１の半導体層の一部の側面を露出する工程、
    g) 前記トレンチ全体を充填するのに十分な厚さの金属層を、前記ハードマスクの表面及び前記トレンチ内に堆積させる工程、及び
    h) 前記ハードマスクの表面側から前記金属層を化学機械研磨によって除去し、前記トレンチの側壁及び底部を覆って前記トレンチによって画定された前記第１の半導体層の一部の側面と接する前記金属層の金属被膜のみを残す工程
    を有することを特徴とする方法。
  2. 工程a)の前に、
    前記金属パッド側の前記制御回路の実質的に表面全体に亘って少なくとも１つの第１の金属層を堆積させる工程、及び
    前記第１の半導体層と反対の前記第２の半導体層の実質的に表面全体に亘って少なくとも１つの第２の金属層を堆積させる工程
    の少なくとも１つを更に有することを特徴とする請求項１に記載の方法。
  3. 前記トレンチを形成する工程は、
    前記アクティブダイオード積層体を高さ全体に亘って横切って、前記第１の金属層又は前記第２の金属層の上面に達する部分的なトレンチを、エッチングにより形成する第１のエッチング工程、及び
    前記第１の金属層及び前記第２の金属層をエッチングして、前記部分的なトレンチを、前記第１の金属層及び前記第２の金属層を通って延ばす第２のエッチング工程
    を有することを特徴とする請求項２に記載の方法。
  4. 前記絶縁層は、前記第１のエッチング工程と前記第２のエッチング工程との間に前記部分的なトレンチの側面に堆積した第１の部分、及び前記第２のエッチング工程の後、前記トレンチの側面に堆積した第２の部分を有することを特徴とする請求項３に記載の方法。
  5. 工程f)で、前記絶縁層の部分的な除去を異方性エッチングによって行うことを特徴とする請求項１～４のいずれか１つに記載の方法。
  6. 工程a)の実行中、前記アクティブダイオード積層体は、前記第２の半導体層と反対の前記第１の半導体層側に設けられた支持基板に支持されており、
    工程a)と工程b)との間に前記支持基板を除去する工程を更に有することを特徴とする請求項１～５のいずれか１つに記載の方法。
  7. 半導体の前記ダイオードは発光ダイオードであることを特徴とする請求項１～６のいずれか１つに記載の方法。
  8. 前記ダイオードはフォトダイオードであることを特徴とする請求項１～６のいずれか１つに記載の方法。
  9. 前記第１の半導体層及び前記第２の半導体層は窒化ガリウム層であり、前記ダイオードは窒化ガリウムダイオードであることを特徴とする請求項１～８のいずれか１つに記載の方法。
  10. 前記制御回路を半導体基板の内側及び最上部に形成することを特徴とする請求項１～９のいずれか１つに記載の方法。
JP2020524849A 2017-11-10 2018-11-06 複数のダイオードを備えた光電子デバイスを製造する方法 Active JP7257395B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1760578A FR3073669B1 (fr) 2017-11-10 2017-11-10 Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
FR1760578 2017-11-10
PCT/FR2018/052742 WO2019092357A1 (fr) 2017-11-10 2018-11-06 Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes

Publications (2)

Publication Number Publication Date
JP2021502699A JP2021502699A (ja) 2021-01-28
JP7257395B2 true JP7257395B2 (ja) 2023-04-13

Family

ID=61224024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020524849A Active JP7257395B2 (ja) 2017-11-10 2018-11-06 複数のダイオードを備えた光電子デバイスを製造する方法

Country Status (8)

Country Link
US (1) US11410978B2 (ja)
EP (1) EP3707751B1 (ja)
JP (1) JP7257395B2 (ja)
KR (1) KR102665055B1 (ja)
CN (1) CN111328430B (ja)
FR (1) FR3073669B1 (ja)
TW (1) TW201931587A (ja)
WO (1) WO2019092357A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
FR3091030B1 (fr) 2018-12-19 2021-01-08 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
FR3096508A1 (fr) * 2019-05-21 2020-11-27 Aledia Dispositif optoélectronique à diodes électroluminescentes
JP7052188B2 (ja) * 2019-06-13 2022-04-12 日亜化学工業株式会社 発光素子の製造方法
FR3099966B1 (fr) 2019-08-16 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de dispositifs optoélectroniques
CN110491978B (zh) * 2019-09-19 2024-04-26 北京大学东莞光电研究院 用于巨量转移的led芯片结构及其制备方法
FR3103634B1 (fr) * 2019-11-21 2021-12-03 Commissariat Energie Atomique Procede de formation d’une electrode commune d’une pluralite de dispositifs optoelectroniques
CN111063270B (zh) * 2019-12-30 2022-06-21 錼创显示科技股份有限公司 微型发光元件显示装置
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
FR3109018A1 (fr) 2020-04-06 2021-10-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif a matrice de diodes photo-emettrices et/ou photo-receptrices
JP7091598B2 (ja) * 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
FR3111013B1 (fr) 2020-05-29 2022-06-03 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
CN112582442B (zh) * 2020-11-30 2022-09-20 佛山市国星光电股份有限公司 一种模块及模块加工方法
US11705534B2 (en) * 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
CN112786762B (zh) * 2021-01-04 2022-05-17 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
FR3119931B1 (fr) 2021-02-17 2024-04-05 Commissariat Energie Atomique Dispositif optoélectronique et procédé de fabrication d'un tel dispositif
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area
DE102021130159A1 (de) * 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
FR3143196A1 (fr) 2022-12-07 2024-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif optoélectronique comprenant une LED et une photodiode
FR3143197A1 (fr) 2022-12-07 2024-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif optoélectronique comprenant une LED et une photodiode

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175621A1 (en) 2001-12-28 2006-08-10 Sanken Electric Co., Ltd. Semiconductor light-emitting device light-emitting display method for manufacturing semiconductor light-emitting device and method for manufacturing light-emitting display
JP2010114411A (ja) 2008-11-06 2010-05-20 Samsung Electro-Mechanics Co Ltd 化合物半導体発光素子及びその製造方法
US20100258827A1 (en) 2009-04-09 2010-10-14 Lextar Electronics Corp. Light-emitting diode package and wafer-level packaging process of light-emitting diode
JP2011508445A (ja) 2007-12-28 2011-03-10 ソウル オプト デバイス カンパニー リミテッド 発光ダイオード及びその製造方法
JP2013175700A (ja) 2012-01-23 2013-09-05 Renesas Electronics Corp 半導体装置およびその製造方法
US20150108514A1 (en) 2012-11-15 2015-04-23 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip light emitting diode and fabrication method
US20150333047A1 (en) 2012-12-18 2015-11-19 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip
US20160141469A1 (en) 2014-11-18 2016-05-19 Commissariat â l'Energie Atomique et aux Energies Alternatives Optoelectronic device with light-emitting diodes
JP2016178307A (ja) 2015-03-20 2016-10-06 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 発光ダイオードを備えた光電子デバイス
US20170069609A1 (en) 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2017068029A1 (fr) 2015-10-22 2017-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
DE102015119353A1 (de) 2015-11-10 2017-05-11 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP2017512380A (ja) 2014-02-18 2017-05-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法、及び、半導体構成素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
CN102820316B (zh) * 2012-08-30 2016-04-27 北京工业大学 一种led显示微阵列及其制备方法
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11569415B2 (en) * 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175621A1 (en) 2001-12-28 2006-08-10 Sanken Electric Co., Ltd. Semiconductor light-emitting device light-emitting display method for manufacturing semiconductor light-emitting device and method for manufacturing light-emitting display
JP2011508445A (ja) 2007-12-28 2011-03-10 ソウル オプト デバイス カンパニー リミテッド 発光ダイオード及びその製造方法
JP2010114411A (ja) 2008-11-06 2010-05-20 Samsung Electro-Mechanics Co Ltd 化合物半導体発光素子及びその製造方法
US20100258827A1 (en) 2009-04-09 2010-10-14 Lextar Electronics Corp. Light-emitting diode package and wafer-level packaging process of light-emitting diode
JP2013175700A (ja) 2012-01-23 2013-09-05 Renesas Electronics Corp 半導体装置およびその製造方法
US20150108514A1 (en) 2012-11-15 2015-04-23 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip light emitting diode and fabrication method
US20150333047A1 (en) 2012-12-18 2015-11-19 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip
JP2017512380A (ja) 2014-02-18 2017-05-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法、及び、半導体構成素子
US20160141469A1 (en) 2014-11-18 2016-05-19 Commissariat â l'Energie Atomique et aux Energies Alternatives Optoelectronic device with light-emitting diodes
JP2016178307A (ja) 2015-03-20 2016-10-06 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 発光ダイオードを備えた光電子デバイス
US20170069609A1 (en) 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2017068029A1 (fr) 2015-10-22 2017-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
DE102015119353A1 (de) 2015-11-10 2017-05-11 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Also Published As

Publication number Publication date
KR20200078525A (ko) 2020-07-01
US20200335484A1 (en) 2020-10-22
EP3707751B1 (fr) 2021-10-20
CN111328430B (zh) 2024-03-29
US11410978B2 (en) 2022-08-09
TW201931587A (zh) 2019-08-01
CN111328430A (zh) 2020-06-23
JP2021502699A (ja) 2021-01-28
FR3073669A1 (fr) 2019-05-17
EP3707751A1 (fr) 2020-09-16
KR102665055B1 (ko) 2024-05-13
WO2019092357A1 (fr) 2019-05-16
FR3073669B1 (fr) 2021-11-05

Similar Documents

Publication Publication Date Title
JP7257395B2 (ja) 複数のダイオードを備えた光電子デバイスを製造する方法
US10734439B2 (en) Method for producing an optoelectronic device comprising a plurality of gallium nitride diodes
US11444118B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
JP5536631B2 (ja) 複数の発光セルを有する発光素子
CN109844947B (zh) 显示设备和用于生产该设备的方法
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
CN114566515A (zh) 微型发光二极管显示芯片及其制备方法
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
KR20160043868A (ko) 수직형 반도체 발광소자 및 그 제조 방법
US20230064995A1 (en) Optoelectronic device manufacturing method
US20210336110A1 (en) Optoelectronic semiconductor device having a support element and an electric contact element, an optoelectronic component and a method of producing the optoelectronic semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230403

R150 Certificate of patent or registration of utility model

Ref document number: 7257395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150