CN112582442B - 一种模块及模块加工方法 - Google Patents

一种模块及模块加工方法 Download PDF

Info

Publication number
CN112582442B
CN112582442B CN202011373910.6A CN202011373910A CN112582442B CN 112582442 B CN112582442 B CN 112582442B CN 202011373910 A CN202011373910 A CN 202011373910A CN 112582442 B CN112582442 B CN 112582442B
Authority
CN
China
Prior art keywords
electrode
chip
positive
negative
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011373910.6A
Other languages
English (en)
Other versions
CN112582442A (zh
Inventor
文波
林远彬
秦快
郭恒
田桂兰
欧阳小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan NationStar Optoelectronics Co Ltd
Original Assignee
Foshan NationStar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan NationStar Optoelectronics Co Ltd filed Critical Foshan NationStar Optoelectronics Co Ltd
Priority to CN202011373910.6A priority Critical patent/CN112582442B/zh
Publication of CN112582442A publication Critical patent/CN112582442A/zh
Application granted granted Critical
Publication of CN112582442B publication Critical patent/CN112582442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供了一种模块及模块加工方法，该模块包括基板和芯片，所述芯片的轴向尺寸较径向尺寸大；所述基板上设置有用于产生辅助场的第一电极和第二电极，所述第一电极和所述第二电极之间设置有电极线路；在所述第一电极和第二电极之间阵列设置有若干个所述芯片，任意两个相邻的芯片之间的距离为预设值；所述芯片的轴向两端分别为正极端和负极端，任一个所述芯片的正极端和负极端键合在所述电极线路的对应位置上。该模块通过特定的模块加工方法形成，能够保证芯片的固晶位置精确，保证模块成型质量。

Description

一种模块及模块加工方法
技术领域
本发明涉及到电子模块领域，具体涉及到一种集成模块及功率模块。
背景技术
目前，在Mini/Micro LED显示领域和背光领域，为了制作发光二极管显示器，需要将微小的芯片从原始衬底转移到接收基板上并排列成阵列，在涉及到巨量的微小芯片的转移步骤中，现有工艺下还存在着大量的问题，如芯片在转移至接收基板上后，由于芯片的惯量是极其微小的，一方面，原始衬底在脱离时容易对芯片的位置和姿态造成影响，另一方面，现有固晶工艺在实施时也会对芯片产生一定的作用力，导致芯片的位置和姿态发生变化，对于巨量的芯片排布而言，芯片的位置和姿态的变化，对最终成品的质量和良品率都有一定程度的影响，因此，如何实现芯片的精确转移定位成为亟待解决的技术问题。
发明内容
为了克服现有微小芯片的转移问题，本发明实施例提供了一种模块及模块加工方法，该模块通过辅助场调节每一个芯片的姿态与位置，能够保证芯片的固晶位置和自身姿态与预设值一致，提高产品的质量和良品率。
相应的，本发明提供了一种模块，包括基板和芯片，所述芯片的轴向尺寸较径向尺寸大；
所述基板上设置有用于产生辅助场的第一电极和第二电极，所述第一电极和所述第二电极之间设置有电极线路；
在所述第一电极和第二电极之间阵列设置有若干个所述芯片，任意两个相邻的芯片之间的距离为预设值；
所述芯片的轴向两端分别为正极端和负极端，任一个所述芯片的正极端和负极端键合在所述电极线路的对应位置上。
可选的实施方式，所述电极线路包括若干组线路单元，每一组线路单元包括并排设置的一条正极线路和一条负极线路；
任一个所述芯片的正极端键合在对应的线路单元的正极线路上，任一个所述芯片的负极端键合在对应的线路单元的负极线路上。
可选的实施方式，任一条所述正极线路在对应于对应的芯片的正极端的表面设置有正极凹槽，所述芯片的正极端配合在对应的正极凹槽中；
和/或任一条所述负极线路在对应于对应的芯片的负极端的表面设置有负极凹槽，所述芯片的负极端配合在对应的负极凹槽中。
可选的实施方式，所述正极线路与所述第一电极连接，所述负极线路与所述第二电极连接。
可选的实施方式，任一个所述芯片的正极端和/或负极端基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上。
相应的，本发明还提供了一种模块加工方法，包括：
将若干个芯片初步转移至基板上，所述若干个芯片位于所述基板的第一电极和第二电极之间，且任一个所述芯片落于对应的可调整区域内；
对所述第一电极和第二电极施加频率恒定且电压大小恒定的预设交流电压，在第一电极和第二电极间生成辅助场，所述辅助场以使落于所述辅助场内的每一个所述芯片调整至预设位置和预设姿态；
将所述芯片的正极端和负极端分别键合在所述电极线路的对应位置上。
可选的实施方式，所述辅助场为梯度电场，所述梯度电场使所述芯片极化，所述芯片的轴线与所述梯度电场的梯度变化方向保持一致；
任意两个相邻的芯片在极化后相斥以使所述两个相邻的芯片之间的距离为预设值。
可选的实施方式，将所述芯片的正极端和负极端基于电化学沉积工艺分别键合在所述电极线路的对应位置上；
所述电化学沉积工艺以使所述芯片的正极端基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上；
所述电化学沉积工艺以使所述芯片的负极端基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上。
可选的实施方式，将所述芯片的正极端和负极端基于电化学沉积工艺分别键合在所述电极线路的对应位置上包括以下步骤：
基于电解液浸泡所述基板和所述若干个芯片；
以所述电极线路的表面、所述芯片的正极端的表面和所述芯片的负极端的表面为对象进行金属沉积并形成膜层；
所述芯片的正极端的膜层与电极线路对应位置上的膜层连接一体；
所述芯片的负极端的膜层与电极线路对应位置上的膜层连接一体。
可选的实施方式，在将所述芯片的正极端和负极端基于电化学沉积工艺分别键合在所述电极线路的对应位置上后，所述模块加工方法还包括：
对所述膜层进行退火处理。
综上，本发明提供了一种模块及模块加工方法，该模块基于特定的模块加工方法制得，芯片的姿态和位置与预设值保持一致，产品质量稳定，产品良率高；该模块加工方法通过介电泳工艺对转移后的芯片进行位置和姿态的调整，使得各芯片的排布均匀；利用电化学沉积工艺对调整后的芯片进行键合，可在几乎无外力的作用下实现芯片的键合，使最终成型的模块的成型质量高，模块的成型质量稳定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本发明实施例的芯片三维结构示意图；
图2示出了本发明实施例的模块俯视结构示意图；
图3示出了本发明实施例的模块剖面结构示意图；
图4示出了本发明实施例的模块加工方法流程图；
图5示出了本发明实施例的芯片柱阵列机构示意图；
图6示出了本发明实施例的介电泳技术调整芯片姿态的原理示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一：
图1示出了本发明实施例的芯片三维结构示意图，图2示出了本发明实施例的模块俯视结构示意图，图3示出了本发明实施例的模块剖面结构示意图。
本发明实施例提供了一种模块，包括基板1和芯片2，所述芯片2的轴向尺寸较径向尺寸大。具体的，所述芯片2的自身结构应在辅助场的作用下，具有姿态的唯一性，以保证辅助场能够调整其方向为预设方向而不是会出现多种可能性；通过芯片2的结构的设计，再确认正极端和负极端的设置方向，以保证辅助场对芯片2的方向进行调节后，正极端和负极端的朝向与预设值一致。
基本的，所述基板1上设置有用于产生辅助场的第一电极10和第二电极20，第一电极10和第二电极20之间留空有一定空间供芯片2设置；相应的，为了使芯片2键合在基板1上，所述第一电极10和所述第二电极20之间设置有电极线路。
具体的，在第一电极10和第二电极20所产生的辅助场的作用下，所述若干个芯片2在固晶前会阵列为若干行以及若干列(按需设置)，且任意两个相邻的芯片2之间的距离为预设值。具体的，有关模块的加工工艺在后续实施例进行说明。
具体的，本发明实施例的芯片2的两端分别为正极端31和负极端32，所述正极端31和负极端32需要分别键合在电极线路的对应位置上。
针对于芯片2的自身结构以及设置结构，并基于模块加工工艺可行性考虑，具体的，在本发明实施例中，所述电极线路的实施结构为：
所述电极线路包括若干组线路单元，每一组线路单元包括并排设置的一条正极线路11和一条负极线路21，具体的，在一组线路单元中，正极线路11靠近第一电极10一侧，负极线路21靠近第二电极20一侧；对于多组线路单元而言，在基板1上的设置形式为若干条正极线路11和若干条负极线路21间隔排列，具体实施中，线路单元的数量可根据实际情况实施，本发明实施例为了清楚示意，以所述基板1上设置两组线路单元(即两条正极线路11和两条负极线路21)为例进行说明。
相应的，每一组所述线路单元上设置有若干个所述芯片2。
具体的，所述芯片2的两端分别为正极端31和负极端32，模块的功能由芯片2的类型决定。例如，若所述芯片2采用发光芯片，则所述模块可作为显示模块或作为背光模块使用。具体的，由于本发明实施例的芯片2需要通过介电泳的方式进行位置调整和姿态调整，为了便于介电泳工艺的实施，所述芯片2的外形结构可设置为圆柱型，以使所述芯片2与线路之间的接触面积减少，降低芯片2的运动阻力。
具体的，任一个所述芯片2的正极端31键合在对应的线路单元的正极线路11上，任一个所述芯片2的负极端32键合在对应的线路单元的负极线路21上，以实现芯片2与正极线路11、负极线路21的电导通。
进一步的，由于第一电极10和第二电极20的作用为在芯片2固晶前产生辅助场以辅助芯片2位置调整和姿势调整，同时考虑到多组线路单元的正极线路11和负极线路21在使用时需要分别共用电极以降低接线难度，因此，可选的，所述正极线路11与所述第一电极10连接，所述负极线路21与所述第二电极20连接，通过该实施方式，在固晶前，第一电极10和第二电极20可用于生成辅助场，在模块使用时，第一电极10和第二电极20可用于作为外部连接的电极。
需要说明的是，第一电极10和正极线路11、第二电极20和负极线路21也可以分离设置。
进一步，为了增强芯片2的位置调整和姿态调整效果，任一条所述正极线路11在对应于所述芯片2的正极端31的表面设置有正极凹槽，任一个所述芯片2的正极端31配合在对应的正极凹槽中；同理，任一条所述负极线路21在对应于所述芯片2的负极端32的表面设置有负极凹槽，任一个所述芯片2的负极端32配合在对应的负极凹槽中。正极凹槽和负极凹槽的设置，可供正极端31和负极端32配合，位置和姿态调节更为精确。
进一步的，考虑到若采用现有的键合工艺(如焊料焊接)，由于芯片2的尺寸十分小(可达纳米级)，通过外力或第三方材料接触式键合的方式，容易对芯片2的位置造成影响，因此，具体实施中，本发明实施例的芯片2的键合基于电化学沉积工艺和退火处理实现，相应的，电化学沉积工艺会在连接对象的表层上形成膜层4，在退火处理后膜层4相互连接形成稳固的结晶结构，即任一个所述芯片2的正极端31基于电化学沉积工艺形成的膜层4键合在对应的线路单元的正极线路11上；同理，任一个所述芯片2的负极端32基于电化学沉积工艺形成的膜层4键合在对应的线路单元的负极线路21上。
实施例二：
图4示出了本发明实施例的模块加工方法流程图。
本发明实施例提供了一种模块加工方法，包括：
S101：芯片制备；
参照附图图5示出了本发明实施例的芯片柱阵列机构示意图。具体的，基于现有工艺加工得到所需的芯片2，例如，在衬底40(优选为蓝宝石衬底)表面逐层生长出所需的芯片2柱50，然后基于刀具切割、激光分离等方式从所述衬底40上解离所述若干根芯片2柱50，得到所述若干个芯片2。
S102：将若干个阵列设置的芯片转移至UV膜上；
具体的，在步骤S101中，在从衬底40上解离出芯片2前，可在芯片2柱50的顶面覆盖UV膜，利用UV膜将阵列设置的芯片2柱50进行位置保持，然后再进行芯片2的解离，从而使阵列设置的芯片2以规则的排布形式转移至UV膜上。
S103：将若干个芯片初步转移至基板上；
具体的，此处所述的初步转移的具体含义为，任一个所述芯片2落于对应的可调整区域内，具体的，由于介电泳工艺对芯片2的位置调整和姿态调整是具有一定限度的，芯片2之间的互斥力也是有一定限度的，因为，每一个芯片2在对应的预设设置位置附近都会有一个限制的可调整区域，以避免芯片2的位置和姿态无法调整。
具体的，在本发明实施例中，由于需要通过介电泳工艺对转移后的芯片2进行姿态和位置的调整，因此，本发明实施例的初步转移步骤对芯片2转移后的姿态没有要求，位置要求较低，降低了转移时的精度要求。
具体的，针对于在芯片2转移前设置在UV膜上的方式，该步骤的转移实施方式可以为：将设置有若干个阵列设置的芯片2的UV膜覆盖在所述基板1上；根据所述线路单元的设置位置，基于紫外光照射，使对应的芯片2脱离所述UV膜并落于对应的线路单元的辅助场的作用区域内。具体的，紫外光对UV膜的照射起到了对芯片2与UV膜解离的作用，从而使芯片2能够脱离UV膜，并落在相应位置上。
S104：对所述线路单元施加频率恒定且电压大小恒定的预设交流电压，生成辅助场；
具体的，介电泳工艺是一种属于辅助场组装的组装工艺，辅助场组装是指在外加的电场、磁场、应力场或电磁场等辅助场的作用下，使粒子发生磁极或偶极的极化，从而使粒子组装成具有特定功能的高级体系。
在本发明实施例中，所述辅助场为梯度电场，所述梯度电场使所述芯片2极化，所述芯片2的轴线与所述梯度电场的梯度变化方向保持一致；任意两个相邻的芯片2在极化后相斥以使所述两个相邻的芯片2之间的距离为预设值。
图6示出了本发明实施例的介电泳技术调整芯片姿态的原理示意图。具体的，由于芯片2基于介电泳技术进行位置定位，在向基板1上的正极线路11和负极线路21通入特定交流电压后，产生的电场会使芯片2极化，从而使芯片2变为一个感生偶极体，由于芯片2自身为不带电荷的偶极物品，即同量的正电荷和负电荷分布在同一个物体的两个相对位置上，芯片2存在正电荷中心和负电荷中心并受到了方向相反的两个作用力，在不均匀电场中，芯片2会同时发生下述的行为：一方面，由于芯片2的结构特性(棒状)，在实际受力时，方向相反的两个作用力会扭转芯片2，直至负电荷中心和正电荷中心分布在芯片2的轴向两侧上，另一方面，由于芯片2的结构特性(棒状)，芯片2的负电荷中心和正电荷中心分别位于两个不同电场强度的位置上(若电场均匀，则电场强度相等)，导致芯片2的两侧受力不一致，由于本发明实施例只需要对芯片2的姿态进行调整，具体实施中，芯片2的惯量和辅助场之间具有一定的限制条件，在基于辅助场对芯片2的姿态进行调整时，需要避免芯片2受到的介电泳力过大而发生移动。
相应的，针对于相邻的两个芯片2，在电场中同时受到极化，由于芯片2的结构是完全一致的(理论完全一致)，芯片2的极化情况也是一致的，这就会使任意相邻的芯片2之间产生排斥性，任意两个相邻的芯片2之间的排斥力相等。具体的，由于芯片2受到的排斥力会远大于介电力，因此，在本发明实施例实施中，通过合理设置，排斥力可对惯量较小的芯片2进行位置调整，而介电力只能对芯片2进行姿态调整。
需要说明的是，在电极线路内的正极线路11和负极线路21之间同样会产生电场，在电场的复合下，同一线路单元内的电场与第一电极10和第二电极20所形成的电场之间为叠加关系，不同线路单元的正极线路11和负极线路21之间的电场与第一电极10和第二电极20所形成的电场之间为抵消关系，因此，芯片2受到的介电力在线路单元内部较强，在线路单元之间的作用力较弱，因此，芯片2不会横跨在两个线路单元之间。
具体的，对所述线路单元施加频率恒定且电压大小恒定的预设交流电压，生成辅助场(电场)，具体的，非均匀电场一般需通过施加交流电压产生，可选的，所述频率恒定且电压大小恒定的预设交流电压根据所需调节的芯片大小以及芯片间的所需间距进行调节。
S105：将所述芯片的正极端和负极端分别键合在所述电极线路的对应位置上；
具体的，芯片2基于介电泳工艺调整姿态和位置后，正极端31与负极端32与对应的线路之间的电连接关系为不稳定的，因此需要将正极端31和负极端32键合在对应的线路上。
为了减少外力干扰(介电泳的作用力较小，常用的芯片键合技术不适用于本实施例)，因此，本发明实施例所采用的芯片电极的键合工艺为电化学沉积工艺，具体的，将所述芯片2的正极端31和负极端32基于电化学沉积工艺分别键合在所述电极线路的对应位置上；
所述电化学沉积工艺以使所述芯片2的正极端31基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上；
所述电化学沉积工艺以使所述芯片2的负极端32基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上。
具体的，本发明实施例所采用的电化学沉积工艺的过程为：
基于电解液浸泡所述基板1和所述若干个芯片2；
以所述电极线路的表面、所述芯片2的正极端31的表面和所述芯片2的负极端32的表面为对象进行金属沉积并形成膜层；
所述芯片2的正极端31的膜层与电极线路对应位置上的膜层连接一体；
所述芯片2的负极端32的膜层与电极线路对应位置上的膜层连接一体。
需要说明的是，对于电化学沉积工艺所形成的膜层4，由于本发明实施例所实际用到的部分为芯片2与对应的线路的接触点的部分，因此，本发明实施例仅从附图中示意图出了接触点附近的膜层4的结构，实际上，在整个模块中，所有金属部分的表面均覆盖有膜层4，对于其他非接触点部分的金属结构而言，膜层4可进一步强化其抗水氧功能，提高其使用寿命。
S106：对所述膜层进行退火处理。
由于膜层的沉积对象是对应的金属部分，为了使正极端31和负极端32上的膜层与对应的线路表面的膜层结合能力更佳，在膜层成型后，在氮气环境下进行高温快速热退火，可达到芯片2在对应的线路上可靠的固定和连通作用。
综上，本发明实施例提供了一种模块及模块加工方法，该模块基于特定的模块加工方法制得，各芯片排布均匀，相互之间的相对位置稳定，产品质量稳定；该模块加工方法通过介电泳工艺对转移后的芯片进行位置和姿态的调整，使得各芯片的排布均匀；利用电化学沉积工艺和退火工艺对调整后的芯片进行键合，可在几乎无外力的作用下实现芯片的键合，使最终成型的模块的成型质量高，模块的成型质量稳定。
以上对本发明实施例所提供的一种模块及模块加工方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种模块，其特征在于，包括基板和芯片，所述芯片的轴向尺寸较径向尺寸大；
所述基板上设置有用于产生辅助场的第一电极和第二电极，所述第一电极和所述第二电极之间设置有电极线路；
在所述第一电极和第二电极之间阵列设置有若干个所述芯片，任意两个相邻的芯片之间的距离为预设值；
所述芯片的轴向两端分别为正极端和负极端，任一个所述芯片的正极端和负极端分别基于对应位置上的通过电化学沉积方法形成的膜层键合在所述电极线路的对应位置上；
所述电极线路包括若干组线路单元，每一组线路单元包括并排设置的一条正极线路和一条负极线路；
任一个所述芯片的正极端键合在对应的线路单元的正极线路上，任一个所述芯片的负极端键合在对应的线路单元的负极线路上；
所有第一电极、第二电极和电极线路上均覆盖有通过电化学沉积方法形成的膜层。
2.如权利要求1所述的模块，其特征在于，任一条所述正极线路在对应于对应的芯片的正极端的表面设置有正极凹槽，所述芯片的正极端配合在对应的正极凹槽中；
和/或任一条所述负极线路在对应于对应的芯片的负极端的表面设置有负极凹槽，所述芯片的负极端配合在对应的负极凹槽中。
3.如权利要求1所述的模块，其特征在于，所述正极线路与所述第一电极连接，所述负极线路与所述第二电极连接。
4.一种模块加工方法，其特征在于，用于如权利要求1至3任一项所述的模块的加工，包括：
将若干个芯片初步转移至基板上，所述若干个芯片位于所述基板的第一电极和第二电极之间，且任一个所述芯片落于对应的可调整区域内；
对所述第一电极和第二电极施加频率恒定且电压大小恒定的预设交流电压，在第一电极和第二电极间生成辅助场，所述辅助场以使落于所述辅助场内的每一个所述芯片调整至预设位置和预设姿态；
将所述芯片的正极端和负极端分别键合在所述电极线路的对应位置上。
5.如权利要求4所述的模块加工方法，其特征在于，所述辅助场为梯度电场，所述梯度电场使所述芯片极化，所述芯片的轴线与所述梯度电场的梯度变化方向保持一致；
任意两个相邻的芯片在极化后相斥以使所述两个相邻的芯片之间的距离为预设值。
6.如权利要求4所述的模块加工方法，其特征在于，将所述芯片的正极端和负极端基于电化学沉积工艺分别键合在所述电极线路的对应位置上；
所述电化学沉积工艺以使所述芯片的正极端基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上；
所述电化学沉积工艺以使所述芯片的负极端基于电化学沉积工艺形成的膜层键合在所述电极线路的对应位置上。
7.如权利要求6所述的模块加工方法，其特征在于，将所述芯片的正极端和负极端基于电化学沉积工艺分别键合在所述电极线路的对应位置上包括以下步骤：
基于电解液浸泡所述基板和所述若干个芯片；
以所述电极线路的表面、所述芯片的正极端的表面和所述芯片的负极端的表面为对象进行金属沉积并形成膜层；
所述芯片的正极端的膜层与电极线路对应位置上的膜层连接一体；
所述芯片的负极端的膜层与电极线路对应位置上的膜层连接一体。
8.如权利要求6所述的模块加工方法，其特征在于，在将所述芯片的正极端和负极端基于电化学沉积工艺分别键合在所述电极线路的对应位置上后，所述模块加工方法还包括：
对所述膜层进行退火处理。
CN202011373910.6A 2020-11-30 2020-11-30 一种模块及模块加工方法 Active CN112582442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011373910.6A CN112582442B (zh) 2020-11-30 2020-11-30 一种模块及模块加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011373910.6A CN112582442B (zh) 2020-11-30 2020-11-30 一种模块及模块加工方法

Publications (2)

Publication Number Publication Date
CN112582442A CN112582442A (zh) 2021-03-30
CN112582442B true CN112582442B (zh) 2022-09-20

Family

ID=75126422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011373910.6A Active CN112582442B (zh) 2020-11-30 2020-11-30 一种模块及模块加工方法

Country Status (1)

Country Link
CN (1) CN112582442B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111328430A (zh) * 2017-11-10 2020-06-23 原子能与替代能源委员会 用于制造包括多个二极管的光电设备的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968474B2 (en) * 2006-11-09 2011-06-28 Nanosys, Inc. Methods for nanowire alignment and deposition
CN103887407B (zh) * 2014-03-19 2017-01-04 浙江古越龙山电子科技发展有限公司 一种微型贴片发光二极管及其生产工艺
KR102588659B1 (ko) * 2018-06-26 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102607698B1 (ko) * 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR20200088950A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111328430A (zh) * 2017-11-10 2020-06-23 原子能与替代能源委员会 用于制造包括多个二极管的光电设备的方法

Also Published As

Publication number Publication date
CN112582442A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
EP2911207B1 (en) Solar cell module
CN106233462B (zh) 半导体器件以及半导体器件的制造方法
US7564672B2 (en) Transfer-ESC based on a wafer
CN102565507A (zh) 磁场电流传感器
CN109390290A (zh) 半导体组件
US20150091176A1 (en) Electronic Component, Arrangement and Method
KR20190067754A (ko) 시트 타입 인덕터
CN112582442B (zh) 一种模块及模块加工方法
US7352554B2 (en) Method for fabricating a Johnsen-Rahbek electrostatic wafer clamp
KR20040014177A (ko) 집적회로와 부재간의 연결 방법 및 이에 의한 회로장치
CN101872936A (zh) 半导体激光器老化夹具
US11404399B2 (en) Chip transfer substrate, chip transfer device and chip transfer method
US9893000B2 (en) Power semiconductor module and method for manufacturing the same
EP3364194B1 (en) Kelvin test probe, kelvin test probe module, and manufacturing method therefor
CN116525704A (zh) 用于太阳能电池的导电线的金属化
US20130256889A1 (en) Substrate and semiconductor device
KR20160104561A (ko) 자기 센서 및 그 제조 방법
KR20070050597A (ko) 태양전지 모듈 및 그 제작방법
CN101997210A (zh) 薄膜状电连接体及其制造方法
JPH09260581A (ja) 複合半導体装置の製造方法
US9859202B2 (en) Spacer connector
CN211043582U (zh) 晶片测试系统
US20180366631A1 (en) Thermoelectric conversion module and method for manufacturing thermoelectric conversion module
KR100367056B1 (ko) 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법
KR101319765B1 (ko) 미세전극 구조의 정전 척

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant