KR20200088950A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200088950A
KR20200088950A KR1020190005430A KR20190005430A KR20200088950A KR 20200088950 A KR20200088950 A KR 20200088950A KR 1020190005430 A KR1020190005430 A KR 1020190005430A KR 20190005430 A KR20190005430 A KR 20190005430A KR 20200088950 A KR20200088950 A KR 20200088950A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
light
disposed
Prior art date
Application number
KR1020190005430A
Other languages
English (en)
Inventor
도영락
어윤재
박후근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190005430A priority Critical patent/KR20200088950A/ko
Priority to US17/423,463 priority patent/US20220069178A1/en
Priority to CN201980089225.XA priority patent/CN113366642A/zh
Priority to EP19910310.2A priority patent/EP3913675A4/en
Priority to PCT/KR2019/016251 priority patent/WO2020149516A1/ko
Publication of KR20200088950A publication Critical patent/KR20200088950A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 베이스층, 상기 베이스층 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 광을 방출하는 적어도 하나의 발광 소자 및 상기 베이스층 상에 배치되고, 적어도 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 덮도록 배치된 보호층을 포함하고, 상기 보호층은 기재층 및 상기 기재층의 일 면의 적어도 일부 영역이 돌출된 출광패턴을 포함한다.

Description

표시 장치 및 이의 제조 방법{Display device and method of fabricating the same}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 복수개의 발광 소자와, 발광 소자에서 방출되는 광의 이동 경로를 제공하는 절연층을 포함하는 표시 장치 및 이의 제조 방법을 제공하는 것이다.
또한, 본 발명은 발광 소자에서 방출되는 광의 전면 발광 효율이 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 광을 방출하는 적어도 하나의 발광 소자 및 상기 베이스층 상에 배치되고, 적어도 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 덮도록 배치된 보호층을 포함하고, 상기 보호층은 기재층; 및 상기 기재층의 일 면의 적어도 일부 영역이 돌출된 출광패턴을 포함한다.
상기 발광 소자에서 방출된 광의 적어도 일부는 상기 출광패턴으로 입사되고, 상기 입사된 광의 적어도 일부는 상기 출광패턴에서 상기 일 면의 상부 방향으로 방출될 수 있다.
상기 출광패턴은 상기 일 면의 적어도 일부 영역이 돌출된 적어도 하나의 돌출부를 포함할 수 있다.
상기 돌출부는 외면이 상기 일 면으로부터 돌출되어 곡률진 형상을 가질 수 있다.
상기 돌출부는 상기 기재층의 상기 일 면 상에서 일 방향으로 연장된 형상을 가질 수 있다.
상기 돌출부의 상기 외면은 상기 일 면으로부터 돌출된 최고점의 높이는 10㎛ 내지 50㎛의 범위를 갖고, 직경은 20㎛ 내지 100㎛의 범위를 가질 수 있다.
상기 돌출부의 상기 외면은 상기 일 면과 이루는 접선각이 30° 내지 80°의 범위를 가질 수 있다.
상기 돌출부는 외면이 상기 일 면으로부터 경사지게 형성될 수 있다.
상기 기재층은 투명성 절연물질을 포함할 수 있다.
상기 기재층은 적어도 하나의 비드를 더 포함하고, 상기 출광패턴은 적어도 하나의 상기 비드가 상기 기재층 상에 배치되어 형성될 수 있다.
상기 비드는 적어도 일부 영역이 상기 기재층의 상기 일 면 상에 노출될 수 있다.
상기 발광 소자에서 방출된 상기 광 중 적어도 일부는 상기 비드로 입사되고, 상기 입사된 광은 상기 비드에서 산란될 수 있다.
상기 베이스층은 상기 발광 소자가 배치된 영역으로 정의되는 발광 영역을 포함하고, 상기 기재층은 상기 베이스층 상에 상기 발광 영역을 덮도록 배치될 수 있다.
상기 출광패턴은 상기 기재층 상의 적어도 일부 영역 상에 배치되되 상기 정렬 영역과 중첩될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 대상 기판 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 준비하는 단계, 상기 대상 기판 상에 배치되고, 적어도 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 덮는 기재층을 형성하는 단계 및 상기 기재층 상에 상기 기재층의 일 면의 적어도 일부 영역이 돌출된 출광패턴을 형성하는 단계를 포함할 수 있다.
상기 출광패턴은 상기 기재층 상의 적어도 일부 영역 상에 배치되되 상기 발광 소자와 중첩될 수 있다.
상기 출광패턴을 형성하는 단계는, 상기 기재층의 상기 일 면을 일부 영역이 함몰된 면을 갖는 몰드로 가압하여 성형하는 단계를 포함할 수 있다.
상기 출광패턴은 상기 일 면의 적어도 일부 영역이 돌출된 적어도 하나의 돌출부를 포함할 수 있다.
상기 기재층은 적어도 하나의 비드를 더 포함하고, 상기 출광패턴은 적어도 하나의 상기 비드가 상기 기재층 상에 배치되어 형성될 수 있다.
상기 출광패턴을 형성하는 단계에서, 상기 기재층에 포함된 상기 비드를 적어도 일부 영역이 상기 일 면 상에 노출되어, 상기 노출된 비드가 상기 출광패턴을 형성할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 적어도 일부 영역이 돌출된 출광패턴을 포함하는 보호층을 포함하고, 발광 소자에서 방출된 광은 보호층의 출광패턴을 통해 방출될 수 있다.
일 실시예에 따른 표시 장치는 발광 소자에서 방출되는 광의 이동 경로를 제공하는 보호층을 포함하여 전면 발광 효율을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 도 1의 Ia-Ia'선을 따라 자른 개략적인 단면도이다.
도 4는 도 3의 A 부분의 확대도이다.
도 5는 다른 실시예에 따른 표시 장치의 일 화소를 개략도이다.
도 6은 도 2의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 개략적인 단면도들이다.
도 13은 다른 실시예에 따른 보호층의 개략적인 사시도이다.
도 14는 도 13의 Ib-Ib'선을 따라 자른 단면도이다.
도 15는 또 다른 실시예에 따른 보호층의 개략적인 사시도이다.
도 16은 도 15의 Ic-Ic'선을 따라 자른 단면도이다.
도 17은 또 다른 실시예에 따른 보호층의 개략적인 사시도이다.
도 18은 도 17의 Id-Id'선을 따라 자른 단면도이다.
도 19는 일 실시예에 따른 비드를 포함하는 보호층의 개략적인 사시도이다.
도 20은 도 19의 Ie-Ie'선을 따라 자른 단면도이다.
도 21은 다른 실시예에 따른 도 19의 Ie-Ie'선을 따라 자른 단면도이다.
도 22 및 도 23은 도 19의 보호층의 제조 방법을 나타내는 개략도이다.
도 24는 다른 실시예에 따른 발광 소자의 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다. 도 2는 일 실시예에 따른 표시 장치의 평면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 특정 파장대의 광을 방출하는 발광 소자(30)를 포함하는 표시소자층(1a) 및 표시소자층(1a)을 전면적으로 덮도록 배치되는 보호층(80)을 포함한다. 도 1에서는 표시소자층(1a)과 보호층(80)이 이격된 것을 도시하고 있으나, 보호층(80)은 표시소자층(1a) 상에 직접 형성될 수 있다. 도 2는 도 1의 표시 장치(1)를 상부에서 바라본 평면도이고, 도 1에서는 도 2의 표시소자층(1a)에서 하나의 서브 화소(PXn)만을 도시하고 있다. 즉, 도 2는 표시 장치(1)의 보호층(80)이 생략되어 도시된 것으로 이해될 수 있다.
표시 장치(1)는 복수의 화소(PX)를 포함할 수 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)들 각각은 더 많은 수의 서브 화소들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(1)의 각 서브 화소(PXn)들은 발광 영역(LA, 도 5에 도시)과 비발광 영역(NLA, 도 5에 도시)으로 정의되는 영역을 포함할 수 있다. 발광 영역(LA)은 표시 장치(1)에 포함되는 발광 소자(30)가 배치되어 특정 파장대의 광이 방출되는 영역으로 정의된다. 비발광 영역(NLA)은 발광 영역(LA) 이외의 영역으로, 발광 소자(30)가 배치되지 않고 광이 방출되지 않는 영역으로 정의될 수 있다.
표시 장치(1)의 서브 화소(PXn)는 복수의 격벽(40), 복수의 전극(21, 22)과 발광 소자(30)를 포함할 수 있다.
복수의 전극(21, 22)은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 발광하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(21, 22)의 적어도 일부는 발광 소자(30)를 정렬하기 위해, 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(21)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(22)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통전극일 수 있다. 제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(21)과 제2 전극(22)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(21S, 22S)와 전극 줄기부(21S, 22S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(21B, 22B)를 포함할 수 있다.
제1 전극(21)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(21S)와 제1 전극 줄기부(21S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(21B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(21S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 서브 화소의 제1 전극 줄기부(21S)와 실질적으로 동일 직선 상에 놓일 수 있다. 이에 따라, 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(21S)는 각 제1 전극 가지부(21B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(21B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(21B)는 제1 전극 줄기부(21S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(21S)에 대향되어 배치되는 제2 전극 줄기부(22S)와 이격된 상태에서 종지될 수 있다.
제2 전극(22)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(21S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(22S)와 제2 전극 줄기부(22S)에서 분지되되, 제2 방향(D2)으로 연장되어 배치되는 제2 전극 가지부(22B)를 포함할 수 있다. 다만, 제2 전극 줄기부(22S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 서브 화소(PXn)로 연장될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(22S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(22S)에 연결될 수 있다.
제2 전극 가지부(22B)는 제1 전극 가지부(21B)와 이격되어 대향하고, 제1 전극 줄기부(21S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(22B)는 일 단부가 제2 전극 줄기부(22S)와 연결되고, 타 단부는 제1 전극 줄기부(21S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
도면에서는 두개의 제1 전극 가지부(21B)가 배치되고, 그 사이에 제2 전극 가지부(22B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다.
복수의 격벽(40)은 각 서브 화소(PXn)간의 경계에 배치되는 제3 격벽(43), 각 전극(21, 22) 하부에 배치되는 제1 격벽(41) 및 제2 격벽(42)을 포함할 수 있다. 도면에서는 제1 격벽(41) 및 제2 격벽(42)이 도시되지 않았으나, 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 하부에는 각각 제1 격벽(41)과 제2 격벽(42)이 배치될 수 있다.
제3 격벽(43)은 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(21S)는 각 단부가 제3 격벽(43)을 기준으로 서로 이격되어 종지할 수 있다. 제3 격벽(43)은 제2 방향(D2)으로 연장되어 제1 방향(D1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 제3 격벽(43)은 제1 방향(D1)으로 연장되어 제2 방향(D2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 제3 격벽(43)은 제1 격벽(41) 및 제2 격벽(42)과 동일한 재료를 포함하여 실질적으로 동일한 공정에서 형성될 수 있다.
도면에서는 도시하지 않았으나, 각 서브 화소(PXn)에는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)를 포함하여 서브 화소(PXn)를 전면적으로 덮는 제1 절연층(51)이 배치될 수 있다. 제1 절연층(51)은 각 전극(21, 22)을 보호함과 동시에 이들이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에는 복수의 발광 소자(30)가 정렬될 수 있다. 복수의 발광 소자(30) 중 적어도 일부는 일 단부가 제1 전극 가지부(21B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(22B)와 전기적으로 연결될 수 있다.
복수의 발광 소자(30)들은 제2 방향(D2)으로 이격되고, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(30)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서는 복수의 발광 소자(30)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(30)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
제1 전극 가지부(21B)와 제2 전극 가지부(22B) 상에는 각각 접촉 전극(26)이 배치될 수 있다. 다만, 접촉 전극(26)은 실질적으로 제1 절연층(51) 상에 배치되며, 접촉 전극(26)의 적어도 일부가 제1 전극 가지부(21B) 및 제2 전극 가지부(22B)와 접촉하거나 전기적으로 연결될 수 있다.
복수의 접촉 전극(26)은 제2 방향(D2)으로 연장되어 배치되되, 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(26)은 발광 소자(30)의 적어도 일 단부와 컨택될 수 있으며, 접촉 전극(26)은 제1 전극(21) 또는 제2 전극(22)과 컨택되어 전기 신호를 인가받을 수 있다. 이에 따라, 접촉 전극(26)은 각 전극(21, 22)으로부터 전달되는 전기 신호를 발광 소자(30)에 전달할 수 있다.
접촉 전극(26)은 제1 접촉 전극(26a)과 제2 접촉 전극(26b)을 포함할 수 있다. 제1 접촉 전극(26a)은 제1 전극 가지부(21B) 상에 배치되며, 발광 소자(30)의 일 단부와 컨택되고 제2 접촉 전극(26b)은 제2 전극 가지부(22B) 상에 배치되며, 발광 소자(30)의 타 단부와 컨택될 수 있다.
제1 전극 줄기부(21S)와 제2 전극 줄기부(22S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(1)의 회로소자층과 전기적으로 연결될 수 있다. 도면에는 복수의 서브 화소(PXn)의 제2 전극 줄기부(22S)에 하나의 제2 전극 컨택홀(CNTS)이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 각 서브 화소(PXn) 마다 제2 전극 컨택홀(CNTD)이 형성될 수 있다.
또한, 도면에서는 도시하지 않았으나, 표시 장치(1)는 각 전극(21, 22) 및 발광 소자(30)의 적어도 일부를 덮도록 배치되는 제2 절연층(52, 도 6에 도시) 및 보호층(80, 도 1에 도시)을 포함할 수 있다. 이들 간의 배치와 구조 등은 후술하기로 한다.
보호층(80)은 표시소자층(1a) 상에 배치되고, 표시소자층(1a)에 배치되는 부재들을 외부환경에서 보호하는 기능을 수행할 수 있다. 또한, 보호층(80)은 적어도 일부 영역에 형성되는 출광패턴(85P)을 포함하여 발광 소자(30)에서 방출되는 광의 이동경로를 제공할 수 있다.
도 3은 도 1의 Ia-Ia'선을 따라 자른 개략적인 단면도이다. 도 4는 도 3의 A 부분의 확대도이다.
도 3 및 도 4를 참조하면, 보호층(80)은 대상 기판(SUB) 상에 배치된 전극(21, 22)과 발광 소자(30)를 덮도록 배치된다. 도면에서는 표시소자층(1a)의 구성 중, 전극(21, 22)과 발광 소자(30)만을 도시하였으나, 이에 제한되지 않고 표시소자층(1a)은 더 많은 부재들을 포함할 수 있다. 이는 다른 도면을 참조하여 후술하기로 한다.
보호층(80)은 기재층(81) 및 출광패턴(85P)을 포함한다. 기재층(81)은 보호층(80)을 이루는 층일 수 있으며, 대상 기판(SUB)을 전면적으로 커버하도록 배치될 수 있다. 기재층(81)은 전극(21, 22)과 발광 소자(30)를 덮도록 배치되어 이들을 보호하는 기능을 수행할 수 있다. 일 예로, 기재층(81)은 외부의 공기나 수분이 침투하는 것을 방지하기 위해, 공기 및 수분 투과도가 낮은 물성을 갖는 재료를 포함할 수 있다.
기재층(81)은 투명성 절연물질을 포함할 수 있다. 발광 소자(30)를 덮는 기재층(81)은 발광 소자(30)에서 방출되는 광이 표시 장치(1)에서 표시될 수 있도록 투명성 재료를 포함할 수 있다. 또한, 기재층(81)은 전극(21, 22)을 덮도록 배치되어 이들을 전기적으로 절연시킬 수 있다. 도면에서 도시하지 않았으나, 기재층(81)은 표시소자층(1a)에 배치된 부재들 간 이격된 공간은 충진하도록 배치될 수 있다. 발광 소자(30)와 전극(21, 22) 사이에 이격된 공간을 충진함으로써 이들이 다른 부재들에 의해 손상되는 것을 방지하고 전기적으로 절연시키는 기능을 수행할 수 있다.
예시적인 실시예에서, 기재층(81)은 폴리에스터계, 올레핀계, 아크릴계, 에폭시계, 폴리아마이드계, 폴리이미드계, 우레탄계 및 실리콘 화합물 중 적어도 어느 하나를 포함할 수 있다. 기재층(81)이 실리콘 화합물을 포함하는 경우, 상기 실리콘 화합물은 폴리실란, 폴리실록산, 실리콘산화물 등일 수 있다.
출광패턴(85P)은 기재층(81) 상의 적어도 일부 영역에 형성된다. 출광패턴(85P)은 기재층(81) 상에 전면적으로 형성되어, 표시소자층(1a)의 발광 소자(30)가 배치된 영역을 포함하여 그 이외의 영역과 중첩될 수 있다. 다만, 이에 제한되지 않으며, 출광패턴(85P)은 기재층(81) 상의 일부 영역에만 형성될 수 있으며, 일 예로 출광패턴(85P)은 표시소자층(1a)의 발광 소자(30)가 배치된 영역과 중첩되도록 형성될 수 있다. 이에 대한 자세한 설명은 다른 도면이 참조된다.
일 실시예에 따른 출광패턴(85P)은 적어도 일부 영역이 기재층(81)으로부터 돌출된 돌출부(85)를 포함할 수 있다. 출광 패턴(85P)은 복수개의 돌출부(85)를 포함하고, 돌출부(85)는 기재층(81) 상에서 서로 인접하여 배치될 수 있다. 다만, 이에 제한되지 않고 돌출부(85)들은 서로 이격되어 배치될 수도 있다.
돌출부(85)는 기재층(81)의 평탄한 일 면(PA)으로부터 상부를 향해 돌출된 외면(TA)을 형성한다. 예시적인 실시예에서, 돌출부(85)는 단면상 외면(TA)의 적어도 일부 영역이 곡률지고, 기재층(81) 상에서 일 방향으로 연장된 형상을 가질 수 있다. 도면에서 도시된 바와 같이, 돌출부(85)의 외면(TA)은 기재층(81)의 일 면(PA)으로부터 볼록하게 라운드진 형상을 갖고, 기재층(81)의 일 면(PA) 상에서 일 방향으로 연장될 수 있다. 즉, 돌출부(85)를 포함하는 출광패턴(85P)은 렌티큘러(Lenticular) 형상을 가질 수 있다.
다만, 돌출부(85)의 형상은 표시소자층(1a)의 발광 소자(30)에서 방출되는 광이 기재층(81)에서 반사되지 않고 굴절되어 방출될 수 있으면 특별히 제한되지 않는다. 예컨대 돌출부(85)의 외면(TA)은 일부가 선형으로 경사지게 형성되거나, 기재층(81) 상에서 연장되지 않고 각각 하나의 단위체를 형성할 수도 있다. 또한, 출광패턴(85P)이 포함하는 복수의 돌출부(85)들은 반드시 동일한 크기를 갖지 않고 서로 다른 크기를 가질 수도 있다. 보다 자세한 설명은 다른 실시예를 참조하여 후술하기로 한다.
한편, 발광 소자(30)에서 방출된 광은 기재층(81)을 통해 기재층(81)과 외부의 경계로 입사될 수 있다. 여기서, 기재층(81)에 포함된 재료가 소정의 굴절률을 갖고, 상기 광은 기재층(81)과 외부의 경계에서 반사되어 다시 표시소자층(1a)으로 이동할 수 있다. 발광 소자(30)에서 방출된 광은 적어도 일부가 표시 장치(1)에서 출사되지 않을 수 있다.
반면에 일 실시예에 따르면, 보호층(80)은 기재층(81) 상에 형성된 출광패턴(85P)을 포함하고 발광 소자(30)에서 방출된 광이 출광패턴(85P)으로 입사된다. 출광패턴(85P)은 기재층(81)과 외부의 경계로 입사되는 상기 광의 입사각을 조절하여 상기 광의 반사를 감소시킬 수 있다. 이에 따라 발광 소자(30)에서 방출되어 보호층(80) 내에서 반사되는 광량을 줄이고, 보호층(80)을 투과하여 방출되는 광량을 증가시킬 수 있다. 즉, 보호층(80)의 출광패턴(85P)은 표시 장치(1)의 전면 발광 효율을 향상시킬 수 있다.
구체적으로, 발광 소자(30)에서 방출되는 광은 기재층(81)의 일 면(PA)으로 입사되는 제1 광(도 4의 EL1) 및 돌출부(85)의 외면(TA)으로 입사되는 제2 광(도 4의 EL1)을 포함할 수 있다.
발광 소자(30)에서 방출된 광 중에서, 제1 광(EL1)은 제1 입사각(Θ1)을 갖고 기재층(81)의 일 면(PA)을 향해 진행할 수 있다. 이 경우, 제1 입사각(Θ1)으로 입사된 제1 광(EL1)은 기재층(81)의 일 면(PA)에서 반사되어 표시소자층(1a)으로 진행할 수 있다(도 4의 EL1'). 반사된 제1 광(EL1')은 보호층(80)의 외부로 방출되지 못하고 보호층(80) 내에서 이동할 수 있다.
제1 광(EL1)과 동일한 방향으로 진행하는 제2 광(EL2)은 돌출부(85)의 외면(TA)을 향해 진행할 수 있다. 제2 광(EL2)은 제1 광(EL1)과 동일하게 진행하더라도 기재층(81)의 일 면(PA)에 비해 돌출된 외면(TA)을 향해 제1 입사각(Θ1)과 다른 제2 입사각(Θ2)으로 입사될 수 있다. 이 경우, 외면(TA)과 외부의 경계에서 제2 광(EL2)은 반사되지 않고 굴절되어 방출될 수 있다.
즉, 보호층(80)은 기재층(81) 상에 형성되는 출광패턴(85P)을 포함하여 발광 소자(30)로부터 방출된 광 중에서 대상 기판(SUB)을 상부를 향해 방출되는 광량을 증가시킬 수 있다. 보호층(80)은 발광 소자(30)에서 방출된 광 중에서, 기재층(81)과 외부의 경계에서 반사되는 제1 광(EL1)보다 출광패턴(85P)을 통해 외부로 방출되는 제2 광(EL2)의 광량을 증가시킬 수 있다. 일 실시예에 따른 보호층(80)은 표시소자층(1a)을 외부로부터 보호하는 기능을 수행함과 동시에 발광 소자(30)의 광이 보호층(80)에서 방출되는 이동 경로를 제공할 수 있고, 표시 장치(1)는 발광 소자(30)의 전면 발광 효율을 향상시킬 수 있다.
출광패턴(85P)의 돌출부(85)는 발광 소자(30)에서 방출되는 광이 보호층(80)의 상면을 향해 진행할 수 있도록 특정 범위 내의 크기를 가질 수 있다. 예시적인 실시예에서, 도면과 같이 출광패턴(85P)의 돌출부(85)가 곡률진 형상을 갖는 외면(TA)을 갖는 경우, 돌출부(85)는 외면(TA)의 최고점에서의 높이(dh)가 10㎛ 내지 50㎛의 범위를 갖고, 직경(dp)은 20㎛ 내지 100㎛의 범위를 가질 수 있다.
외면(TA)의 최고점에서의 높이(dh)가 10 ㎛ 이하인 경우, 돌출부(85)의 형상이 어려운 문제가 있고, 50㎛ 이상인 경우 입사광의 전반사가 증가하여 전면 발광 효율이 감소할 수 있다. 또한 돌출부(85)의 직경(dp)이 20㎛ 이하인 경우, 기재층(81)의 단위 면적 당 돌출부(85)의 수가 지나치게 증가하여 광 효율이 감소하거나 출광패턴(85P)의 구현이 어려울 수 있다. 반면에 직경(dp)이 100㎛ 이상인 경우, 모아레 현상이 발생할 수 있다.
또한, 예시적인 실시예에서, 돌출부(85)의 외면(TA)이 기재층(81)의 일 면(PA)과 이루는 접선각(Θd)은 30° 내지 80°의 범위를 가질 수 있다. 상기 접선각도가 30° 이하인 경우 집광 효율이 떨어지고, 80° 이상인 경우 돌출부(85) 형상의 제조가 어려울 수 잇다. 일 실시예에 따른 보호층(80)은 상술한 범위 내의 크기를 갖는 돌출부(85)를 포함하여 발광 소자(30)에서 방출되는 광이 보호층(80)이 상부로 향하는 비율을 극대화할 수 있다. 한편, 상술한 바와 같이 도면에서는 각 돌출부(85)가 동일한 직경(dp), 높이(dh) 및 접선각(Θd)을 갖는 것으로 도시하고 있으나, 이에 제한되지 않는다. 출광패턴(85P)은 각 돌출부(85)가 서로 다른 직경(dp), 높이(dh) 및 접선각(Θd)을 가질 수도 있다.
이러한 돌출부(85)를 갖는 출광패턴(85P)은 보호층(80)의 제조 과정에서 기재층(81)을 이루는 재료를 형성한 뒤, 이를 몰드(MOLD)로 성형하는 과정을 수행함으로써 형성된 것일 수 있다. 출광패턴(85P)은 상기 기재층(81)을 이루는 재료를 표시소자층(1a) 상에 형성한 뒤, 출광패턴(85P)의 돌출부(85)와 역상의 형상을 갖는 몰드(MOLD)를 이용하여 형성될 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
한편, 상술한 바와 같이, 돌출부(85)는 기재층(81) 상에 전면적으로 형성될 수도 있고, 일부 영역에만 형성될 수도 있다. 예시적인 실시예에서, 보호층(80)의 돌출부(85)는 표시소자층(1a)의 발광 소자(30)들이 배치되는 영역과 중첩되도록 형성될 수 있다.
도 5는 다른 실시예에 다른 표시 장치의 일 화소를 나타내는 개략도이다.
도 5를 참조하면, 표시 장치(1)는 각 화소(PX) 또는 서브 화소(PXn)마다 복수의 발광 소자(30)들이 배치되고, 발광 소자(30)들이 배치된 발광 영역(LA)과 그 이외의 영역인 비발광 영역(NLA)이 정의될 수 있다. 발광 소자(30)는 각 화소(PX) 또는 서브 화소(PXn)마다 배치된 전극(21, 22) 사이에 배치되고, 각 화소(PX) 또는 서브 화소(PXn) 내에는 발광 소자(30)가 배치된 영역과 그 이외의 영역이 정의된다. 발광 영역(LA)에서는 발광 소자(30)에서 광이 방출되고, 상기 광들은 보호층(80)으로 입사된다. 보호층(80)으로 입사된 광이 대상 기판(SUB)의 상부를 향해 진행하도록 보호층(80) 상에는 출광 패턴(85P)이 형성된다.
예시적인 실시예에서, 보호층(80) 상에 출광 패턴(85P)이 형성된 영역(도 5의 85P)은 적어도 발광 영역(LA)과 중첩될 수 있다. 즉, 출광 패턴(85P)은 기재층(81) 상에서 적어도 발광 영역(LA)과 중첩되도록 형성된다. 보호층(80)의 기재층(81) 상에서 비발광 영역(NLA)과 중첩된 영역은 출광패턴(85P)이 형성되지 않고 평탄한 면을 형성할 수 있다. 이에 따라, 발광 소자(30)에서 방출되어 출광패턴(85P)으로 입사되는 광(도 4의 제2 광(EL2))의 광량을 증가시켜 표시 장치(1)의 전면 발광 효율을 향상시킬 수 있다. 다만, 이에 제한되지 않으며 출광패턴(85P)은 기재층(81) 상에서 발광 영역(LA) 외에 비발광 영역(NLA)을 포함하여 표시소자층(1a)을 전면적으로 덮도록 배치될 수도 있다.
또한, 도면으로 도시하지 않았으나, 기재층(81)의 일 면(PA)으로 입사되는 광(도 4의 제1 광(EL1))이 출광패턴(85P)으로 반사되도록 기재층(81)의 출광패턴(85P)이 배치되지 않은 영역에는 반사물질층이 더 배치될 수 있다. 기재층(81)의 일 면(PA)으로 입사되는 제1 광(EL1)은 상기 반사물질층에 반사되어 표시소자층(1a)으로 향하고, 표시소자층(1a)에서 다시 반사되어 출광패턴(85P)으로 입사될 수 있다. 제1 광(EL1)은 보호층(80) 내에서 수회 반사되어 출광패턴(85P)을 통해 방출될 수 있다.
이하에서는 다른 도면을 참조하여 표시 장치(1)의 표시소자층(1a)에 대하여 구체적으로 설명하기로 한다.
도 6은 도 2의 Ⅱ-Ⅱ' 선을 따라 자른 표시 장치의 부분 단면도이다.
도 6은 제1 서브 화소(PX1)의 단면도를 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 6은 임의의 발광 소자(30)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
한편, 도 6에서는 도시하지 않았으나, 표시 장치(1)는 각 전극(21, 22)의 하부에 위치하는 회로소자층을 더 포함할 수 있다. 회로소자층은 복수의 반도체층 및 복수의 도전패턴을 포함하여, 적어도 하나의 트랜지스터와 전원 배선을 포함할 수 있다. 다만, 이하에서는 이에 대한 자세한 설명은 생략하기로 한다.
도 6을 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(1)는 비아층(20)과 비아층(20) 상에 배치되는 전극(21, 22), 발광 소자(30)등을 포함할 수 있다. 비아층(20)의 하부에는 회로소자층(미도시)이 더 배치될 수 있다. 비아층(20)은 유기 절연 물질을 포함하여 표면 평탄화 기능을 수행할 수 있다.
비아층(20) 상에는 복수의 격벽(41, 42, 43)이 배치된다. 복수의 격벽(41, 42, 43)은 각 서브 화소(PXn) 내에서 서로 이격되어 배치될 수 있다. 복수의 격벽(41, 42, 43)은 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 격벽(41) 및 제2 격벽(42), 서브 화소(PXn)간의 경계에 배치된 제3 격벽(43)을 포함할 수 있다.
제3 격벽(43)은 표시 장치(1)의 제조 시, 잉크젯 프린팅 장치를 이용하여 잉크(I)를 분사할 때, 잉크(I)가 서브 화소(PXn)의 경계를 넘지 않도록 차단하는 기능을 수행할 수 있다. 또는, 표시 장치(1)가 다른 부재를 더 포함하는 경우, 제3 격벽(43) 상에 상기 부재가 배치되어 제3 격벽(43)이 이를 지지하는 기능을 수행할 수도 있다. 다만, 이에 제한되는 것은 아니다.
제1 격벽(41)과 제2 격벽(42)은 서로 이격되어 대향하도록 배치된다. 제1 격벽(41) 상에는 제1 전극(21)이, 제2 격벽(42) 상에는 제2 전극(22)이 배치될 수 있다. 도 2 및 도 6에서는 제1 격벽(41) 상에는 제1 전극 가지부(21B)가, 제2 격벽(42) 상에는 제2 격벽(42)이 배치된 것으로 이해될 수 있다.
상술한 바와 같이, 제1 격벽(41), 제2 격벽(42) 및 제3 격벽(43)은 실질적으로 동일한 공정에서 형성될 수 있다. 이에 따라, 격벽(41, 42, 43)은 하나의 격자형 패턴을 이룰 수도 있다. 복수의 격벽(41, 42, 43)은 폴리이미드(Polyimide, PI)를 포함할 수 있다.
복수의 격벽(41, 42, 43)은 비아층(20)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(41, 42, 43)은 발광 소자(30)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 돌출된 구조의 격벽(41, 42, 43)의 형상은 특별히 제한되지 않는다. 도면에 도시된 바와 같이, 제1 격벽(41)과 제2 격벽(42)은 동일한 높이로 돌출되되, 제3 격벽(43)은 더 높은 위치까지 돌출된 형상을 가질 수 있다.
제1 격벽(41)과 제2 격벽(42) 상에는 반사층(21a, 22a)이 배치되고, 반사층(21a, 22a) 상에는 전극층(21b, 22b)이 배치될 수 있다. 반사층(21a, 22a)과 전극층(21b, 22b)은 각각 전극(21, 22)을 구성할 수 있다.
반사층(21a, 22a)은 제1 반사층(21a)과 제2 반사층(22a)을 포함한다. 제1 반사층(21a)은 제1 격벽(41)을 덮고, 제2 반사층(22a)은 제2 격벽(42)을 덮을 수 있다. 반사층(21a, 22a)의 일부는 비아층(20)을 관통하는 컨택홀을 통해 회로소자층과 전기적으로 된다.
반사층(21a, 22a)은 반사율이 높은 물질을 포함하여 발광 소자(30)에서 방출되는 광을 반사시킬 수 있다. 일 예로, 반사층(21a, 22a)은 은(Ag), 구리(Cu), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
전극층(21b, 22b)은 제1 전극층(21b)과 제2 전극층(22b)을 포함한다. 전극층(21b, 22b)은 실질적으로 반사층(21a, 22a)과 동일한 패턴을 가질 수 있다. 제1 반사층(21a) 및 제1 전극층(21b)은 제2 반사층(22a) 및 제2 전극층(22b)과 서로 이격되도록 배치된다.
전극층(21b, 22b)은 투명성 전도성 물질을 포함하여 발광 소자(30)에서 방출되는 광이 반사층(21a, 22a)으로 입사될 수 있다. 일 예로, 전극층(21b, 22b)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반사층(21a, 22a)과 전극층(21b, 22b)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(21a, 22a)과 전극층(21b, 22b)은 ITO/은(Ag)/ITO/IZO의 적층구조를 형성할 수도 있다.
한편, 몇몇 실시예에서, 제1 전극(21)과 제2 전극(22)은 하나의 층으로 형성될 수 있다. 즉, 반사층(21a, 22a)과 전극층(21b, 22b)이 하나의 단일층으로 형성되어 발광 소자(30)에 전기 신호를 전달함과 동시에 광을 반사할 수 있다. 일 예로, 제1 전극(21) 및 제2 전극(22)은 반사율이 높은 전도성 물질로 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만 이에 제한되는 것은 아니다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 부분적으로 덮도록 배치된다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22)의 상면을 대부분 덮도록 배치되되, 제1 전극(21)과 제2 전극(22)의 일부를 노출시킬 수 있다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22)이 이격된 영역과, 제1 전극(21) 및 제2 전극(22)의 상기 영역의 반대편도 부분적으로 덮도록 배치될 수 있다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)의 비교적 평탄한 상면이 노출되도록 배치되며, 각 전극(21, 22)이 제1 격벽(41)과 제2 격벽(42)의 경사진 측면과 중첩하도록 배치된다. 제1 절연층(51)은 발광 소자(30)가 배치되도록 평탄한 상면을 형성하고, 상기 상면이 제1 전극(21)과 제2 전극(22)을 향해 일 방향으로 연장된다. 제1 절연층(51)의 상기 연장된 부분은 제1 전극(21)과 제2 전극(22)의 경사진 측면에서 종지한다. 이에 따라, 접촉 전극(26)은 상기 노출된 제1 전극(21) 및 제2 전극(22)과 접촉하고, 제1 절연층(51)의 평탄한 상면에서 발광 소자(30)와 원활하게 접촉할 수 있다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
발광 소자(30)는 제1 절연층(51) 상에 배치될 수 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 사이의 제1 절연층(51) 상에 적어도 하나 배치될 수 있다. 발광 소자(30)는 비아층(20)에 수평한 방향으로 복수의 층들이 배치될 수 있다.
일 실시예에 따른 표시 장치(1)의 발광 소자(30)는 상술한 도전형 반도체와 활성층을 포함하고, 이들은 비아층(20)에 수평한 방향으로 순차적으로 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(30)는 제1 도전형 반도체(31), 활성층(33), 제2 도전형 반도체(32) 및 도전성 전극층(37)이 비아층(20)에 수평한 방향으로 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 발광 소자(30)의 복수의 층들이 배치된 순서는 반대방향일 수도 있으며, 경우에 따라서는 발광 소자(30)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(20)에 수직한 방향으로 배치될 수도 있다.
제2 절연층(52)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 제2 절연층(52)은 발광 소자(30)를 보호함과 동시에 표시 장치(1)의 제조 공정에서 발광 소자(30)를 고정시키는 기능을 수행할 수도 있다. 제2 절연층(52)은 발광 소자(30)의 외면을 감싸도록 배치될 수 있다. 즉, 제2 절연층(52)의 재료 중 일부는 발광 소자(30)의 하면과 제1 절연층(51) 사이에 배치될 수도 있다. 제2 절연층(52)은 평면상 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에서 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 가질 수 있다.
접촉 전극(26)은 각 전극(21, 22) 및 제2 절연층(52) 상에 배치된다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 제2 절연층(52) 상에서 서로 이격되어 배치된다. 이에 따라, 제2 절연층(52)은 제1 접촉 전극(26a)과 제2 접촉 전극(26b)을 상호 절연시킬 수 있다.
제1 접촉 전극(26a)은 적어도 제1 절연층(51)이 패터닝되어 노출된 제1 전극(21) 및 발광 소자(30)의 일 단부와 접촉할 수 있다. 제2 접촉 전극(26b)은 적어도 제1 절연층(51)이 패터닝되어 노출된 제2 전극(22) 및 발광 소자(30)의 타 단부와 접촉할 수 있다. 제1 및 제2 접촉 전극(26a, 26b)은 발광 소자(30)의 양 단부 측면, 예컨대 제1 도전형 반도체(31), 제2 도전형 반도체(32) 또는 도전성 전극층(37)에 각각 접촉할 수 있다. 상술한 바와 같이, 제1 절연층(51)은 평탄한 상면을 형성함으로써, 접촉 전극(26)이 발광 소자(30)의 측면에 원활하게 접촉할 수 있다.
접촉 전극(26)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 제1 절연층(51)과 제2 절연층(52) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(51)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제2 절연층(52)은 유기물 절연성 물질로 포토레지스트 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
보호층(80)은 접촉 전극(26)과 제2 절연층(52)을 포함하여 표시소자층(1a)을 전면적으로 덮도록 형성될 수 있다. 보호층(80)의 출광패턴(85P)은 표시소자층(1a)을 외부로부터 보호함과 동시에 발광 소자(30)에서 방출되는 광이 표시 장치(1)의 상부로 향하도록 광의 이동 경로를 제공할 수 있다. 보호층(80)에 대한 자세한 설명은 상술한 바와 동일하므로 생략하기로 한다.
한편, 발광 소자(30)는 반도체 결정을 포함하여 특정 파장대의 광을 방출할 수 있다. 발광 소자(30)는 표시소자층(1a)의 상부를 향해 광을 방출하고, 발광 소자(30)에서 방출된 광은 보호층(80)을 통해 표시 장치(1)의 외부에서 시인될 수 있다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 7을 참조하면, 일 실시예에 따른 발광 소자(30)는 제1 도전형 반도체(31), 제2 도전형 반도체(32), 활성층(33) 및 절연막(38)을 포함할 수 있다. 또한, 일 실시예예 따른 발광 소자(30)는 적어도 하나의 도전성 전극층(37)을 더 포함할 수도 있다. 도 7에서는 발광 소자(30)가 하나의 도전성 전극층(37)을 더 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 도전성 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 도전성 전극층(37)의 수가 달라지더거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 나노 로드, 나노 와이어, 나노 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(30)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
일 실시예에 따른 발광 소자(30)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(33)에서 방출되는 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(30)의 활성층(33)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다.
도 7을 참조하여 발광 소자(30)에 대하여 구체적으로 설명하면, 제1 도전형 반도체(31)는 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(31)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(31')는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 도전형 반도체(31)는 n형 Si로 도핑된 n-GaN일 수 있다. 제1 도전형 반도체(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(32)는 후술하는 활성층(33) 상에 배치된다. 제2 도전형 반도체(32)는 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(32)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaNN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(32)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 도전형 반도체(32)는 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 도전형 반도체(32)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(31)와 제2 도전형 반도체(32)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(33)의 물질에 따라 제1 도전형 반도체(31)와 제2 도전형 반도체(32)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(33)은 제1 도전형 반도체(31)와 제2 도전형 반도체(32) 사이에 배치된다. 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(33)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(33)은 제1 도전형 반도체(31) 및 제2 도전형 반도체(32)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(33)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있다. 특히, 활성층(33)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(33)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(33)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(33)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(33)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(33)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(33)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
도전성 전극층(37)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 도전성 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 도전성 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 도전성 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 도전성 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 도전형 반도체(31)부터 도전성 전극층(37)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 활성층(33)을 포함하여 일부의 도전형 반도체의 외면만을 커버하거나, 도전성 전극층(37) 외면의 일부만 커버하여 도전성 전극층(37)의 일부 외면이 노출될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(33)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(33)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 표시 장치(1)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(30)는 길이(l)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(1)에 포함되는 복수의 발광 소자(30)들은 활성층(33)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하에서는 일 실시예에 따른 표시 장치(1)의 제조 방법에 대하여 설명하도록 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 8을 참조하면, 표시 장치(1)의 제조 방법은 대상 기판(SUB) 상에 배치된 제1 전극(21) 및 제2 전극(22), 제1 전극(21)과 제2 전극(22) 사이에 배치된 발광 소자(30)를 준비하는 단계(S100), 대상 기판(SUB) 상에 배치되고, 적어도 제1 전극(21), 제2 전극(22) 및 발광 소자(30)를 덮는 기재층(81)을 형성하는 단계(S200) 및 기재층(81) 상에 기재층(81)의 일 면의 적어도 일부 영역이 돌출된 출광패턴(85P)을 형성하는 단계(S300)를 포함할 수 있다.
일 실시예에 따른 표시 장치(1)는 발광 소자(30)가 배치된 표시소자층(1a)을 준비하고, 이를 덮는 보호층(80)을 형성하여 제조될 수 있다. 보호층(80)은 기재층(81)을 이루는 기재물질층(81')을 형성한 뒤에 기재물질층(81') 상에 출광패턴(85P)을 형성함으로써 제조될 수 있다.
도 9 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 개략도들이다.
먼저, 도 9에 도시된 바와 같이 제1 전극(21) 및 제2 전극(22)이 형성된 대상 기판(SUB)을 준비하고, 제1 전극(21)과 제2 전극(22) 상에 발광 소자(30)를 배치(S100)한다. 이하의 도면에서는 설명의 편의를 위해 표시소자층(1a)에서 각 전극(21, 22) 및 발광 소자(30)만을 도시하기로 한다. 다만, 표시 장치(1)가 이에 제한되는 것은 아니며 상술한 바와 같이 표시 장치(1)는 격벽(40), 접촉 전극(26) 등 더 많은 부재들을 포함할 수 있다.
한편, 발광 소자(30)는 유전영동법(Dielectrophoresis, DEP)을 이용하여 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)가 분산된 용액을 전극(21, 22) 상에 분사하고, 전극(21, 22)에 교류 전원을 인가한다. 제1 전극(21)과 제2 전극(22)에 교류 전원이 인가되면 그 사이에 전기장이 생성되고, 상기 전기장에 의해 유전영동힘을 받은 발광 소자(30)는 전극(21, 22) 상에 배치될 수 있다. 이에 대한 자세한 설명은 생략하기로한다.
다음으로 도 10에 도시된 바와 같이, 대상 기판(SUB) 상에 배치되는 기재물질층(81')을 형성(S200)한다. 기재물질층(81')은 적어도 제1 전극(21) 및 제2 전극(22)과 발광 소자(30)를 덮도록 배치될 수 있다. 도면에서는 기재물질층(81')이 대상 기판(SUB)의 상면을 전면적으로 덮도록 배치된 것을 도시하고 있으나, 이에 제한되지 않는다.
기재물질층(81')은 대상 기판(SUB)에 대향하는 일 면(PA)이 형성되고, 후술하는 단계에서 일 면(PA) 상에 출광패턴(85P)이 형성되어 보호층(80)의 기재층(81)을 구성할 수 있다. 기재물질층(81')은 기재층(81)이 경화되지 않은 상태의 재료를 포함할 수 있으며, 실질적으로 기재층(81)과 동일한 재료를 포함할 수 있다.
예시적인 실시예에서, 기재물질층(81')은 기재층(81)과 실질적으로 동일한 재료를 포함하되, 미경화된 반고상의 상태일 수 있다. 일 예로, 기재물질층(81')은 기재층(81)을 형성하는 고분자 매트릭스가 경화되지 않은 용액 상태일 수 있다. 또한, 경우에 따라서 기재물질층(81')은 상기 고분자 매트릭스가 경화되어 기재층(81)을 형성하는데에 필요한 재료를 더 포함할 수 있다. 예를 들어, 기재층(81)이 광 경화성 고분자를 포함하는 경우, 기재물질층(81')은 미경화된 고분자와, 광 개시제, 가교제, 첨가제 등을 더 포함할 수 있다.
한편, 기재물질층(81')의 두께는 출광패턴(85P)이 형성되더라도 표시소자층(1a)의 발광 소자(30)가 손상되지 않을 정도의 범위를 가질 수 있다. 일 예로, 기재물질층(81')은 표시소자층(1a)의 단차가 높게 형성된 최고점을 기준으로 1㎛ 내지 10mm의 두께를 갖도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
다음으도 도 11에 도시된 바와 같이, 몰드(MOLD)를 이용하여 기재물질층(81') 상에 출광패턴(85P)을 형성(S300)한다. 예시적인 실시예에서, 출광패턴(85P)을 형성하는 단계는 일부 영역이 함몰된 면을 갖는 몰드(MOLD)로 기재물질층(81')의 일 면(PA)을 가압하여 성형하는 단계를 포함할 수 있다. 도면에 도시된 바와 같이, 몰드(MOLD)는 하면이 적어도 일부 영역이 함몰된 형상을 가질 수 있다. 몰드(MOLD)의 하면은 일부 영역이 오목하게 함몰되어 곡률진 형상을 가질 수 있다. 상기 함몰된 형상은 보호층(80)의 출광패턴(85P)에 따라 달라질 수 있으며, 몰드(MOLD)의 형상이 도 11에 제한되는 것은 아니다. 몰드(MOLD)의 형상은 보호층(80)의 출광패턴(85P)이 갖는 돌출부(85)에 역상의 형상을 가질 수 있다.
기재물질층(81')은 기재층(81)을 이루는 재료가 경화되지 않은 상태로 대상 기판(SUB) 상에 배치된다. 기재물질층(81')의 일 면(PA)을 몰드(MOLD)로 가압하는 경우, 몰드(MOLD)의 하면에 형성된 함몰된 형상에 따라 기재물질층(81')의 일 면(PA) 상에 출광패턴(85P)이 형성될 수 있다. 출광패턴(85P)은 적어도 일부 영역이 돌출된 복수의 돌출부(85)를 포함할 수 있다.
마지막으로 도 12에 도시된 바와 같이, 몰드(MOLD)를 제거하고 기재물질층(81')을 경화시켜 기재층(81) 및 출광패턴(85P)을 포함하는 보호층(80)을 형성한다. 도면에서는 기재물질층(81')을 가열하여 경화시킴으로써 기재층(81)을 형성하는 것을 도시하고 있다. 다만, 이에 제한되지 않으며 상술한 바와 같이, 기재층(81)이 광 경화성 고분자를 포함하는 경우, 기재물질층(81')은 광을 조사하여 경화시킬 수도 있다. 이상에서 서술한 방법을 통해 표시 장치(1)의 보호층(80)을 형성할 수 있다.
한편, 상술한 바와 같이, 보호층(80)의 출광패턴(85P)의 형상은 도 1 및 도 3에 제한되지 않는다. 출광패턴(85P)은 일 면이 경사진 형태를 갖거나 구형의 형상을 가질 수 있다. 이하에서는 표시 장치(1)의 다른 실시예에 대하여 설명하기로 한다.
도 13은 다른 실시예에 따른 보호층의 개략적인 사시도이다. 도 14는 도 13의 Ib-Ib'선을 따라 자른 단면도이다.
일 실시예에 따른 보호층(80_1)은 기재층(81_1) 상에 배치된 출광패턴(85P)을 포함하고, 출광패턴(85P)은 기재층(81_1)의 일 면(PA_1)이 적어도 일부 돌출된 돌출부(85_1)를 포함한다. 돌출부(85_1)는 소정의 곡률을 갖고 라운드진 구형의 외면(TA_1)을 형성할 수 있다. 도 1의 보호층(80)과 달리, 도 13의 보호층(80_1)은 출광패턴(85P_1)의 돌출부(85_1)가 일 방향으로 연장되지 않고 각각이 구형의 단위체를 형성할 수 있다. 즉, 일 실시예에 따른 보호층(80_1)은 출광패턴(85P_1)이 마이크로렌즈(Micro-lens) 형상을 가질 수 있다. 도 13 및 도 14의 보호층(80_1)은 도 1 및 도 3의 보호층(80)에 비해 출광패턴(85P_1)의 돌출부(85_1)가 다른 형상을 갖는 것을 제외하고는 동일하다.
도 14의 돌출부(85_1)는 도 3과 실질적으로 동일한 외면(TA_1)을 형성할 수 있으나, 도 3에 비해 구형에 가까운 형상을 가질 수 있다. 돌출부(85_1)가 구형의 형상을 갖는 경우, 외면(TA_1)의 높이(dh_1)는 10㎛ 내지 50㎛의 범위를 갖고, 직경(dp_1)은 20 ㎛ 내지 100㎛의 범위를 가질 수 있다. 외면(TA_1)의 높이(dh_1)가 상술한 범위를 벗어나는 경우, 발광 소자(30)에서 방출된 광의 출광 효율이 떨어지거나, 모아레 현상이 발생하고, 경우에 따라서는 표시소자층(1a)의 전극(21, 22)이 외부에서 시인될 수도 있다. 또한, 외면(TA_1)의 직경(dp_1)이 20㎛ 이하일 경우, 발광 소자(30)에서 입사되는 광, 예컨대 제2 광(도 4의 EL2)이 돌출부(85_1)에서 반사되지 않는 유효 입사각(Θ)의 범위가 좁아질 수 있다. 일 실시예에 따른 보호층(80_1)은 상술한 범위 내의 크기를 갖는 돌출부(85_1)를 포함하여 발광 소자(30)에서 방출되는 광이 보호층(80_1)이 상부로 향하는 비율을 극대화할 수 있다.
도 15는 또 다른 실시예에 따른 보호층의 개략적인 사시도이다. 도 16은 도 15의 Ic-Ic'선을 따라 자른 단면도이다.
도 15 및 도 16을 참조하면, 돌출부(85_2)는 기재층(81_2)의 일 면(PA_2)으로부터 경사지도록 형성된 외면(TA_2)을 형성할 수 있다. 도 1의 보호층(80)과 달리, 도 15의 보호층(80_2)은 출광패턴(85P_2)의 돌출부(85_2)가 곡률지지 않은 선형의 외면(TA_2)을 형성할 수 있다. 일 실시예에 따른 보호층(80_2)은 출광패턴(85P_2)의 단면이 소정의 각도를 갖고 경사지게 형성되어 프리즘 형상을 가질 수 있다. 도 15 및 도 15의 보호층(80_2)은 도 1 및 도 3의 보호층(80)에 비해 출광패턴(85P_2)의 돌출부(85_2)가 다른 형상을 갖는 것을 제외하고는 동일하다.
도 15의 돌출부(85_2)는 외면(TA_2)이 소정의 각도를 갖고 경사진 선형으로 형성되고, 단면상 삼각형의 형상을 가질 수 있다. 도면에서는 돌출부(85_2)의 단면이 일 변이 기재층(81_2)의 일 면(PA_2)에 수직하고, 타 변이 경사진 형상으로 도시되어 있으나, 이에 제한되지 않는다. 돌출부(85_2)의 외면(TA_2)은 양 변이 각각 기재층(81_2)의 일 면(PA_2)에 경사지도록 형성될 수도 있다.
돌출부(85_2)의 외면(TA_2)이 경사지고, 다각형의 형상을 갖는 경우, 외면(TA_2)의 높이(dh_2)는 10㎛ 내지 50㎛의 범위를 갖고, 직경(dp_2)은 20 ㎛ 내지 100㎛의 범위를 가질 수 있다. 또한, 돌출부(85_2)의 외면(TA_2)이 기재층(81_2)의 일 면(PA_2)과 대향하는 점이 갖는 사이각(Θa_2)은 60° 내지 120°, 또는 80° 내지 110°의 범위를 가질 수 있다. 다만, 이에 제한되는 것은 아니다. 상술한 돌출부(85_2)가 갖는 높이, 직경 등에 관한 설명은 다른 실시예를 참조하여 설명한 바와 동일하므로, 자세한 설명은 생략하기로 한다.
한편, 다른 실시예에 따르면, 보호층(80)은 광을 산란시키는 비드(89, 도 19에 도시)를 더 포함할 수 있고, 출광패턴(85P)은 보호층(80)에 포함된 비드(89)가 기재층(81) 상에 노출되어 형성된 것일 수 있다. 즉, 출광패턴(85P)은 보호층(80)의 제조 시 몰드(MOLD)를 가압하여 형성하지 않고, 비드(89)를 이용하여 형성된 것일 수도 있다.
도 17은 일 실시예에 따른 비드를 포함하는 보호층의 개략적인 사시도이다. 도 18은 도 17의 Id-Id'선을 따라 자른 단면도이다.
도 17 및 도 18을 참조하면, 일 실시예에 따른 보호층(80_3)은 기재층(81_3)에 배치되는 적어도 하나의 비드(89_3)를 더 포함하고, 출광패턴(85P_3)은 적어도 하나의 비드(89_3)가 기재층(81_3) 상에 배치되어 형성된 것일 수 있다. 보호층(80_3)은 복수의 비드(89_3)를 포함할 수 있으며, 비드(89_3)는 기재층(81_3) 상에 서로 이격되어 배치될 수 있다.
비드(89_3)는 적어도 일부 영역이 기재층(81_3)의 일 면(PA_3) 상에 노출될 수 있다. 도 17의 보호층(80_3)은 도 1과 달리 돌출부(85)의 역상을 갖는 몰드(MOLD)를 이용하지 않고, 기재층(81_3)에 포함된 비드(89_3)가 일 면(PA_3) 상에 부분적으로 노출됨으로써 출광패턴(85P_3)이 형성될 수 있다. 이에 따라 보호층(80_3)의 출광패턴(85P_3)은 도 13과 유사한 형태를 갖는 돌출부(85_3)를 포함하되, 돌출부(85_3)는 기재층(81_3)과 다른 물질인 비드(89_3)를 포함할 수 있다.
예시적인 실시예에서, 비드(89_3)는 직경이 0.1㎛ 내지 100㎛의 범위를 갖고, 복수의 비드(89_3)들이 이격된 간격(dl_3)은 1㎛ 이상일 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 일 실시예에 따른 비드(89_3)는 입사되는 광을 산란시키는 물질을 포함할 수 있다.
도 19는 일 실시예에 따른 보호층에 광이 입사되는 것을 도시하는 개략도이다.
도 19를 참조하면, 발광 소자(30)에서 방출되어 보호층(80_3)의 출광패턴(85P_3)으로 향하는 제2 광(EL2)은 비드(89_3)로 입사될 수 있다. 비드(89_3)는 입사되는 광을 산란시키는 산란성 입자를 포함하여, 입사된 제2 광(EL2)을 산란시켜 보호층(80_3)의 상면을 향해 방출할 수 있다(도 19의 EL2'). 이에 따라, 비드(89_3)는 발광 소자(30)에서 방출된 광의 이동 경로를 제공함과 동시에 입사된 광을 산란시켜 표시 장치(1)의 전면 발광 효율을 향상시킬 수 있다.
예시적인 실시예에서, 비드(89_3)는 유기물 또는 무기물을 포함할 수 있다. 일 예로, 비드(89_3)가 유기물을 포함하는 경우, 아크릴계, 스티렌계, 포름알데히드계, 프로필렌계, 에틸렌계, 실리콘계, 우레탄계, 메틸메타아크릴레이트계, 폴리카보네이트계 고분자 또는 공중합체 중 적어도 어느 하나일 수 있다. 비드(89_3)가 무기물을 포함하는 경우, 실리카, 지르코니아, 탄산칼슘, 황산바륨, 티타늄 산화물 중 적어도 어느 하나 일 수 있다. 다만, 이에 제한되는 것은 아니다.
도 20 및 도 21은 도 17의 보호층의 제조 방법을 나타내는 개략도이다.
도 20 및 도 21을 참조하면, 보호층(80_3)의 제조 시, 기재물질층(81'_3)을 형성하는 단계(S200)에서, 기재물질층(81'_3)은 비드(89_3)를 더 포함할 수 있다. 복수의 비드(89_3)는 기재물질층(81'_3) 내에 포함되어 분산된 상태를 유지할 수 있다.
이후, 기재물질층(81'_3)을 경화시켜 기재층(81_3)을 형성하는 단계에서, 비드(89_3)는 적어도 일부 영역이 기재층(81_3)의 일 면(PA_3) 상에 노출되고, 상기 노출된 비드(89_3)는 보호층(80_3)의 출광패턴(85P_3)을 형성할 수 있다. 이에 따라 별도의 몰드(MOLD)를 이용하지 않고, 비드(89_3)를 포함한 보호층(80_3)은 기재층(81_3)의 일 면(PA_3) 상에 출광패턴(85P_3)을 형성할 수 잇다.
한편, 도 18에서는 비드(89_3)가 적어도 일부 영역은 기재층(81_3) 상에 노출되고, 일부 영역은 기재층(81_3) 내에 배치된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 비드(89_3)는 전 영역이 노출되어 기재층(81_3)의 일 면(PA_3) 상에 배치될 수 있다.
도 22는 다른 실시예에 따른 도 17의 Id-Id'선을 따라 자른 단면도이다.
도 22를 참조하면, 일 실시예에 따르면, 보호층(80_4)의 비드(89_4)는 기재층(81_4)의 일 면(PA_4) 상에 배치될 수 있다. 기재물질층(81'_3)을 경화시키는 단계에서, 공정 시간 및 온도 등을 조절하여 비드(89_4)를 기재층(81_4)으로부터 완전히 노출시킬 수 있다. 비드(89_4)는 일부 영역이 기재층(81_4) 내에 함침되지 않고 전 영역이 외부로 노출됨으로써 도 13과 실질적으로 동일한 형태를 갖는 돌출부(85_4)를 형성할 수 있다. 다만, 도 22의 경우, 산란성 입자를 포함하는 비드(89_4)가 기재층(81_4)의 일 면(PA_4) 상에 배치됨으로써, 입사되는 광이 산란될 수 있다. 중복되는 설명은 생략하기로 한다.
한편, 표시 장치(1)는 도 7의 발광 소자(30)와 다른 구조를 갖는 발광 소자(30)를 더 포함할 수 도 있다.
도 23은 다른 실시예에 따른 발광 소자의 개략도이다.
도 23을 참조하면, 발광 소자(30')는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 23의 발광 소자(30')는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 7의 발광 소자(30)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
일 실시예에 따르면, 제1 도전형 반도체(31')는 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 13의 제1 도전형 반도체(31')는 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 원뿔형의 단부가 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(33')은 제1 도전형 반도체(31')의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(33')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(33')은 제1 도전형 반도체(31')의 상단부 및 하단부 상에는 형성되지 않는다. 즉, 활성층(33')은 제1 도전형 반도체(31')의 평행한 측면에만 접촉할 수 있다.
제2 도전형 반도체(32')는 활성층(33')의 외면과 제1 도전형 반도체(31')의 상단부를 둘러싸도록 배치된다. 제2 도전형 반도체(32')는 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 도전형 반도체(32')는 활성층(33')의 평행한 측면과 제1 도전형 반도체(31')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 도전형 반도체(32')는 제1 도전형 반도체(31')의 하단부에는 형성되지 않는다.
전극 물질층(37')은 제2 도전형 반도체(32')의 외면을 둘러싸도록 배치된다. 즉, 전극 물질층(37')의 형상은 실질적으로 제2 도전형 반도체(32')와 동일할 수 있다. 즉, 전극 물질층(37')은 제2 도전형 반도체(32')의 외면에 전면적으로 접촉할 수 있다.
절연막(38')은 전극 물질층(37') 및 제1 도전형 반도체(31')의 외면을 둘러싸도록 배치될 수 있다. 절연막(38')은 전극 물질층(37')을 포함하여, 제1 도전형 반도체(31')의 하단부 및 활성층(33')과 제2 도전형 반도체(32')의 노출된 하단부와 직접 접촉할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
21: 제1 전극 22: 제2 전극
30: 발광 소자
40: 격벽 51: 제1 절연층 52: 제2 절연층
80: 보호층
81: 기재층 85: 돌출부 85P: 출광패턴
89: 비드

Claims (20)

  1. 베이스층;
    상기 베이스층 상에 배치된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되고 광을 방출하는 적어도 하나의 발광 소자; 및
    상기 베이스층 상에 배치되고, 적어도 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 덮도록 배치된 보호층;을 포함하고,
    상기 보호층은 기재층; 및 상기 기재층의 일 면의 적어도 일부 영역이 돌출된 출광패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자에서 방출된 광의 적어도 일부는 상기 출광패턴으로 입사되고, 상기 입사된 광의 적어도 일부는 상기 출광패턴에서 상기 일 면의 상부 방향으로 방출되는 표시 장치.
  3. 제2 항에 있어서,
    상기 출광패턴은 상기 일 면의 적어도 일부 영역이 돌출된 적어도 하나의 돌출부를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 돌출부는 외면이 상기 일 면으로부터 돌출되어 곡률진 형상을 갖는 표시 장치.
  5. 제4 항에 있어서,
    상기 돌출부는 상기 기재층의 상기 일 면 상에서 일 방향으로 연장된 형상을 갖는 표시 장치.
  6. 제4 항에 있어서,
    상기 돌출부의 상기 외면은 상기 일 면으로부터 돌출된 최고점의 높이는 10㎛ 내지 50㎛의 범위를 갖고, 직경은 20㎛ 내지 100㎛의 범위를 갖는 표시 장치.
  7. 제6 항에 있어서,
    상기 돌출부의 상기 외면은 상기 일 면과 이루는 접선각이 30° 내지 80°의 범위를 갖는 표시 장치.
  8. 제7 항에 있어서,
    상기 돌출부는 외면이 상기 일 면으로부터 경사지게 형성된 표시 장치.
  9. 제2 항에 있어서,
    상기 기재층은 투명성 절연물질을 포함하는 표시 장치.
  10. 제2 항에 있어서,
    상기 기재층은 적어도 하나의 비드를 더 포함하고, 상기 출광패턴은 적어도 하나의 상기 비드가 상기 기재층 상에 배치되어 형성된 것인 표시 장치.
  11. 제10 항에 있어서,
    상기 비드는 적어도 일부 영역이 상기 기재층의 상기 일 면 상에 노출된 표시 장치.
  12. 제11 항에 있어서,
    상기 발광 소자에서 방출된 상기 광 중 적어도 일부는 상기 비드로 입사되고, 상기 입사된 광은 상기 비드에서 산란되는 표시 장치.
  13. 제1 항에 있어서,
    상기 베이스층은 상기 발광 소자가 배치된 영역으로 정의되는 발광 영역을 포함하고, 상기 기재층은 상기 베이스층 상에 상기 발광 영역을 덮도록 배치된 표시 장치.
  14. 제13 항에 있어서,
    상기 출광패턴은 상기 기재층 상의 적어도 일부 영역 상에 배치되되 상기 정렬 영역과 중첩되는 표시 장치.
  15. 대상 기판 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 준비하는 단계;
    상기 대상 기판 상에 배치되고, 적어도 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 덮는 기재층을 형성하는 단계; 및
    상기 기재층 상에 상기 기재층의 일 면의 적어도 일부 영역이 돌출된 출광패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 출광패턴은 상기 기재층 상의 적어도 일부 영역 상에 배치되되 상기 발광 소자와 중첩되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 출광패턴을 형성하는 단계는, 상기 기재층의 상기 일 면을 일부 영역이 함몰된 면을 갖는 몰드로 가압하여 성형하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 출광패턴은 상기 일 면의 적어도 일부 영역이 돌출된 적어도 하나의 돌출부를 포함하는 표시 장치의 제조 방법.
  19. 제16 항에 있어서,
    상기 기재층은 적어도 하나의 비드를 더 포함하고, 상기 출광패턴은 적어도 하나의 상기 비드가 상기 기재층 상에 배치되어 형성된 것인 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 출광패턴을 형성하는 단계에서, 상기 기재층에 포함된 상기 비드를 적어도 일부 영역이 상기 일 면 상에 노출되어, 상기 노출된 비드가 상기 출광패턴을 형성하는 표시 장치의 제조 방법.
KR1020190005430A 2019-01-15 2019-01-15 표시 장치 및 이의 제조 방법 KR20200088950A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190005430A KR20200088950A (ko) 2019-01-15 2019-01-15 표시 장치 및 이의 제조 방법
US17/423,463 US20220069178A1 (en) 2019-01-15 2019-11-25 Display device and method for manufacturing same
CN201980089225.XA CN113366642A (zh) 2019-01-15 2019-11-25 显示装置和用于制造显示装置的方法
EP19910310.2A EP3913675A4 (en) 2019-01-15 2019-11-25 DISPLAY DEVICE AND METHOD OF MANUFACTURE THEREOF
PCT/KR2019/016251 WO2020149516A1 (ko) 2019-01-15 2019-11-25 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190005430A KR20200088950A (ko) 2019-01-15 2019-01-15 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200088950A true KR20200088950A (ko) 2020-07-24

Family

ID=71614538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005430A KR20200088950A (ko) 2019-01-15 2019-01-15 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20220069178A1 (ko)
EP (1) EP3913675A4 (ko)
KR (1) KR20200088950A (ko)
CN (1) CN113366642A (ko)
WO (1) WO2020149516A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582442B (zh) * 2020-11-30 2022-09-20 佛山市国星光电股份有限公司 一种模块及模块加工方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649312B1 (en) * 2002-06-12 2003-11-18 Eastman Kodak Company Lenticular imaging with incorporated beads
JP2005175417A (ja) * 2003-07-28 2005-06-30 Ricoh Co Ltd 発光素子アレイ、光書込ユニットおよび画像形成装置
JP4452464B2 (ja) * 2003-08-08 2010-04-21 スタンレー電気株式会社 発光ダイオード
US7745832B2 (en) * 2004-09-24 2010-06-29 Epistar Corporation Semiconductor light-emitting element assembly with a composite substrate
JP2006179572A (ja) * 2004-12-21 2006-07-06 Sharp Corp 発光ダイオード、バックライト装置および発光ダイオードの製造方法
TWI258877B (en) * 2005-05-17 2006-07-21 Young Lighting Technology Inc Method of utilizing the surface mount technology to assemble LED light source, and combination of its LED light source and lens lid
KR100849814B1 (ko) * 2007-03-23 2008-07-31 삼성전기주식회사 Ｌｅｄ 패키지 제조용 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법
DE102008027995B4 (de) * 2007-06-13 2014-08-21 Sharp Kabushiki Kaisha Lineare Lichtquelle
JP2009141051A (ja) * 2007-12-05 2009-06-25 Stanley Electric Co Ltd シリコーン樹脂を用いた発光ダイオード装置
TWI395979B (zh) * 2008-07-04 2013-05-11 A microlens and a mold manufacturing method thereof, and a light emitting device
US8783915B2 (en) * 2010-02-11 2014-07-22 Bridgelux, Inc. Surface-textured encapsulations for use with light emitting diodes
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR101653684B1 (ko) * 2010-05-28 2016-09-02 삼성전자 주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
KR20150098246A (ko) * 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
KR101843501B1 (ko) * 2011-03-30 2018-03-29 서울반도체 주식회사 발광장치
TWI556473B (zh) * 2011-11-28 2016-11-01 隆達電子股份有限公司 發光二極體封裝及製作發光二極體封裝之方法
CN102620215B (zh) * 2012-04-11 2014-08-13 深圳市华星光电技术有限公司 Led背光光源
JP6418200B2 (ja) * 2016-05-31 2018-11-07 日亜化学工業株式会社 発光装置及びその製造方法
JP6777105B2 (ja) * 2018-01-31 2020-10-28 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
US20220069178A1 (en) 2022-03-03
EP3913675A4 (en) 2022-10-12
CN113366642A (zh) 2021-09-07
WO2020149516A1 (ko) 2020-07-23
EP3913675A1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
KR102607698B1 (ko) 표시 장치
KR102661100B1 (ko) 표시 장치
KR102666614B1 (ko) 표시 장치
KR102666627B1 (ko) 표시 장치
KR102587133B1 (ko) 표시 장치
KR102662697B1 (ko) 표시 장치 및 이의 제조 방법
US8878220B2 (en) Light emitting diode with improved luminous efficiency
KR102486391B1 (ko) 고해상도 디스플레이 장치
KR102701115B1 (ko) 표시 장치 및 이의 제조 방법
US10971543B2 (en) Display device
CN107180845B (zh) 显示装置
KR20130130543A (ko) 발광소자 및 그 제조방법
KR20200088948A (ko) 발광 소자 및 이를 포함하는 표시 장치
US20220367756A1 (en) Light emitting element, manufacturing method therefor and display device including same
KR20200146014A (ko) 표시 장치
KR20200088950A (ko) 표시 장치 및 이의 제조 방법
KR20110111799A (ko) 비극성 기판을 채택한 발광 다이오드
US20220384676A1 (en) Display device
KR102114937B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20210010694A (ko) 발광 소자, 이의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal