JP5711874B2 - 発光ダイオードのチップレベルパッケージ - Google Patents

発光ダイオードのチップレベルパッケージ Download PDF

Info

Publication number
JP5711874B2
JP5711874B2 JP2009127957A JP2009127957A JP5711874B2 JP 5711874 B2 JP5711874 B2 JP 5711874B2 JP 2009127957 A JP2009127957 A JP 2009127957A JP 2009127957 A JP2009127957 A JP 2009127957A JP 5711874 B2 JP5711874 B2 JP 5711874B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
electrode
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009127957A
Other languages
English (en)
Other versions
JP2010157679A (ja
Inventor
シュウ チア−リアン
シュウ チア−リアン
シュウ シュウ−ティン
シュウ シュウ−ティン
シエ ミン−シュン
シエ ミン−シュン
ルゥ チ−チアン
ルゥ チ−チアン
ワン アレクサンダー
ワン アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of JP2010157679A publication Critical patent/JP2010157679A/ja
Application granted granted Critical
Publication of JP5711874B2 publication Critical patent/JP5711874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）素子に関し、特に、発光ダイオードのチップレベルパッケージ（Ｃｈｉｐ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）に関する。
発光ダイオードのパッケージ技術が益々重要になっている。従来の発光ダイオードは、他の素子と組み合わせて発光装置を形成する必要がある。図１１は、従来の発光装置の構造を示す図である。図１１に示すように、発光装置６００は、少なくとも一つの回路を有するサブマウント６４と、サブマウント６４に位置する少なくとも一つのはんだ６２と、サブマウント６４に位置し、少なくとも一つの基板５８を有する発光ダイオードチップ４００と、基板５８に位置する半導体エピタキシャルスタック層５４と、半導体エピタキシャルスタック層５４に位置する電極５６と、電気接続構造６６と、を含む。はんだ６２により、発光ダイオードチップ４００をサブマウントに接着固定させ、また、発光ダイオードチップ４００の基板５８とサブマウント６４上の回路との電気的な接続を形成させる。さらに、電気接続構造６６により、発光ダイオードチップ４００の電極５６とサブマウント６４上の回路との電気的な接続を形成させる。ここで、サブマウント６４は、リードフレーム又は大きいサイズのマウント基板であっても良く、これにより、発光装置６００の回路のレイアウトをしやすくなり、また、放熱効果を向上することもできる。しかし、ウェハーレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）技術やチップレベルパッケージ技術、ひいては、三次元パッケージ技術が、射出成型などによりプラスチック製カップ状のパッケージを形成する技術に取って代わっている。なお、コスト削減、軽量化、小型化という角度から言えば、チップレベルパッケージは、実行可能な技術である。
本発明の目的は、チップレベルパッケージ技術により、発光ダイオード素子のパッケージのサイズを縮小しパッケージのプロセスを簡素化すると共に、発光ダイオード素子の光出し効率を向上することにある。
本発明の一実施例によれば、内部に受動素子が埋め込まれる永久基板が提供される。ここで、受動素子は、直列又は並列に半導体エピタキシャル層構造と電気的に接続される。
本発明の一実施例によれば、絶縁材料と高熱伝導率材料との複合による永久基板が提供される。ここで、絶縁材料は、セラミック材料、ガラス又は高分子材料であっても良く、高熱伝導率材料は、銀、銅、石墨、炭化ケイ素又は金であっても良い。また、高熱伝導率材料領域には、放熱効率を向上するための複数の熱伝導用貫通穴がある。
本発明の一実施例によれば、半導体エピタキシャル層構造上に位置する光出しマイクロ構造が提供される。ここで、光出しマクロ構造の形状は、柱状、フレネル（Ｆｒｅｓｎｅｌ）レンズ状又は鋸歯状であり、その目的は、光出し効率を向上することにある。
本発明の一実施例によれば、インプリント技術により形成されるフォトニック結晶（Ｐｈｏｔｏｎｉｃ Ｃｒｙｓｔａｌ）構造が提供される。ここで、フォトニック結晶構造を設置する目的は、発光ダイオードからの光が任意の方向に射出することを防止し、光が上へ射出する機会を大幅に増加することにより、発光ダイオードの発散角度を小さくし発光効率を高くすることにある。
本発明の一実施例によれば、交流電気により操作される光電素子が提供される。ここで、光電素子は、直列に電気的に接続される複数の発光ダイオード素子からなる。
本発明は、チップレベルのパッケージ技術により、発光ダイオード素子のパッケージのサイズを縮小しパッケージのプロセスを簡素化すると共に、発光ダイオード素子の光出し効率を向上することができる。
本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の製作プロセスを示す図である。 本発明の第一実施例による発光ダイオード素子１００の他の構造を示す図である。 本発明の第一実施例による発光ダイオード素子１００の他の構造を示す図である。 本発明の第一実施例による発光ダイオード素子１００の他の構造を示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の製作プロセスを示す図である。 本発明の第二実施例による発光ダイオード素子２００の他の構造を示す図である。 本発明の第二実施例による発光ダイオード素子２００の他の構造を示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の製作プロセスを示す図である。 本発明の第三実施例による発光ダイオード素子３００の他の構造を示す図である。 本発明の第三実施例による発光ダイオード素子３００の他の構造を示す図である。 従来の発光装置の構造を示す図である。
次に、添付した図面を参照しながら、本発明の好適な実施形態を詳細に説明する。
図１Ａ〜図１Ｉを参照しながら本発明の第一実施例による発光ダイオード素子１００の製作プロセスを説明する。まず、図１Ａを参照する。図１Ａに示すように、第一平面１０１ａ及び第二平面１０１ｂを含む成長基板１０１が提供される。成長基板１０１の材料は、アルミナ（ｓａｐｐｈｉｒｅ：サファイア）である。また、成長基板１０１の第一平面１０１ａには、エピタキシャル構造１１６が形成される。エピタキシャル構造１１６は、エピタキシャルプロセスにより形成され、例えば、有機金属化学気相成長法（ＭＯＣＶＤ）、液相成長法（ＬＰＥ）又は分子線エピタキシー（ＭＢＥ）などのエピタキシャルプロセスにより形成される。このエピタキシャル構造１１６は、少なくとも、第一電気特性の半導体層１１０と、活性層１１２と、第二電気特性の半導体層１１４とを含み、ここで、第一電気特性の半導体層１１０は、例えば、ｎ型の（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮ層であり、活性層１１２は、例えば、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮにより形成された多重量子井戸構造であり、第二電気特性の半導体層１１４は、例えば、ｐ型の（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮ層である。また、本実施例の活性層１１２は、例えば、同質構造、単異質構造、双異質構造又は多重量子井戸構造によりスタックされて形成されても良い。図１Ｂを参照する。図１Ｂに示すように、成長基板１０１上のエピタキシャル構造１１６をエッチングすることにより、パターン化半導体構造１１８を形成する。図１Ｃを参照する。図１Ｃに示すように、第一電気特性の半導体層１１０と第二電気特性の半導体層１１４にそれぞれ第三電極１２０ａと第四電極１２０ｂを形成する。図１Ｄを参照する。図１Ｄに示すように、一時基板１０２を提供し、そして、接続層１２２によりパターン化半導体構造１１８と該一時基板１０２とを接続させる。図１Ｅを参照する。図１Ｅに示すように、研磨又はエッチングの方法で、成長基板１０１の少なく一部を除去することにより、成長基板の厚みを約１０μｍにさせる。図１Ｆを参照する。図１Ｆに示すように、成長基板１０１の第二平面１０１ｂに反射層１２４と金属接着層１２６を順に形成する。そして、図１Ｇに示すように、金属接着層１２６、反射層１２４及び成長基板１０１などを切断する。それから、図１Ｈに示すように、パターン化の半導体構造１１８、成長基板１０１及び反射層１２４の側壁に絶縁層１２７を形成する。また、絶縁層１２７は、例えば、窒化シリコン又は酸化シリコンであっても良く、パターン化半導体構造１１８は、Ｇａ、Ａｌ、Ｉｎ、Ａｓ、Ｐ及びＮからなるグループより選択される一つ以上の物質を含んでも良い。
図１Ｉを参照する。図１Ｉに示すように、第一平面１０３ａと第二平面１０３ｂを含む永久基板１０３を提供する。永久基板１０３の材料は、セラミック材料、ガラス、複合材料又は高分子材料であっても良い。永久基板１０３には、永久基板１０３全体を貫通する複数の貫通穴を形成し、そして、当該複数の貫通穴には、導電物質１３０が充填される。また、永久基板１０３の第一平面１０３ａと第二平面１０３ｂにそれぞれ第一電極１３２ａと第二電極１３２ｂを形成する。図１Ｊに示すように、金属接着層１２６により、図１Ｈに示す構造と図１Ｉに示す永久基板とを接着させ、そして、一時基板１０２と接続層１２２を除去する。それから、図１Ｋに示すように、電気メッキ又はコーティングに関連する製作プロセスにより電気接続構造１３４を形成し、また、この電気接続構造１３４により発光ダイオードの第三電極１０２ａ及び第四電極１０２ｂと、永久基板１０３の第一電極１３２ａとを接続させる。次に、切断することにより図１Ｌに示すような構造の発光ダイオード素子１００を形成する。よって、発光ダイオード素子１００は、永久基板１０３の第二電極１３２ｂにより発光装置の回路板と電気的に接続されるので、サブマウントと接続することにより放熱効果を達成する必要がなくなる。
図２を参照する。図２に示すように、発光ダイオード素子１００の永久基板は、絶縁材料と高熱伝導率材料の複合により形成されても良い。ここで、絶縁材料は、セラミック材料、ガラス又は高分子材料であっても良く、高熱伝導率材料は、銀、銅、石墨、炭化ケイ素又は金であっても良い。また、高熱伝導率材料領域には、放熱の効果を達成するための複数の熱伝導用貫通穴１４０が形成される。
図３を参照する。図３に示すように、発光ダイオード素子１００の第一電気特性の半導体層１１０の表面の、電極が覆われない領域、及び、第二電気特性の半導体層１１４の表面の、電極が覆われない領域に、それぞれ、光出しマイクロ構造１３６を形成する。光出しマイクロ構造１３６の形状は、柱状、フレネルレンズ状又は鋸歯状であっても良く、この光出しマイクロ構造を設置する目的は、光出し効率を向上することにある。
図４を参照する。図４に示すように、発光ダイオード素子１００の第一電気特性の半導体層１１０の表面の、電極が覆われない領域、及び、第二電気特性の半導体層１１４の表面の、電極が覆われない領域に、それぞれ、フォトニック結晶構造１３７を形成しても良い。このフォトニック結晶構造１３７は、発光ダイオードからの光が任意の方向に射出することを防止し、光が上へ射出する機会を大幅に増加することにより、発光ダイオードの発散角度を小さくし発光効率を高くすることができる。
本発明の第二実施例による発光ダイオード素子２００の製作プロセスは、その前半が第一実施例の図１Ａ〜図１Ｄに示したステップと同じである。図５Ａを参照する。図５Ａに示すように、化学的な選択性エッチング又は研磨により、成長基板１０１を除去する。図５Ｂを参照する。図５Ｂに示すように、第一電気特性の半導体層１１０の下方に絶縁反射層１２４と金属接着層１２６を順に形成する。それから、図５Ｃに示すように、金属接着層１２６と絶縁反射層１２４を切断し、そして、図５Ｄに示すように、パターン化半導体構造１１８及び絶縁反射層１２４の側壁に絶縁層１２７を形成する。絶縁層１２７は、例えば、窒化シリコン又は酸化シリコンであっても良い。
図５Ｅを参照する。図５Ｅに示すように、第一平面１０３ａと第二平面１０３ｂを含む永久基板１０３を提供する。永久基板１０３の材料は、セラミック材料、ガラス、複合材料又は高分子材料であっても良い。永久基板１０３には、永久基板１０３全体を貫通する複数の貫通穴を形成し、そして、この複数の貫通穴には、導電物質１３０が充填される。また、永久基板１０３の第一平面１０３ａと第二平面１０３ｂにそれぞれ第一電極１３２ａと第二電極１３２ｂを形成する。図５Ｆに示すように、金属接着層１２６により、図５Ｄの構造と図５Ｅの永久基板とを接着させ、一時基板１０２及び接続層１２２を除去する。それから、図５Ｇに示すように、電気メッキ又はコーティングに関連する製作プロセスにより電気接続構造１３４を形成し、また、この電気接続構造１３４により発光ダイオードの第三電極１０２ａ及び第四電極１０２ｂと、永久基板１０３の第一電極１３２ａとを接続させる。最後に、切断することにより図５Ｈに示すような構造の発光ダイオード素子２００を形成する。よって、発光ダイオード素子２００は、永久基板１０３の第二電極１３２ｂにより発光装置の回路板と電気的に接続するので、サブマウントと接続することにより放熱効果を達成する必要がなくなる。
図６を参照する。図６に示すように、発光ダイオード素子２００の第一電気特性の半導体層１１０の表面の、電極が覆われない領域、及び、第二電気特性の半導体層１１４の表面の、電極が覆われない領域に、それぞれ、光出しマイクロ構造１３６を形成する。光出しマイクロ構造１３６の形状は、柱状、フレネルレンズ状又は鋸歯状であっても良く、この光出しマイクロ構造を設置する目的は、光出し効率を向上することにある。
図７を参照する。図７に示すように、発光ダイオード素子２００の第一電気特性の半導体層１１０の表面の、電極が覆われない領域、及び、第二電気特性の半導体層１１４の表面の、電極が覆われない領域に、それぞれ、フォトニック結晶構造１３７を形成しても良い。このフォトニック結晶構造１３７は、発光ダイオードからの光が任意の方向に射出することを防止し、光が上へ射出する機会を大幅に増加することにより、発光ダイオードの発散角度を小さくし発光効率を高くすることができる。
図８Ａ〜図８Ｇを参照しながら本発明の第三実施例による発光ダイオード素子３００の製作プロセスを説明する。まず、図８Ａを参照する。図８Ａに示すように、第一平面１０１ａ及び第二平面１０１ｂを含む成長基板１０１が提供される。成長基板１０１の材料は、ガリウムヒ素（ＧａＡｓ）である。また、成長基板１０１の第一平面１０１ａには、エピタキシャル構造１１６が形成される。エピタキシャル構造１１６は、エピタキシャルプロセスにより形成され、例えば、有機金属化学気相成長法（ＭＯＣＶＤ）、液相成長法（ＬＰＥ）又は分子線エピタキシー（ＭＢＥ）などのエピタキシャルプロセスにより形成される。このエピタキシャル構造１１６は、少なくとも、第一電気特性の半導体層１１０と、活性層１１２と、第二電気特性の半導体層１１４とを含み、ここで、第一電気特性の半導体層１１０は、例えば、ｎ型の（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層であり、活性層１１２は、例えば、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにより形成された多重量子井戸構造であり、第二電気特性の半導体層１１４は、例えば、ｐ型の（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層である。また、本実施例の活性層１１２は、例えば、同質構造、単異質構造、双異質構造又は多重量子井戸構造によりスタックされて形成されても良い。次に、エピタキシャル構造１１６上に透明接着層１３８を形成する。
図８Ｂを参照する。図８Ｂに示すように、第一平面１０３ａと第二平面１０３ｂを含む永久基板１０３を提供する。永久基板１０３の材料は、セラミック材料、ガラス、複合材料又は高分子材料であっても良い。永久基板１０３には、永久基板１０３全体を貫通する複数の貫通穴を形成し、当該複数の貫通穴には、導電物質１３０が充填される。また、永久基板１０３の第一平面１０３ａと第二平面１０３ｂにそれぞれ第一電極１３２ａと第二電極１３２ｂを形成する。次に、永久基板１０３の第一平面１０３の、第一電極１３２ａ以外の領域に、透明接着層１３８を形成する。図８Ｃに示すように、この透明接着層１３８により、図８Ａの構造と図８Ｂの永久基板１０３とを接着させる。図８Ｄを参照する。図８Ｄに示すように、化学的な選択性エッチング又は研磨により成長基板１１０を除去し、エピタキシャル構造１１６及び透明接着層１３８をエッチングすることにより、パターン化半導体構造１１８を形成する。図８Ｅを参照する。図８Ｅに示すように、第一電気特性の半導体構造１１０及び第二電気特性の半導体構造１１４にそれぞれ第三電極１２ａと第四電極１２０ｂを形成する。そして、パターン化半導体構造１１８の側壁に絶縁層１２７を形成する。それから、図８Ｆに示すように、電気メッキ又はコーティングに関連する製作プロセスにより電気接続構造１３４を形成し、また、この電気接続構造１３４により発光ダイオードの第三電極１０２ａ及び第四電極１０２ｂと、永久基板１０３の第一電極１３２ａとを接続させる。最後に、切断することにより図８Ｇに示すような構造の発光ダイオード素子３００を形成する。よって、発光ダイオード素子３００は、永久基板１０３の第二電極１３２ｂにより発光装置の回路板と電気的に接続するので、サブマウントと接続することにより放熱効果を達成する必要がなくなる。
図９を参照する。図９に示すように、発光ダイオード素子３００の第一電気特性の半導体層１１０の表面の、電極が覆われない領域、及び、第二電気特性の半導体層１１４の表面の、電極が覆われない領域に、それぞれ、光出しマイクロ構造１３６を形成する。光出しマイクロ構造１３６の形状は、柱状、フレネルレンズ状又は鋸歯状であっても良く、この光出しマイクロ構造を設置する目的は、光出し効率を向上することにある。
図１０を参照する。図１０に示すように、発光ダイオード素子３００の第一電気特性の半導体層１１０の表面の、電極が覆われない領域、及び、第二電気特性の半導体層１１４の表面の、電極が覆われない領域に、それぞれ、フォトニック結晶構造１３７を形成しても良い。このフォトニック結晶構造１３７は、発光ダイオードからの光が任意の方向に射出することを防止し、光が上へ射出する機会を大幅に増加することにより、発光ダイオードの発散角度を小さくし発光効率を高くすることができる。
また、チップ製作プロセスにおいて、複数の電極を直列に接続することにより、交流電気による操作を実現しても良い。さらに、空間を節約するために、永久基板の内部には、抵抗又はコンデンサーなどの受動素子が埋め込まれても良い。
以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の範囲に属する。
１００、２００、３００ 発光ダイオード素子
１０１ 成長基板
１０１ａ 成長基板の第一平面
１０１ｂ 成長基板の第二平面
１０２ 一時基板
１０３ 永久基板
１１０ 第一電気特性の半導体層
１１２ 活性層
１１４ 第二電気特性の半導体層
１１６ エピタキシャル構造
１１８ パターン化半導体構造
１２０ａ 第三電極
１２０ｂ 第四電極
１２２ 接続層
１２４ 反射層
１２６ 金属接着層
１２７ 絶縁層
１３０ 導電物質
１３２ａ 第一電極
１３２ｂ 第二電極
１３４ 電気接続構造
１３６ 光出しマイクロ構造
１３７ フォトニック結晶構造
１３８ 透明接着層
１４０ 熱伝導用貫通穴
５４ 半導体エピタキシャルスタック層
５６ 電極
５８ 基板
６２ はんだ
６４ サブマウント
６６ 電気接続構造
４００ 発光ダイオードチップ
６００ 発光装置

Claims (14)

  1. 発光ダイオード素子であって、
    第一平面及び第二平面を有する永久基板と、
    前記永久基板の前記第一平面に位置する第一電極と、
    前記永久基板の前記第一平面において前記第一電極以外の領域に位置する接着層と、
    前記接着層に位置し、少なくとも、第一型半導体層と第二型半導体層とを含むパターン化半導体構造と、
    前記パターン化半導体構造に位置し、且つ、前記第一型半導体層及び前記第二型半導体層とそれぞれ電気的に接続される第三電極及び第四電極と、
    前記接着層と前記パターン化半導体構造との間に位置する成長基板と、
    前記成長基板と接着層との間に位置する反射層と、
    前記パターン化半導体構造、前記成長基板及び前記反射層の側壁に位置し、且つ、前記第三電極及び前記第四電極を前記第一電極と電気的に接続させるための電気接続構造と、
    前記電気接続構造と、前記パターン化半導体構造、前記成長基板及び前記反射層の側壁との間に位置し、前記パターン化半導体構造、前記成長基板及び前記反射層を前記電気接続構造と絶縁させるための絶縁層と、
    を含む、発光ダイオード素子。
  2. 前記成長基板は、研磨により薄くされ得る、請求項１に記載の発光ダイオード素子。
  3. 前記永久基板は、熱伝導用貫通穴をさらに有する、請求項１に記載の発光ダイオード素子。
  4. 前記永久基板には受動素子が埋め込まれることが可能であり、且つ、前記受動素子と前記パターン化半導体構造との間は直列方式又は並列方式で電気的に接続されることが可能である、請求項１に記載の発光ダイオード素子。
  5. 前記永久基板の材料は、セラミック材料、ガラス、複合材料又は高分子材料である、請求項１に記載の発光ダイオード素子。
  6. 前記パターン化半導体構造は、Ｇａ、Ａｌ、Ｉｎ、Ａｓ、Ｐ及びＮからなるグループより選択される一つ以上の物質を含む、請求項１に記載の発光ダイオード素子。
  7. 前記パターン化半導体構造上に位置する光出しマイクロ構造をさらに含む、請求項１に記載の発光ダイオード素子。
  8. 前記光出しマイクロ構造の形状は、柱状、フレネルレンズ状又は鋸歯状である、請求項７に記載の発光ダイオード素子。
  9. 前記パターン化半導体構造上に位置するフォトニック結晶構造をさらに含む、請求項１に記載の発光ダイオード素子。
  10. 前記絶縁層は、窒化シリコン又は酸化シリコンである、請求項１に記載の発光ダイオード素子。
  11. 前記永久基板の前記第二平面に位置する第二電極をさらに含む、請求項１に記載の発光ダイオード素子。
  12. 前記永久基板は、導電物質が充填される複数の貫通穴を有し、前記第一電極と前記第二電極との間は、当該複数の貫通穴により導通される、請求項１１に記載の発光ダイオード素子。
  13. 交流電気により操作される光電素子であって、
    回路板と、
    前記回路板に位置する複数の発光ダイオード素子と、
    を含み、
    前記発光ダイオード素子は、請求項１に記載の発光ダイオードである、光電素子。
  14. 前記複数の発光ダイオード素子の間は、直列方式で電気的に接続される、請求項１３に記載の光電素子。
JP2009127957A 2008-12-30 2009-05-27 発光ダイオードのチップレベルパッケージ Active JP5711874B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW97151602A TWI473246B (zh) 2008-12-30 2008-12-30 發光二極體晶粒等級封裝
TW097151602 2008-12-30

Publications (2)

Publication Number Publication Date
JP2010157679A JP2010157679A (ja) 2010-07-15
JP5711874B2 true JP5711874B2 (ja) 2015-05-07

Family

ID=42283763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127957A Active JP5711874B2 (ja) 2008-12-30 2009-05-27 発光ダイオードのチップレベルパッケージ

Country Status (3)

Country Link
US (1) US8344412B2 (ja)
JP (1) JP5711874B2 (ja)
TW (1) TWI473246B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692274B2 (en) * 2009-02-24 2014-04-08 Industrial Technology Research Institute Light emitting diode package structure
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101194844B1 (ko) 2010-11-15 2012-10-25 삼성전자주식회사 발광소자 및 그 제조방법
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
CN102185073B (zh) * 2011-04-01 2012-09-19 厦门市三安光电科技有限公司 一种倒装发光二极管及其制作方法
CN102255034B (zh) * 2011-07-15 2013-05-08 中国科学院半导体研究所 发光二极管封装结构
DE102011052605B4 (de) * 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
TW201310706A (zh) * 2011-08-22 2013-03-01 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
KR101128261B1 (ko) * 2011-11-29 2012-03-22 박진성 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
TWI535077B (zh) 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
KR101928328B1 (ko) * 2012-07-26 2018-12-12 안상정 반도체 발광소자
TWI484673B (zh) * 2012-08-22 2015-05-11 Phostek Inc 半導體發光裝置
CN103840054A (zh) * 2012-11-20 2014-06-04 展晶科技(深圳)有限公司 发光二极管芯片
TWI499091B (zh) * 2012-12-18 2015-09-01 Genesis Photonics Inc 發光裝置
KR101881446B1 (ko) 2013-01-25 2018-07-24 삼성전자주식회사 발광 소자 패키지의 제조 방법
TWI578565B (zh) * 2013-09-17 2017-04-11 隆達電子股份有限公司 發光二極體
TWI506824B (zh) * 2013-10-28 2015-11-01 Lextar Electronics Corp 發光二極體封裝結構及其製造方法
JP2015153793A (ja) * 2014-02-11 2015-08-24 豊田合成株式会社 半導体発光素子とその製造方法および発光装置
TWI638468B (zh) * 2014-05-19 2018-10-11 晶元光電股份有限公司 光電元件及其製造方法
TWI614920B (zh) 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
TWI578581B (zh) * 2014-11-18 2017-04-11 錼創科技股份有限公司 發光元件
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102530758B1 (ko) 2016-06-21 2023-05-11 삼성전자주식회사 반도체 발광소자 패키지
US11515456B2 (en) * 2019-02-21 2022-11-29 Innolux Corporation LED with light adjusting layer extending past the LED
CN112582511B (zh) * 2019-09-30 2022-08-02 成都辰显光电有限公司 微发光二极管芯片及显示面板
CN112635630B (zh) * 2020-12-31 2022-05-03 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
US6412971B1 (en) * 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
KR20050044518A (ko) * 2001-11-19 2005-05-12 산요덴키가부시키가이샤 화합물 반도체 발광 소자 및 그 제조 방법
JP2004031669A (ja) * 2002-06-26 2004-01-29 Seiko Epson Corp 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
US7928455B2 (en) * 2002-07-15 2011-04-19 Epistar Corporation Semiconductor light-emitting device and method for forming the same
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
TWI223900B (en) * 2003-07-31 2004-11-11 United Epitaxy Co Ltd ESD protection configuration and method for light emitting diodes
US6942360B2 (en) * 2003-10-01 2005-09-13 Enertron, Inc. Methods and apparatus for an LED light engine
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
EP2144286A3 (en) * 2004-06-30 2011-03-30 Seoul Opto Device Co., Ltd. Light emitting element with a plurality of light emitting diodes bonded, method of manufacturing the same, and light emitting device using the same
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
TWI290377B (en) * 2005-06-20 2007-11-21 Global Fiberoptics Inc Light emitting apparatus and fabricated method thereof
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
US7687811B2 (en) * 2006-03-21 2010-03-30 Lg Electronics Inc. Vertical light emitting device having a photonic crystal structure
JP5196097B2 (ja) * 2006-08-29 2013-05-15 日亜化学工業株式会社 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置
JP2008270616A (ja) * 2007-04-23 2008-11-06 Rohm Co Ltd 半導体発光装置の製造方法および半導体発光装置
TWI372478B (en) * 2008-01-08 2012-09-11 Epistar Corp Light-emitting device
US8058669B2 (en) * 2008-08-28 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode integration scheme

Also Published As

Publication number Publication date
TW201025556A (en) 2010-07-01
TWI473246B (zh) 2015-02-11
US20100163907A1 (en) 2010-07-01
JP2010157679A (ja) 2010-07-15
US8344412B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
JP5711874B2 (ja) 発光ダイオードのチップレベルパッケージ
US7897981B2 (en) Light emitting device and method of manufacturing the same
US8674383B2 (en) Solid state lighting device on a conductive substrate
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
US8828756B2 (en) Wafer level light-emitting device package and method of manufacturing the same
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
KR20100035846A (ko) 발광 소자 및 그 제조방법
JP5276680B2 (ja) 発光素子パッケージ、照明システム
TWI455357B (zh) 發光裝置及其製造方法
CN113169253A (zh) 微型发光二极管以及微型发光二极管的制造方法
KR101203138B1 (ko) 발광소자와 그 제조방법
CN101783377B (zh) 发光二极管晶粒等级封装
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법
CN109830498B (zh) 一种半导体发光元件
KR100644215B1 (ko) 발광소자와 그 제조방법
KR101138948B1 (ko) 고효율 발광 다이오드
KR101115538B1 (ko) 발광소자와 그 제조방법
KR101775664B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101337613B1 (ko) 발광소자와 그 제조방법
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101637583B1 (ko) 발광소자 및 그 제조방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140603

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5711874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250