CN112635630B - 一种发光二极管及其制造方法 - Google Patents
一种发光二极管及其制造方法 Download PDFInfo
- Publication number
- CN112635630B CN112635630B CN202011626420.2A CN202011626420A CN112635630B CN 112635630 B CN112635630 B CN 112635630B CN 202011626420 A CN202011626420 A CN 202011626420A CN 112635630 B CN112635630 B CN 112635630B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- bonding
- pad
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000004806 packaging method and process Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 42
- 210000004349 growth plate Anatomy 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 174
- 239000000463 material Substances 0.000 description 18
- 229910002601 GaN Inorganic materials 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 6
- 230000006798 recombination Effects 0.000 description 6
- 238000005215 recombination Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- -1 gallium nitride compound Chemical class 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本申请涉及半导体技术领域，具体公开了一种发光二极管及其制造方法，该发光二极管包括：封装衬底，封装衬底包括封装板体以及贯穿封装板体设置的第一焊盘和第二焊盘；外延单元，外延单元以键合方式固定于封装衬底的一侧主表面上，且包括层叠设置的第一半导体层、有源层以及第二半导体层，其中第一焊盘与第一半导体层电连接，第二焊盘与第二半导体层电连接。通过上述方式，本申请不需要在外部打线电连接焊盘与半导体层，得到一种新外形结构的无打线发光二极管，有效提高发光二极管的可靠性和良率。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种发光二极管及其制造方法。
背景技术
发光二极管封装的目的是为了确保LED芯片正确地做电连接，机械性地保护LED芯片减低其受到机械、热、潮湿及其他种种的外来冲击。传统垂直发光二极管的封装工艺中，其中一个电极为打线电极，在打线电极接入外部电源时实现电流的注入。
本申请发明人在长期研发过程中，发现上述传统封装工艺中容易出现打线不牢以及金线断裂的情况，进而降低器件的可靠性和良率。
发明内容
基于此，本申请提供一种发光二极管及其制造方法，不需要在外部打线电连接焊盘与半导体层，得到一种新外形结构的无打线发光二极管，有效提高发光二极管的可靠性和良率。
为解决上述技术问题，本申请采用的一个技术方案是：提出一种发光二极管，该发光二极管包括：封装衬底，封装衬底包括封装板体以及贯穿封装板体设置的第一焊盘和第二焊盘；外延单元，外延单元以键合方式固定于封装衬底的一侧主表面上，且包括层叠设置的第一半导体层、有源层以及第二半导体层，其中第一焊盘与第一半导体层电连接，第二焊盘与第二半导体层电连接。
为解决上述技术问题，本申请采用的另一个技术方案是：提出一种发光二极管的制造方法，该制造方法包括：提供一封装衬底，封装衬底包括封装板体以及贯穿封装板体设置的第一焊盘和第二焊盘；提供生长衬底，生长衬底包括生长板体以及生长于生长板体上的外延单元，外延单元包括层叠设置的第一半导体层、有源层以及第二半导体层；将外延单元键合固定于封装衬底上；对外延单元进行蚀刻，以暴露第一焊盘和第二焊盘；在第一焊盘与第一半导体层之间以及第二焊盘与第二半导体层之间形成电连接。
区别于现有技术的情况，本申请的第一焊盘和第二焊盘贯穿封装板体设置且不再外设于发光二极管表面，而外延单元以键合方式固定于封装衬底的一侧主表面上，第一焊盘与外延单元的第一半导体层电连接，第二焊盘与外延单元的第二半导体层电连接，不需要在外部打线电连接焊盘与半导体层，得到一种新外形结构的无打线发光二极管，有效提高发光二极管的可靠性和良率。此外，由于本申请发光二极管无需再进行传统的封装工艺就直接进行焊接使用，因此，相较于传统的垂直发光二极管，本申请的发光二极管体积更小。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请第一实施例提供的发光二极管的结构示意图；
图2是本申请第二实施例提供的发光二极管的结构示意图；
图3是本申请第三实施例提供的发光二极管的结构示意图；
图4是本申请第四实施例提供的发光二极管的结构示意图；
图5是本申请第五实施例提供的发光二极管的结构示意图；
图6是图4中封装衬底的结构示意图；
图7是本申请发光二极管的制造方法对应的结构示意图；
图8是本申请第一实施例提供的发光二极管的制造方法的流程示意图；
图9是第二实施例提供的发光二极管的制造方法的流程示意图；
图10是第三实施例提供的发光二极管的制造方法的流程示意图；
图11是第四实施例提供的发光二极管的制造方法的流程示意图；
图12是第五实施例提供的发光二极管的制造方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
传统的垂直发光二极管包括衬底、外延单元、第一电极以及第二电极，其中，外延单元包括依次设置在衬底上的第一半导体层(例如p型GaN层)、量子肼层以及第二半导体层(例如n型GaN层)、第一电极与第一半导体层电连接，第二电极与第二半导体层电连接。在传统垂直发光二极管的封装工艺，第一电极设置在衬底远离第一半导体层的一侧，可在衬底远离外延单元的一侧形成背金层，该背金层与第一电极的焊盘电连接，而第二电极的焊盘则外设于第二半导体层的表面，第二电极的焊盘通过打线工艺接合外接电源，本申请的发明人发现上述结构容易出现打线不牢以及金线断裂的情况，进而降低发光二极管的可靠性和良率。
鉴于此，本申请提出了一种发光二极管，该发光二极管的光波可以为UVC、UVB、UVA、紫光、蓝光、绿光、黄光、红光及红外光等。
如图1所示，该发光二极管100包括：封装衬底10以及外延单元20，外延单元20以键合方式固定于封装衬底10的一侧主表面上。其中，封装衬底10包括封装板体11以及贯穿封装板体11设置的第一焊盘15和第二焊盘16。
具体而言，封装板体11的材料具有良好导热性能，例如封装板体11的材料可以为氧化铝、氮化铝、硅、铜及其合金等。在封装板体11内开设有多个贯通孔，可根据产品需求定义贯通孔的数量、形状、大小、单元间距及排列方式，在此不做限定。其中，多个贯通孔可通过激光、刻蚀、钻孔等技术实现，贯通孔的内壁处形成有绝缘层50，其中，绝缘层50的材料可以为氧化硅、氧化铝、氮化硅等无机材料。
通过化学蒸镀、无电镀、电镀、印刷、喷布、溅镀或真空沉积等技术在贯通孔内形成第一焊盘15和第二焊盘16，且第一焊盘15和第二焊盘16至少凸设于封装板体11朝向外延单元20的一侧上。第一焊盘15和第二焊盘16的材料可以为金(Au)或其共晶体。需要说明的是，第一焊盘15与封装衬底10之间绝缘，且第二焊盘16与封装衬底10之间绝缘。
外延单元20包括层叠设置的第一半导体层21、有源层22以及第二半导体层23，第一焊盘15与第一半导体层21电连接，第二焊盘16与第二半导体层23电连接。
其中，第一半导体层21可以为N型半导体层，其主要作用是提供复合发光的电子，进一步地，N型半导体层的材料可以采用N型掺杂的氮化镓系化合物半导体(例如GaN、AlGaN、InGaN等)。有源层22为电子-空穴复合区域，可以具有单异质结、双异质结、单量子肼和多量子肼的结构。第二半导体层23可以为P型半导体层，其主要作用是提供复合发光的空穴，进一步地，P型半导体层的材料可以采用P型掺杂的氮化镓系化合物半导体(例如GaN、AlGaN、InGaN等)。
区别于现有技术的情况，本申请的第一焊盘15和第二焊盘16贯穿封装板体11设置且不再外设于发光二极管100表面，而外延单元20以键合方式固定于封装衬底10的一侧主表面上，第一焊盘15与外延单元20的第一半导体层21电连接，第二焊盘16与外延单元20的第二半导体层23电连接，不需要在外部打线电连接焊盘与半导体层，得到一种新外形结构的无打线发光二极管100，有效提高发光二极管100的可靠性和良率。此外，由于本申请发光二极管100无需再进行传统的封装工艺就直接进行焊接使用，因此，相较于传统的垂直发光二极管，本申请的发光二极管100体积更小。
在一实施例中，如图3所示，发光二极管100进一步包括：第一桥接电极30和第二桥接电极40，其中第一桥接电极30电连接第一焊盘15和第一半导体层21，第二桥接电极40电连接第二焊盘16和第二半导体层23。
具体而言，第一桥接电极30和第二桥接电极40用于协助电流传输，第一桥接电极30和第二桥接电极40的材料可以为铝、银、钛、镍、金、铂、铬。等金属材料。
在一实施例中，如图2所示，封装衬底10进一步包括第一绝缘键合层13，外延单元20进一步包括第二绝缘键合层14，其中，第一绝缘键合层13设置于封装衬底10朝向外延单元20的一侧，第二绝缘键合层14设置于外延单元20朝向封装衬底10的一侧。
其中，第一绝缘键合层13包覆封装板体11朝向外延单元20的一侧、第一桥接电极30朝向外延单元20的一侧以及第二桥接电极40朝向外延单元20的一侧，第二绝缘键合层14包覆外延单元20朝向封装衬底10的一侧。
通过第一绝缘键合层13与第二绝缘键合层14之间的键合实现外延单元20与封装衬底10之间的固定。
具体而言，第一绝缘键合层13与第二绝缘键合层14可包括由诸如氧化硅、氧化铝、氮化硅等可进行键合的无机材料制成的单层或多层。
第一绝缘键合层13和第二绝缘键合层14彼此键合，第一桥接电极30贯穿第一绝缘键合层13和第二绝缘键合层14并电连接第一焊盘15，第二桥接电极40贯穿第一绝缘键合层13和第二绝缘键合层14并电连接第二焊盘16。
可以理解的是，为了保证发光二极管100的密封性，第一绝缘键合层13朝向外延单元20的表面以及第二绝缘键合层14朝向封装衬底10的表面应当平整。为了使第一绝缘键合层13和第二绝缘键合层14的表面具有更好的平整度。为增强第一绝缘键合层13和第二绝缘键合层14的表面清洁度，提高键合效果，在键合之前，可对抛光后的表面进行等离子体清洗。
传统打线工艺中通常需要蚀刻掉部分外延单元以裸露出衬底，并在裸露的衬底上制造打线电极，本申请的发明人发现，上述传统工艺会造成发光二极管有效发光面积的损失，降低发光二极管的发光效率。区别于现有技术，本申请实施例中第一桥接电极30和第二桥接电极40可以以沉积方式形成于外延单元20的侧壁上，如此一来，不需要蚀刻外延单元20，外延单元20与封装衬底10在同一俯视面上的投影面积基本一致，不会造成有效发光面积的损失，能够提高发光二极管100的发光效率。
需要说明的是，发光二极管100进一步包括包覆外延单元20的侧壁以及外延单元20背离封装衬底10的一侧的绝缘层50，且绝缘层50在外延单元20背离封装衬底10的一侧形成有通孔。其中，至少部分第一桥接电极30和第二桥接电极40形成在该绝缘层50背离外延单元20的一侧。
进一步地，第一半导体层21位于有源层22远离封装衬底10的一侧，第一桥接电极30沿外延单元20的侧壁延伸至外延单元20背离封装衬底10的一侧，并进一步延伸至通孔内，且第一桥接电极30电连接第一半导体层21。
进一步地，如图4所示，第二半导体层23位于有源层22朝向封装衬底10的一侧，外延单元20进一步包括设置于第二半导体层23朝向封装衬底10的一侧的接触电极24，接触电极24与第二半导体层23电连接。
其中，接触电极24经绝缘层50外露，第二桥接电极40与接触电极24电连接，即第二焊盘16依次通过第二桥接电极40、接触电极24电连接第二半导体层23。
具体而言，接触电极24可以作为反射镜，以反射外延单元20所产生的光线。该接触电极24可以包括依次层叠在第二半导体层23远离有源层22的一侧的氧化铟锡(ITO)层以及其他的金属反射镜层或DBR反射镜层。在其他实施例中，该接触电极24可以同时具备反射镜和欧姆接触的功能，如包括银(Ag)、铝(Al)、镍(Ni)、铬(Cr)、铂(Pt)、或其他适当金属的金属反射镜。
进一步地，如图5所示，在一实施例中，第一桥接电极30和/或第二桥接电极40可以被第一绝缘键合层13、第二绝缘键合层14以及绝缘层50包覆，以增加对第一桥接电极30和/或第二桥接电极40的漏电风险的防护。
在一实施例中，如图6所示，第一焊盘15和第二焊盘16分别包括第一盘体151、161、第二盘体152、162以及连接体153、163，第一盘体151、161和第二盘体152、162设置于封装板体11的相对两侧主表面上，连接体153、163贯穿封装板体11并电连接第一盘体151、161和第二盘体152、162，其中平行于封装板体11的主表面的横截面上，第一盘体151、161和第二盘体152、162的横截面积大于连接体的横截面积。
具体而言，第一盘体151、161、第二盘体152、162以及连接体153、163为一体成型结构，其中，连接体与封装板体11的内壁之间绝缘，第一盘体151、161与封装板体11的一侧主表面之间绝缘，第二盘体152、162与封装板体11的一侧主表面之间绝缘。
图7所示为根据本申请的发光二极管100在制造过程的不同阶段中的视图。为了便于说明和理解，发光二极管100显示为在制造过程中的个别器件。然而，应该明白，多个发光二极管100通常在晶圆级上制造，而个别的发光二极管100会在随后的工艺步骤中单个化。尽管如此，本文所述的制造方法也可用于制造单一的器件。还应明白，虽然在下文中以特定顺序来显示制造步骤，该发光二极管100可用不同顺序的步骤来制造，并且可包括额外或较少的步骤。
根据本申请第一实施例提供的发光二极管100的制造方法，该方法用于制造上述实施例中的发光二极管100，如图8所示，该方法包括：
S10：提供一封装衬底10，封装衬底10包括封装板体11以及贯穿封装板体11设置的第一焊盘15和第二焊盘16。
具体而言，封装板体11的材料具有良好导热性能，例如封装板体11的材料可以为氧化铝、氮化铝、硅、铜及其合金等。在封装板体11内开设有多个贯通孔，可根据产品需求定义贯通孔的数量、形状、大小、单元间距及排列方式，在此不做限定。其中，多个贯通孔可通过激光、刻蚀、钻孔等技术实现。贯通孔的内壁处形成有绝缘层50。
通过化学蒸镀、无电镀、电镀、印刷、喷布、溅镀或真空沉积等技术在贯通孔内形成第一焊盘15和第二焊盘16，且第一焊盘15和第二焊盘16至少凸设于封装板体11朝向外延单元20的一侧上。第一焊盘15和第二焊盘16的材料可以为金(Au)或其共晶体。需要说明的是，第一焊盘15与封装衬底10之间绝缘，且第二焊盘16与封装衬底10之间绝缘。
S20：提供生长衬底，生长衬底包括生长板体以及生长于生长板体上的外延单元20，外延单元20包括层叠设置的第一半导体层21、有源层22以及第二半导体层23。
其中，上文所提到的生长板体的材质没有特定的限制，但凡可以进行图形化并可用作氮化物LED衬底的公知的物质均可采用。一般而言，可以是能够使氮化物类半导体物质生长的蓝宝石、SiC、Si、GaN、ZnO、GaAs、GaP、LiAl2O3、BN及AlN中某一者，但并非限定于此。
具体地，在本步骤中，可以采用金属有机化合物化学气相沉淀(Metal-organicChemical Vapor Deposition，MOCVD)或分子束外延(Molecular beam epitaxy，MBE)方法在生长板体上依次生长第一半导体层21、有源层22以及第二半导体层23。
其中，第一半导体层21可以为N型半导体层，其主要作用是提供复合发光的电子，进一步地，N型半导体层的材料可以采用N型掺杂的氮化镓系化合物半导体(例如GaN、AlGaN、InGaN等)。有源层22为电子-空穴复合区域，可以具有单异质结、双异质结、单量子肼和多量子肼的结构。第二半导体层23可以为P型半导体层，其主要作用是提供复合发光的空穴，进一步地，P型半导体层的材料可以采用P型掺杂的氮化镓系化合物半导体(例如GaN、AlGaN、InGaN等)。
进一步地，生长板体与外延单元20之间可设置有缓冲层(图未示出)。
S30：将外延单元20键合固定于封装衬底10上。
具体而言，可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外延单元20远离生长板体的一侧形成第一绝缘键合层13，进一步采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在封装衬底10的一侧形成第二绝缘键合层14。通过键合工艺将第一绝缘键合层13和第二绝缘键合层14进行键合，以将外延单元20键合固定于封装衬底10上。
其中，实现第一绝缘键合层13和第二绝缘键合层14的键合工艺可以为热压键合工艺。
S40：对外延单元20进行蚀刻，以暴露第一焊盘15和第二焊盘16。
具体而言，可通过干法蚀刻、湿法蚀刻或其组合的方式对外延单元20进行蚀刻，以暴露第一焊盘15和第二焊盘16。
S50：在第一焊盘15与第一半导体层21之间以及第二焊盘16与第二半导体层23之间形成电连接。
具体而言，第一焊盘15与第一半导体层21之间以及第二焊盘16与第二半导体层23之间可通过直接接触或间接接触的方式形成电连接。
需要说明的是，本申请的发光二极管100在晶圆级结构实施时，可通过批次制程在封装衬底10上制造，从而具有节省成本、改善产率等优点。
区别于现有技术的情况，本申请的方法将第一焊盘15和第二焊盘16贯穿封装板体11设置且不再外设于发光二极管100表面，而外延单元20以键合方式固定于封装衬底10的一侧主表面上，第一焊盘15与外延单元20的第一半导体层21电连接，第二焊盘16与外延单元20的第二半导体层23电连接，不需要在外部打线电连接焊盘与半导体层，可制造得到一种新外形结构的无打线发光二极管100，有效提高发光二极管100的可靠性和良率。此外，由于本申请制造得到的发光二极管100无需再进行传统的封装工艺就直接进行焊接使用，因此，相较于传统的垂直发光二极管，本申请的发光二极管100体积更小。
根据本申请第二实施例提供的发光二极管100的制造方法，如图9所示，该制造方法包括：
S11：提供一封装衬底10，封装衬底10包括封装板体11、第一绝缘键合层13以及贯穿封装板体11设置的第一焊盘15和第二焊盘16，其中，第一绝缘键合层13设置在封装板体11朝向外延单元20的一侧。
具体而言，在前述步骤S10的基础上，进一步采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在封装板体11朝向外延单元20的一侧形成第一绝缘键合层13，其中，第一绝缘键合层13包覆封装板体11朝向外延单元20的一侧。第一绝缘键合层13可包括由诸如氧化硅、氧化铝、氮化硅等可进行键合的无机材料制成的单层或多层。
S21：提供生长衬底，生长衬底包括生长板体以及生长于生长板体上的外延单元20，外延单元20包括层叠设置的第一半导体层21、有源层22、第二半导体层23以及第二绝缘键合层14，第二绝缘键合层14设置在第二半导体层23远离有源层22的一侧。
具体而言，在前述步骤S20的基础上，进一步采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在第二半导体层23远离有源层22的一侧形成第二绝缘键合层14。第二绝缘键合层14可包括由诸如氧化硅、氧化铝、氮化硅等可进行键合的无机材料制成的单层或多层。
S31：将第一绝缘键合层13和第二绝缘键合层14彼此键合固定。
具体而言，通过键合工艺将第一绝缘键合层13和第二绝缘键合层14彼此键合固定，以将外延单元20键合固定于封装衬底10上。
S41：对外延单元20进行蚀刻，并进一步对第一绝缘键合层13和第二绝缘键合层14进行蚀刻，以暴露第一焊盘15和第二焊盘16。
具体而言，在前述步骤S40的基础上，可通过干法蚀刻、湿法蚀刻或其组合的方式进一步对第一绝缘键合层13和第二绝缘键合层14进行蚀刻，以暴露第一焊盘15和第二焊盘16。
S50：在第一焊盘15与第一半导体层21之间以及第二焊盘16与第二半导体层23之间形成电连接。
通过上述方式，能够提高键合能力，使得外延单元20与封装衬底10之间更加牢固，可以有效提高键合良率。
根据本申请第三实施例提供的发光二极管100的制造方法，如图10所示，该制造方法包括：
S10：提供一封装衬底10，封装衬底10包括封装板体11以及贯穿封装板体11设置的第一焊盘15和第二焊盘16。
S20：提供生长衬底，生长衬底包括生长板体以及生长于生长板体上的外延单元20，外延单元20包括层叠设置的第一半导体层21、有源层22以及第二半导体层23。
S30：将外延单元20键合固定于封装衬底10上。
S42：通过蚀刻方式将外延单元20划分成多个外延单元20。
具体而言，可通过如干蚀刻、湿蚀刻、雷射切割、机械切割等工艺将外延单元20划分成多个外延单元20，进而可获得多个子发光二极管100，且多个子发光二极管100相互并联或串联。
S51：以沉积方式沿外延单元20的侧壁形成第一桥接电极30和第二桥接电极40，其中第一桥接电极30电连接第一焊盘15和第一半导体层21，第二桥接电极40电连接第二焊盘16和第二半导体层23。
根据本申请第四实施例提供的发光二极管100的制造方法，如图11所示，该制造方法包括：
S10：提供一封装衬底10。封装衬底10包括封装板体11以及贯穿封装板体11设置的第一焊盘15和第二焊盘16。
S20：提供生长衬底。生长衬底包括生长板体以及生长于生长板体上的外延单元20，外延单元20包括层叠设置的第一半导体层21、有源层22以及第二半导体层23，其中，第一半导体层21位于有源层22远离封装衬底10的一侧，第二半导体层23位于有源层22朝向封装衬底10的一侧。
S30：将外延单元20键合固定于封装衬底10上。
S42：通过蚀刻方式将外延单元20划分成多个外延单元20。
S60：形成包覆外延单元20的侧壁以及外延单元20背离封装衬底10的一侧的绝缘层50，其中绝缘层50在外延单元20背离封装衬底10的一侧形成有通孔。
采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外延单元20的侧壁以及外延单元20背离封装衬底10的一侧形成绝缘层50，绝缘层50的材料可以为氧化硅、氧化铝、氮化硅等无机材料。为了加强发光二极管100的密封性，绝缘层50与第二绝缘键合层14的材料可以相同且二者为一体成型结构。
S511：以沉积方式在绝缘层50背离外延单元20的一侧形成第一桥接电极30，且第一桥接电极30沿外延单元20的侧壁延伸至外延单元20背离封装衬底10的一侧，第一桥接电极30进一步延伸至通孔内，并电连接第一半导体层21与第一焊盘15。
S512：以沉积方式沿外延单元20的侧壁形成第二桥接电极40，第二桥接电极40电连接第二焊盘16和第二半导体层23。
具体而言，第一桥接电极30和第二桥接电极40用于协助电流传输，第一桥接电极30和第二桥接电极40的材料可以为铝、银、钛、镍、金、铂、铬。等金属材料。
根据本申请第五实施例提供的发光二极管100的制造方法，如图12所示，该制造方法包括：
S10：提供一封装衬底10。封装衬底10包括封装板体11以及贯穿封装板体11设置的第一焊盘15和第二焊盘16。
S22：提供生长衬底。生长衬底包括生长板体以及生长于生长板体上的外延单元20，外延单元20包括层叠设置的第一半导体层21、有源层22、第二半导体层23以及接触电极24。
S30：将外延单元20键合固定于封装衬底10上。
S42：通过蚀刻方式将外延单元20划分成多个外延单元20。
S60：形成包覆外延单元20的侧壁以及外延单元20背离封装衬底10的一侧的绝缘层50，其中绝缘层50在外延单元20背离封装衬底10的一侧形成有通孔，且接触电极24经绝缘层50外露。
具体而言，接触电极24与第二半导体层23电连接。接触电极24可以作为反射镜，以反射外延单元20所产生的光线。该接触电极24可以包括依次层叠在第二半导体层23远离有源层22的一侧的氧化铟锡(ITO)层以及其他的金属反射镜层或DBR反射镜层。在其他实施例中，该接触电极24可以同时具备反射镜和欧姆接触的功能，如包括银(Ag)、铝(Al)、镍(Ni)、铬(Cr)、铂(Pt)、或其他适当金属的金属反射镜。
S511：以沉积方式在绝缘层50背离外延单元20的一侧形成第一桥接电极30，且第一桥接电极30沿外延单元20的侧壁延伸至外延单元20背离封装衬底10的一侧，并进一步延伸至通孔内，第一桥接电极30电连接第一半导体层21与第一焊盘15。
S513：以沉积方式沿外延单元20的侧壁形成第二桥接电极40，第二桥接电极40电连接第二焊盘16与接触电极24。
第二焊盘16依次通过第二桥接电极40、接触电极24电连接第二半导体层23。
综上所述，本申请的第一焊盘15和第二焊盘16贯穿封装板体11设置且不再外设于发光二极管100表面，而外延单元20以键合方式固定于封装衬底10的一侧主表面上，第一焊盘15与外延单元20的第一半导体层21电连接，第二焊盘16与外延单元20的第二半导体层23电连接，不需要在外部打线电连接焊盘与半导体层，得到一种新外形结构的无打线发光二极管100，有效提高发光二极管100的可靠性和良率。此外，由于本申请发光二极管100无需再进行传统的封装工艺就直接进行焊接使用，因此，相较于传统的垂直发光二极管，本申请的发光二极管100体积更小。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (13)
1.一种发光二极管，所述发光二极管包括：
封装衬底，所述封装衬底包括封装板体以及贯穿所述封装板体设置的第一焊盘和第二焊盘；
外延单元，所述外延单元以键合方式固定于所述封装衬底的一侧主表面上，且包括层叠设置的第一半导体层、有源层以及第二半导体层，其中所述第一焊盘与所述第一半导体层电连接，所述第二焊盘与所述第二半导体层电连接；
其特征在于，所述发光二极管进一步包括包覆所述外延单元的侧壁以及所述外延单元背离所述封装衬底的一侧的绝缘层、第一桥接电极和第二桥接电极；所述封装衬底进一步包括设置于朝向所述外延单元一侧的第一绝缘键合层，所述外延单元进一步包括设置于朝向所述封装衬底一侧的第二绝缘键合层，上述第一桥接电极和/或第二桥接电极被所述第一绝缘键合层、所述第二绝缘键合层以及所述绝缘层包覆。
2.根据权利要求1所述的发光二极管，其特征在于，所述第一桥接电极电连接所述第一焊盘和所述第一半导体层，所述第二桥接电极电连接所述第二焊盘和所述第二半导体层。
3.根据权利要求2所述的发光二极管，其特征在于，所述第一绝缘键合层和所述第二绝缘键合层彼此键合，所述第一桥接电极贯穿所述第一绝缘键合层和所述第二绝缘键合层，并电连接所述第一焊盘，所述第二桥接电极贯穿所述第一绝缘键合层和所述第二绝缘键合层，并电连接所述第二焊盘。
4.根据权利要求2所述的发光二极管，其特征在于，所述第一桥接电极和第二桥接电极以沉积方式形成于所述外延单元的侧壁上。
5.根据权利要求4所述的发光二极管，其特征在于，所述第一半导体层位于所述有源层远离所述封装衬底的一侧，所述第二半导体层位于所述有源层朝向所述封装衬底的一侧，所述第一桥接电极设置于所述绝缘层背离所述外延单元的一侧，并沿所述外延单元的侧壁延伸至所述外延单元背离所述封装衬底的一侧，所述绝缘层在所述外延单元背离所述封装衬底的一侧形成有通孔，所述第一桥接电极进一步延伸至所述通孔内，并电连接所述第一半导体层。
6.根据权利要求5所述的发光二极管，其特征在于，所述外延单元进一步包括：设置于所述第二半导体层朝向所述封装衬底的一侧的接触电极，所述接触电极经所述绝缘层外露，所述第二桥接电极与所述接触电极电连接。
7.根据权利要求6所述的发光二极管，其特征在于，所述接触电极进一步作为反射镜，以反射所述外延单元所产生的光线。
8.根据权利要求1所述的发光二极管，其特征在于，所述第一焊盘和第二焊盘分别包括第一盘体、第二盘体以及连接体，所述第一盘体和所述第二盘体设置于所述封装板体的相对两侧主表面上，所述连接体贯穿所述封装板体并电连接所述第一盘体和所述第二盘体，其中平行于所述封装板体的主表面的横截面上，所述第一盘体和所述第二盘体的横截面积大于所述连接体的横截面积。
9.一种发光二极管的制造方法，其特征在于，所述制造方法包括：
提供一封装衬底，所述封装衬底包括封装板体以及贯穿所述封装板体设置的第一焊盘和第二焊盘；
提供生长衬底，所述生长衬底包括生长板体以及生长于所述生长板体上的外延单元，所述外延单元包括层叠设置的第一半导体层、有源层以及第二半导体层；
将所述外延单元键合固定于所述封装衬底上；
对所述外延单元进行蚀刻，以暴露所述第一焊盘和所述第二焊盘；
在所述第一焊盘与所述第一半导体层之间以及所述第二焊盘与所述第二半导体层之间形成电连接；以沉积方式沿所述外延单元的侧壁形成第一桥接电极和第二桥接电极，其中所述第一桥接电极电连接所述第一焊盘和所述第一半导体层，所述第二桥接电极电连接所述第二焊盘和所述第二半导体层；
提供第一绝缘键合层和第二绝缘键合层，所述第一绝缘键合层设置于所述封装衬底朝向所述外延单元的一侧，所述第二绝缘键合层设置于所述外延单元朝向所述封装衬底的一侧；
提供绝缘层，所述绝缘层包覆所述外延单元的侧壁以及所述外延单元背离所述封装衬底的一侧；
所述第一桥接电极和/或第二桥接电极被所述第一绝缘键合层、所述第二绝缘键合层以及所述绝缘层包覆。
10.根据权利要求9所述的发光二极管的制造方法，其特征在于，
所述将所述外延单元键合固定于所述封装衬底上的步骤包括：
将所述第一绝缘键合层和所述第二绝缘键合层彼此键合固定；
所述对所述外延单元进行蚀刻的步骤包括：
进一步对第一绝缘键合层和所述第二绝缘键合层进行蚀刻，以暴露所述第一焊盘和所述第二焊盘。
11.根据权利要求9所述的发光二极管的制造方法，其特征在于，所述对所述外延单元进行蚀刻的步骤包括：
通过蚀刻方式将所述外延单元划分成多个外延单元。
12.根据权利要求11所述的发光二极管的制造方法，其特征在于，所述第一半导体层位于所述有源层远离所述封装衬底的一侧，所述第二半导体层位于所述有源层朝向所述封装衬底的一侧；
所述在所述第一焊盘与所述第一半导体层之间以及所述第二焊盘与所述第二半导体层之间形成电连接的步骤之前，进一步包括：
所述绝缘层在所述外延单元背离所述封装衬底的一侧形成有通孔；
其中，所述第一桥接电极设置于所述绝缘层背离所述外延单元的一侧，并沿所述外延单元的侧壁延伸至所述外延单元背离所述封装衬底的一侧，所述第一桥接电极进一步延伸至所述通孔内，并电连接所述第一半导体层。
13.根据权利要求12所述的发光二极管的制造方法，其特征在于，所述外延单元进一步包括设置于所述第二半导体层朝向所述封装衬底的一侧的接触电极，所述接触电极经所述绝缘层外露，所述第二桥接电极与所述接触电极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011626420.2A CN112635630B (zh) | 2020-12-31 | 2020-12-31 | 一种发光二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011626420.2A CN112635630B (zh) | 2020-12-31 | 2020-12-31 | 一种发光二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635630A CN112635630A (zh) | 2021-04-09 |
| CN112635630B true CN112635630B (zh) | 2022-05-03 |
Family
ID=75290012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011626420.2A Active CN112635630B (zh) | 2020-12-31 | 2020-12-31 | 一种发光二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635630B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038951B (zh) * | 2021-08-26 | 2022-12-27 | 重庆康佳光电技术研究院有限公司 | 发光元件的转移方法以及显示面板 |
| CN114725276B (zh) * | 2022-03-14 | 2023-10-03 | 湖南大学 | Micro-LED分立器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446288C (zh) * | 2006-08-01 | 2008-12-24 | 金芃 | 通孔垂直结构的半导体芯片及其制造方法 |
| US9024349B2 (en) * | 2007-01-22 | 2015-05-05 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| KR101456268B1 (ko) * | 2008-03-31 | 2014-11-04 | 서울반도체 주식회사 | 와이어 본딩없이 패키지 가능한 발광 다이오드 칩, 이를 사용한 발광 다이오드 패키지, 발광 다이오드 칩의 제조방법 및 발광 다이오드 패키지의 제조방법 |
| TWI473246B (zh) * | 2008-12-30 | 2015-02-11 | Epistar Corp | 發光二極體晶粒等級封裝 |
| KR100999784B1 (ko) * | 2010-02-23 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| KR101039879B1 (ko) * | 2010-04-12 | 2011-06-09 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| WO2013010389A1 (zh) * | 2011-07-15 | 2013-01-24 | 中国科学院半导体研究所 | 发光二极管封装结构及其制造方法 |
| TWI557942B (zh) * | 2013-02-04 | 2016-11-11 | 財團法人工業技術研究院 | 發光二極體 |
| US20160276559A1 (en) * | 2015-03-18 | 2016-09-22 | Toshiba Corporation | Light-Emitting Diode Package With Substantially In-Plane Light Emitting Surface and Fabrication Method |
| CN105914275B (zh) * | 2016-06-22 | 2018-04-27 | 天津三安光电有限公司 | 倒装发光二极管及其制作方法 |
-
2020
- 2020-12-31 CN CN202011626420.2A patent/CN112635630B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635630A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11721790B2 (en) | Solid state lighting devices with accessible electrodes and methods of manufacturing | |
| US8587015B2 (en) | Light-emitting element | |
| KR20100079693A (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| US9450017B2 (en) | Semiconductor light emitting device and method of fabricating the same | |
| KR20130012798A (ko) | 반도체 발광부 연결체 | |
| US20180240936A1 (en) | Light emitting device and light unit having same | |
| CN112635630B (zh) | 一种发光二极管及其制造方法 | |
| CN112635629A (zh) | 一种发光二极管及其制造方法 | |
| US20210226088A1 (en) | Light-emitting diode chip and manufacturing method thereof | |
| CN112652690A (zh) | 一种发光二极管及其制造方法 | |
| CN112670391A (zh) | 一种发光二极管及其制造方法 | |
| US20240038938A1 (en) | Light-emitting structure, manufacturing method thereof, and light-emitting device | |
| US11888091B2 (en) | Semiconductor light emitting device and light emitting device package | |
| KR20120002819A (ko) | 반도체 발광소자 및 반도체 발광소자 패키지 | |
| KR101205836B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| CN112652688A (zh) | 一种发光二极管及其制造方法 | |
| KR20110069376A (ko) | 반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자 | |
| KR20130031864A (ko) | 복수개의 반도체 적층 구조를 갖는 발광 다이오드 | |
| KR20140013690A (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230328 Address after: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055 Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA Address before: 518000 building 11, Jinxiu Dadi, 121 hudipai, Guanhu street, Longhua District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230705 Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518000 Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd. Address before: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055 Patentee before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA |