CN113130713A - 发光元件及其制造方法 - Google Patents

发光元件及其制造方法 Download PDF

Info

Publication number
CN113130713A
CN113130713A CN202011601703.1A CN202011601703A CN113130713A CN 113130713 A CN113130713 A CN 113130713A CN 202011601703 A CN202011601703 A CN 202011601703A CN 113130713 A CN113130713 A CN 113130713A
Authority
CN
China
Prior art keywords
substrate
light
layer
dielectric material
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011601703.1A
Other languages
English (en)
Inventor
林哲弘
郭得山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108148641A external-priority patent/TWI846791B/zh
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN113130713A publication Critical patent/CN113130713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光元件及其制造方法，其中该发光元件制造方法包含：提供一基底，包含一上表面以及一下表面；形成一半导体叠层于上表面；移除部分半导体叠层形成一暴露区环绕半导体叠层；形成一介电材料叠层覆盖半导体叠层以及暴露区；以及以一激光照射基底，激光具有一第一波长；其中，介电材料叠层对于第一波长具有10％～50％的反射率及/或50％～90％的穿透率。

Description

发光元件及其制造方法
技术领域
本发明涉及一种发光元件，特别是涉及一种具有提升切割良率的发光元件及其制造方法。
背景技术
固态发光元件中的发光二极管(LEDs)具有具低耗电量、低产热、寿命长、体积小、反应速度快以及良好光电特性，例如具有稳定的发光波长等特性，故已被广泛的应用于家用装置、指示灯及光电产品等。
现有的发光二极管包含一基板、一n型半导体层、一活性层及一p型半导体层形成于基板上、以及分别形成于p型/n型半导体层上的p、n-电极。当通过电极对发光二极管通电，且在一特定值的顺向偏压时，来自p型半导体层的空穴及来自n型半导体层的电子在活性层内结合以放出光。然而，随着发光二极管应用于不同的光电产品，当发光二极管的尺寸缩小时，如何维持其光电特性并提升其切割良率，为本技术领域人员所研究开发的目标之一。
发明内容
一种发光元件制造方法，包含：提供一基底，包含一上表面以及一下表面；形成一半导体叠层于上表面；移除部分半导体叠层形成一暴露区环绕半导体叠层；形成一介电材料叠层覆盖半导体叠层以及暴露区；以及以一激光照射基底，激光具有一第一波长；其中，介电材料叠层对于第一波长具有10％～50％的反射率及/或50％～90％的穿透率。
一种发光元件，包含：一基底，包含一上表面、一下表面以及多个侧壁；多个变质区，位于多个侧壁的任一侧壁上，分别由下表面延伸至上表面；一半导体叠层，位于上表面；一暴露区，位于上表面，不被半导体叠层所覆盖且围绕半导体叠层；以及一介电材料叠层，覆盖半导体叠层以及暴露区。
附图说明
图1为本发明一实施例发光元件1的上视图以及截面图；
图2为本发明一实施例发光元件1制造方法中的局部上视图；
图3为图2中沿B-B’线段的截面图；
图4A为图2中沿A-A’线段的截面图；
图4B至图4D为本发明一实施例发光元件1制造方法于各阶段的截面图；
图5A及图5B为图2的局部放大图；
图6为本发明一实施例发光元件1制造方法中的局部上视图；
图7为本发明一实施例中，不同波长的入射光及介电材料叠层的反射率的关系的示意图；
图8A为本发明一实施例发光元件1的外观示意图；
图8B为本发明一实施例发光元件1的外观照片图；
图9为本发明另一实施例发光元件2制造方法中的局部上视图；
图10A为图9中沿A-A’线段的截面图；
图10B至图10C为本发明另一实施例发光元件2制造方法于各阶段的截面图；
图11为本发明另一实施例发光元件2的上视图以及截面图；
图12为本发明另一实施例发光元件2的外观示意图；
图13A为本发明一实施例显示器的上视示意图；
图13B为本发明一实施例显示器的局部截面图；
图14为本发明一实施例的显示器背光单元的截面图。
符号说明
1、2 发光元件
4 发光元件封装体
6 光源
8a、8b 电路接合垫
10、10’ 基底
10a、10a’ 上表面
10b、10b’ 下表面
100 载板
101 显示器
103 显示器背光单元
110 电路层
112 光学膜
130 数据线驱动电路
140 扫描线驱动电路
12 半导体叠层
121 第一半导体层
121a 上表面
121b 表面
122 第二半导体层
122a 上表面
122b 表面
123 活性层
16 接合层
16a 上表面
18 透明导电层
20 第一电极
201 第一延伸电极
30 第二电极
301 第二延伸电极
40、40’ 孔洞
401、401’ 变质区
50 介电材料叠层
50a、50b、50c、50d 第一子层、第二子层、第三子层、第四子层
501、502 开孔
60 凹槽
601 变质区
81、83 电极
200 显示基板
202 光源模块
204 电路载板
210 显示区
220 非显示区
300 底壳
S1、S2、S3、S4 侧壁
θ1、θ2、θ3、θ4夹角
R1、R1’、R2、R2’暴露区
MS、MS’ 高台
L 激光
L1 第一激光
L2 第二激光
PX 像素单元
PX_A、PX_B、PX_C 子像素
具体实施方式
下文中，将参照图示详细地描述本发明的示例性实施例，已使得本发明领域技术人员能够充分地理解本发明的精神。本发明并不限于以下的实施例，而是可以以其他形式实施。在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。
图1显示本发明一实施例发光元件1的上视图以及截面图。图2显示本发明一实施例发光元件1制造方法中的上视图；图3显示图2中沿B-B’线段的截面图；以及图4A显示图2中沿A-A’线段的截面图。
如图1所示，发光元件1包含基底10、半导体叠层12位于基底10的上表面10a上、透明导电层18、介电材料叠层50、第一电极20以及第二电极30。半导体叠层12由下往上依序包含一第一半导体层121、一活性层123和一第二半导体层122。透明导电层18位于第二半导体层122上。介电材料叠层50覆盖半导体叠层12及透明导电层18，并具有开孔501及502分别暴露第一半导体层121及透明导电层18。第一电极20形成于介电材料叠层50上，经由开孔501与第一半导体层121电连接。第二电极30形成于介电材料叠层50上，经由开孔502与第二半导体层122电连接。
在一实施例中，发光元件1的制造方法详述如下。参照图2及图3，首先实施半导体叠层12形成步骤以及高台(mesa，MS)形成步骤。在本实施例中，为方便表示，制造方法中的基底与最后发光元件的基底都以相同符号表示。基底10及形成于其上的半导体叠层12构成一半导体晶片WF1。图2为半导体晶片WF1的局部上视图。
基底10可以是一成长基板，包括用于生长磷化镓铟(AlGaInP)的砷化镓(GaAs)基板、及磷化镓(GaP)基板，或用于生长氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)基板，氮化镓(GaN)基板，碳化硅(SiC)基板、及氮化铝(AlN)基板。基底10包含一上表面10a。基底10可以是一图案化基板，即，基底10在其上表面10a上具有图案化结构P。在一实施例中，从半导体叠层12发射的光可以被基底10的图案化结构P所折射，从而提高发光元件的亮度。此外，图案化结构P减缓或抑制了基底10与半导体叠层12之间因晶格不匹配而导致的错位，从而改善半导体叠层12的外延品质。
在本发明的一实施例中，在基底10上形成半导体叠层12的方法包含有机金属化学气相沉积(MOCVD)、分子束外延法(MBE)、氢化物气相外延(HVPE)或离子镀，例如溅镀或蒸镀等。
依序在基底10上形成一缓冲结构(图未示)、第一半导体层121、活性层123和第二半导体层122。缓冲结构、第一半导体层121、活性层123和第二半导体层122构成半导体叠层12。缓冲结构可减小上述的晶格不匹配并抑制错位，从而改善外延品质。缓冲层的材料包括GaN、AlGaN或AlN。在一实施例中，缓冲结构包括多个子层(图未示)。子层包括相同材料或不同材料。在一实施例中，缓冲结构包括两个子层，其中第一子层的生长方式为溅镀，第二子层的生长方式为MOCVD。在一实施例中，缓冲层另包含第三子层。其中第三子层的生长方式为MOCVD，第二子层的生长温度高于或低于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同的材料，例如AlN。在本发明的一实施例中，第一半导体层121和第二半导体层122，例如为包覆层(cladding layer)或局限层(confinement layer)，具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素。例如，第一半导体层121是n型半导体，以及第二半导体层122是p型半导体。活性层123形成于第一半导体层121与第二半导体层122之间。电子与空穴在电流驱动下在活性层123中结合，将电能转换成光能以发光。可通过改变半导体叠层12中一个或多个层别的物理特性和化学组成，来调整发光元件1或半导体叠层12所发出的光的波长。
半导体叠层12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半导体材料，其中0≤x，y≤1；x+y≤1。根据活性层的材料，当半导体叠层12的材料是AlInGaP系列时，可以发出波长介于610nm和650nm之间的红光或波长介于550nm和570nm之间的黄光。当半导体叠层12的材料是InGaN系列时，可以发出波长介于400nm和490nm之间的蓝光或深蓝光或波长介于490nm和550nm之间的绿光。当半导体叠层12的材料是AlGaN系列时，可以发出波长介于400nm和250nm之间的UV光。活性层123可以是单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双面双异质结构(double-side doubleheterostructure；DDH)、多重量子阱(multi-quantum well；MQW)。活性层123的材料可以是i型、p型或n型半导体。
接着，实施高台形成步骤，移除部分的半导体叠层12直至第一半导体层121的上表面121a露出，形成多个高台MS，高台MS的上表面即为第二半导体层122的上表面。由上视观之，上表面121a包围各高台MS。移除部分的半导体叠层12的方法包含蚀刻。
接着，实施一暴露区R1形成步骤。参见图2及图3，在此步骤中，由第一半导体层上表面121a往下移除第一半导体层121直到基底10的上表面10a露出，形成暴露区R1。暴露区R1将半导体叠层12分隔并定义出多个发光单元1。暴露区R1作为后续切割制作工艺中预备分割线(图未示)的所在位置。
接着，实施一透明导电层形成步骤。透明导电层18覆盖第二半导体层122的上表面，并与第二半导体层122电性接触。透明导电层18可以是金属或是透明导电材料，其中金属可选自具有透光性的薄金属层，透明导电材料对于活性层123所发出的光线为透明，包含石墨烯、铟锡氧化物(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌(ZnO)或铟锌氧化物(IZO)等材料。
接着，实施一介电材料叠层50形成步骤。先在各半导体叠层12的上表面及侧壁上，以及暴露区R1上形成介电材料叠层50，然后以显影蚀刻等制作工艺，在介电材料叠层50中形成相互分离的开孔501及502。开孔501暴露了其下方第一半导体121的上表面121a，开孔502暴露了透明导电层18。在另一实施例中，发光元件1或其开孔502中不具有透明导电层18，此时，开孔502则暴露第二半导体层123。
图5A显示图2中介电材料叠层50区域C的局部放大图，介电材料叠层50由一对或多对不同折射率的介电材料交互堆叠所形成。在本实施例中，如图5A所示，介电材料叠层50包含一组介电材料叠层，由第一子层50a及第二子层50b交互堆叠所组成。一第一子层50a及一第二子层50b组成一介电材料对。第一子层50a相较于第二子层50b具有较高的折射率，在一实施例中，第一子层50a相较于第二子层50b具有较小的厚度。介电材料包括例如氧化硅、氮化硅、氧氮化硅、氧化铌、氧化铪、氧化钛、氟化镁、氧化铝等。通过不同折射率介电材料的选择搭配其厚度设计，介电材料叠层50形成一反射结构，例如一分布式布拉格反射器(DBR,distributed Bragg reflector)。
在一实施例中，介电材料叠层50还可包含第一子层50a及第二子层50b以外的其他介电材料层。例如，介电材料叠层50还包含一第一介电材料层(图未示)位于第一子层50a(及/或第二子层50b)与半导体叠层12之间。也就是说，先于半导体叠层12上形成第一介电材料层，接着再形成第一子层50a及第二子层50b。第一介电材料层的厚度大于第一子层50a及第二子层50b的厚度。在一实施例中，第一介电材料层的形成方式与第一子层50a及第二子层50b不同，例如，第一介电材料层的形成方式为化学汽相沉积(Chemical VaporDeposition,CVD)，第一子层50a及第二子层50b的形成方式为溅镀。
在另一实施例中，如图5B所示，介电材料叠层50包含多组介电材料叠层，第一组介电材料叠层由第一子层50a及第二子层50b交互堆叠所组成，第二组介电材料叠层由第三子层50c及第四子层50d交互堆叠所组成。一第三子层50c及一第四子层50d组成一介电材料对。第三子层50c相较于第四子层50d具有较高的折射率，在一实施例中，第三子层50c相较于第四子层50d具有较小的厚度。第三子层50c与第一子层50a具有不同厚度，第三子层50c与第一子层50a可以是相同材料或不同材料。第四子层50d与第二子层50b具有不同厚度，第四子层50d与第二子层50b可以是相同材料或不同材料。
在另一实施例中，介电材料叠层50更可包含一第二介电材料层(图未示)位于第一子层50a(及/或第二子层50b)与第二电极30之间。也就是说，先于半导体叠层12上形成第一子层50a及第二子层50b，接着再形成第二介电材料层。第二介电材料层的厚度大于第一子层50a及第二子层50b的厚度。在一实施例中，第二介电材料层的形成方式与第一子层50a及第二子层50b不同，例如，第二介电材料层的形成方式为化学汽相沉积，第一子层50a及第二子层50b的形成方式为溅镀。
在另一实施例中，介电材料叠层50包含多组介电材料叠层与第一介电材料层及/或第二介电材料层。
接着，实施一电极形成步骤。电极包含第一电极20以及第二电极30。电极的材料包含金属，例如铬(Cr)、钛(Ti)、金(Au)、铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、铑(Rh)、钨(W)、铟(In)或铂(Pt)等金属或上述材料的合金或叠层。第一电极20形成于介电材料叠层50上，经由开孔501与第一半导体层121电连接。第二电极30形成于介电材料叠层50上，经由开孔502与第二半导体层122电连接。在后续切割(dicing)制作工艺完成并形成独立的发光元件1后，第一电极20与第二电极30以倒装的方式和一载板(图未示)上的电路接合，以达到和外部电子元件或外部电源的连接。切割制作工艺将详述如后。发光元件1所发出的光线，经由介电材料叠层50及/或电极(第一电极20及第二电极30)的反射，可增加出光面的出光，增进发光元件1的亮度。
图4B至图4D显示在接下来的切割(dicing)制作工艺，图2中沿A-A’线段于各阶段中的截面图。在形成电极之后，如图4B所示，从基底10的下表面10b照射一激光L。在一实施例中，在照射激光L之前，先以研磨等方式将基底10的厚度减薄。减薄后基底10的下表面同样标示为10b。如图4B所示，激光L沿着暴露区R1以z方向照射，其能量从基底的下表面10b往基底10内部推进，破坏基底10内部使其内部产生变质，在一实施例中，激光L使基底10内部材料产生变质，例如汽化，自基底10的下表面10b往内形成孔洞40，孔洞40的内壁具有变质的区域。在另一实施例中，激光L并未形成孔洞，只有使基底10内部材料产生变质，例如熔融，形成结构脆弱的一变质区，随着激光所经过路径延伸，例如自基底10下表面延伸至上表面。接着，如图4C所示，当激光L继续往基底10内部推进，至暴露区R1中基底上表面10a与介电材料叠层50之间的界面时，或接近暴露区R1中基底上表面10a与介电材料叠层50之间的界面时，激光L部分的能量被介电材料叠层50所反射。接着，如图4D所示，激光L从孔洞40继续往介电材料叠层50内部推进，最后贯穿基底10以及介电材料叠层50。激光L沿着暴露区R1以z方向照射，因此孔洞40于一上视图中也沿着暴露区R1设置，环绕半导体叠层12，如图6所示。在一上视图中，孔洞40的排列可以呈连续或不连续，例如，利用调整激光L的频率、速度、能量及激光光点宽度等参数，当任一孔洞与其相邻的孔洞重叠时，整体孔洞的排列可视为连续；反之，当任一孔洞与其相邻的孔洞存在一间距时，整体孔洞的排列则视为不连续。沿暴露区R1排列的连续或不连续的孔洞40组成了预备分割线(图未标示)。最后，以一外力将半导体晶片WF1沿着预备分割线分割成多个独立的发光元件1。
由于预备分割线是由在z方向上贯穿基底10及介电材料叠层50的孔洞40所组成，在用外力分离半导体晶片WF1时，基底10内部可以通过孔洞40的导引而分裂开，降低基底10在分离后发生斜裂的可能性或降低斜裂的程度。当发光元件尺寸越小时，光从基底的侧壁被摘出的比例增加。降低基底的斜裂，可以使发光元件在x方向上及y方向上的出光较为对称及均匀。在一实施例中，基底的厚度小于等于100μm。在另一实施例中，基底的厚度小于等于80μm。在一实施例中，发光元件1的尺寸，即发光元件1于x-y平面的水平面积小于等于70000μm2。在另一实施例中，发光元件1于x-y平面的水平面积介于6000μm2至40000μm2。
在一实施例中，照射在x方向及y方向上暴露区R1的激光，其能量、频率及速度等可以不同。因为基底10的材料特性，例如晶格结构，基底10在x方向及y方向上其中之一容易发生斜裂，而另一方向上不易发生斜裂。可以使用较高频率及/或较高能量的激光在容易发生斜裂的一方向上，以降低基底10在该方向上发生斜裂的可能性及/或降低斜裂的程度。
在另一实施例中，可以在x方向及y方向上采用不同的激光切割。例如，可以在容易发生斜裂的一方向上采用本实施例所揭示的激光切割制作工艺，而另一不易发生斜裂的方向上采用其他激光，例如紫外光激光(UV laser)切割或隐形激光切割(stealth dicing)制作工艺，以降低基底10发生斜裂的可能性及/或降低斜裂的程度。
基底上表面10a设置有半导体叠层12，激光L的能量可能会损伤到暴露区R1附近的半导体叠层12。在本实施中，介电材料叠层50除了可反射发光元件1所发出的光线，增进发光元件1的亮度之外，设置在暴露区R1的介电材料叠层50，更可使激光L产生部分的反射以及部分的穿透，可以避免激光L的能量损伤到半导体叠层12而造成发光元件1失效，又可利用激光L切穿介电材料叠层50，将半导体晶片WF1分割成独立发光元件1。
图7显示一实施例的介电材料叠层50，其对于不同波长的入射光及反射率的关系。如同前述，介电材料叠层50作为发光元件1的反射结构，介电材料叠层50对于半导体叠层12所发出的光线，具有高反射率。在本实施例中，半导体叠层12发出一主波长为λD的光线，λD位于450nm至550nm的范围内，介电材料叠层50对于λD的光线具有90％以上的反射率。在另一实施例中，λD位于可见光波长(例如，430nm至700nm)的范围内，介电材料叠层50对于λD的光线具有90％以上的反射率。此外，在激光切割制作工艺中，介电材料叠层50具有保护半导体叠层12的作用，介电材料叠层50对于激光L的波长，具有10％～50％的反射率及/或50％～90％的穿透率。在本实施例中，激光L的波长属于红外线，例如介于800nm至1100nm。在一实施例中，激光L的波长介于1000nm至1100nm。当介电材料叠层50对于激光L的波长具有10％以下的反射率及/或90％以上的穿透率时，激光L的能量可能会穿透介电材料叠层50而对半导体叠层12造成损伤。当介电材料叠层50对于激光L的波长具有50％以上的反射率及/或50％以下的穿透率时，激光L的能量可能大部分被介电材料叠层50反射而无法有效地切穿介电材料叠层50。
图1显示经由本实施例制造方法所形成的独立发光元件1。半导体晶片WF1中的暴露区R1经切割后，形成独立发光元件1中的暴露区R1’，位于发光元件1的周围且环绕半导体叠层12。基底10包含第一侧壁S1、第二侧壁S2、第三侧壁S3及第四侧壁S4，其中第一侧壁S1与第三侧壁S3相对，第二侧壁S2与第四侧壁S4相对。第一侧壁S1与下表面10b的内夹角为θ1，第三侧壁S3与下表面10b的内夹角为θ3，θ1及θ3为90±5度；在一实施例中，θ1及θ3为90±3度。经由本实施例制造方法中激光切割所形成的孔洞40作为基底10分裂时的导引，使θ1及θ3的角度差值小于5度，也就是说，第一侧壁S1与第三侧壁S3相对于下表面10b接近垂直或是实质上为垂直。如此一来，发光元件1沿x轴的出光角度可以具有较高的对称性。同样的，第二侧壁S2与下表面10b的内夹角与第四侧壁S4与下表面10b的内夹角为90±5度；在一实施例中，第二侧壁S2与下表面10b的内夹角与第四侧壁S4与下表面10b的内夹角为90±3度；在一实施例中，第二侧壁S1与下表面10b的内夹角与第四侧壁S4与下表面10b的内夹角为的角度差值小于5度。通过控制第二侧壁S2与下表面10b的内夹角与第四侧壁S4与下表面10b的内夹角为的角度差值小于5度，发光元件1沿y轴的出光角度可以具有较高的对称性。
图8A显示由图1中x方向观察发光元件1的外观示意图。作为一个示例，为了清楚表现出本发明实施例的特征，在图8A并未绘示出介电材料叠层50以及透明导电层18。此外，图8A并未以实际元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本实施例的特征。图8B显示由图1中x方向观察发光元件1的外观照片。
如图8A及图8B所示，第一侧壁S1上具有多个由下表面10b往上延伸的变质区401。在一实施例中，多个变质区401分别由下表面10b往上延伸至上表面10a或由上表面10a延伸至下表面10b。经由本实施例制造方法，激光L行径在基底10内部产生孔洞40，之后再经由孔洞40的导引将半导体晶片WF1分割成独立发光元件1，孔洞40的内壁在半导体晶片WF1分割后即形成发光元件1的变质区401，因此变质区401的位置对应于图4D中及图6中孔洞40的位置。变质区401的延伸方向，与激光L行径在基底10内部的方向相同，例如垂直于下表面10b。在一实施例中，变质区401的一端与下表面10b相连接，多个变质区401其中之一由下表面10b往上延伸至上表面10a或由上表面10a延伸至下表面10b，例如多个变质区有一区是在侧壁上，在上下表面之间连续延伸，另一区的变质区在侧壁上被分为上下两部分，中间区域没有变质区，变质区上下两部分断开不连续。在一实施例中，第一侧壁S1上在相邻变质区401之间具有不规则表面。在一实施例中，相邻变质区401之间距实质上相同。
在本发明中，虽未绘示从其他方向观察发光元件1的第二侧壁S2、第三侧壁S3及第四侧壁S4的外观，但本技术领域人员可通过前述所揭示的内容，得知第二侧壁S2、第三侧壁S3及第四侧壁S4同样具有变质区401。
如同前述一实施例的切割制作工艺中，照射在x方向及y方向上的激光，其激光光点宽度、能量、频率及速度等参数可以不同。因此，在一实施例中，不同方向的侧壁上的变质区401可具有不同的间距。例如，位于x方向的第二侧壁S2及第四侧壁S4的变质区401间距，不同于位于y方向的第一侧壁S1及第三侧壁S3的变质区401间距。在另一实施例中，不同方向的侧壁上的变质区401可具有不同的表面粗糙度。例如，位于x方向的第二侧壁S2及第四侧壁S4的变质区401的表面粗糙度，不同于位于y方向的第一侧壁S1及第三侧壁S3的变质区401的表面粗糙度。于另一实施例中，不同方向侧壁上的变质区401可具有不同的宽度。
在本发明的其他实施例中，半导体叠层可以用不同的方法形成于基底上。例如，在另一实施例发光元件2的制造方法，跟前述发光元件1的制造方法，差别在于发光元件2的半导体叠层12以接合的方式形成于基底10’上后，再进行高台形成步骤、暴露区形成步骤、介电材料叠层形成步骤、电极形成步骤以及切割步骤。图9显示本发明另一实施例发光元件2制造方法中的局部上视图；图10A显示图9中沿A-A’线段的截面图。参照图10A，半导体叠层12与一载板100之间具有一接合层16。半导体叠层12是以外延成长方式形成于一成长基板(图未示)上后，以接合层16将半导体叠层12由第二半导体层122的上表面122a接合于载板100，再将成长基板移除，露出第一半导体层121的表面121b。接合层16与载板100构成了基底10’。
接合层16相对于半导体叠层12所发的光为透明，其材料可为绝缘材料与/或导电材料。绝缘材料包含但不限于聚亚酰胺(PI)、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、氧化镁(MgO)、Su8、环氧树脂(Epoxy)、丙烯酸树脂(Acrylic Resin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)、氟碳聚合物(Fluorocarbon Polymer)、玻璃(Glass)、氧化铝(Al2O3)、氧化硅(SiOx)、氧化钛(TiO2)、氧化钽(Ta2O5)、氮化硅(SiNx)或旋涂玻璃(SOG)。导电材料包含但不限于氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化锌(ZnO)、氧化铟锌(IZO)、类钻碳薄膜(DLC)或氧化镓锌(GZO)等。载板100相对于半导体叠层12所发的光为透明，其材料包含导电材料、复合材料、金属基复合材料(Metal Matrix Composite；MMC)、陶瓷基复合材料(Ceramic MatrixComposite；CMC)、高分子基复合材料(Polymer Matrix Composite，PMC)、或绝缘材料。绝缘材料包含蓝宝石(Sapphire)、钻石(diamond)、玻璃(Glass)、聚合物(polymer)、环氧树脂(epoxy)、石英(quartz)、压克力(acryl)或氧化铝(Al2O3)等。在本实施例中，为方便表示，制造方法中的基底与最后发光元件2的基底都以相同符号表示。基底10’及形成于其上的半导体叠层12构成一半导体晶片WF2。
接着，进行高台形成步骤。从第一半导体层121的表面121b往下移除部分的活性层123及第二半导体层122，使第二半导体层122的表面122b暴露出，表面122b包围各高台MS’。
接着，在第一半导体层121上形成第一延伸电极201，在第二半导体层122的表面122b形成第二延伸电极301。然后，实施暴露区R2形成步骤。在此步骤中，由第二半导体层表面122b往下移除第二半导体层122直到接合层16的上表面16a露出，也就是直到基底10’的上表面10a’露出，形成暴露区R2。暴露区R2将半导体叠层12分隔并定义出多个发光单元2。暴露区R2作为后续切割制作工艺中预备分割线(图未示)的所在位置。在另一实施例中，由第二半导体层表面122b往下移除第二半导体层122及接合层16，直到载板100的上表面露出，形成暴露区R2。
接着，实施一介电材料叠层50形成步骤。与前述发光元件1的制造方法相同，在各半导体叠层12的上表面及侧壁上，以及暴露区R2上形成介电材料叠层50，然后以显影蚀刻等制作工艺，在介电材料叠层50中形成相互分离的开孔501及502。与发光元件1的制造方法不同的是，开孔501暴露了其下方第一延伸电极201，开孔502暴露了第二延伸电极301。介电材料叠层50的结构、材料及功能如同前述实施例，在此不加以赘述。
接着，实施一电极形成步骤。第一电极20形成于介电材料叠层50上，经由开孔501与第一半导体层121电连接。第二电极30形成于介电材料叠层50上，经由开孔502与第二半导体层122电连接。在后续切割制作工艺完成并形成独立的发光元件2后，第一电极20与第二电极30以倒装的方式和一载板(图未示)上的电路接合。发光元件2所发出的光线，经由介电材料叠层50及/或电极(第一电极20及第二电极30)的反射，可增加出光面的出光，增进发光元件2的亮度。
图10B至图10C显示图9中沿A-A’线段在接下来的切割制作工艺中各阶段的截面图。在形成电极之后，如图10B所示，从基底10’的下表面10b’，也就是载板100的下表面，照射第一激光L1。在一实施例中，在照射第一激光L1之前，先以研磨等方式将载板100的厚度减薄。厚度减薄后载板100的下表面同样标示为10b’。如图10B所示，第一激光L1沿着暴露区R2以z方向照射，其能量从基底的下表面10b’往载板100内部推进，破坏载板100内部使其内部产生变质，使基底10’自下表面10b’(即，载板100的下表面)往内形成孔洞40’，孔洞40’的内壁即为基底10’内(即，载板100内)产生变质的区域。最后，第一激光L1从孔洞40’继续往基底10’内部推进且往介电材料叠层50内部推进，最后贯穿介电材料叠层50，也就是贯穿载板100、接合层16以及介电材料叠层50。在另一实施例中，第一激光L1未贯穿介电材料叠层50。在另一实施例中，第一激光L1未贯穿接合层16以及介电材料叠层50。于上述移除第二半导体层122及接合层16，直到载板100的上表面露出，形成暴露区R2，接着形成介电材料叠层50在其上的实施例中，第一激光L1贯穿载板100及介电材料叠层50。
与前述发光元件1的制造方法相同，第一激光L1至暴露区R2中基底上表面10a’与介电材料叠层50之间的界面时，或接近暴露区R2中基底上表面10a’与介电材料叠层50之间的界面时，第一激光L1部分的能量可被介电材料叠层50所反射。可以避免第一激光L1的能量损伤到半导体叠层12而造成发光元件2失效。在本实施例中，类似前述实施例发光元件1的切割制作工艺，沿暴露区R2排列的连续或不连续的孔洞40’组成了预备分割线。照射第一激光L1的方式如同前述发光元件1的切割制作工艺中激光L的实施方式，在此不加以赘述。
接着，如图10C所示，从基底10’的上表面10a’照射一第二激光L2。第二激光L2沿着暴露区R2以负z轴方向照射，同样沿着预备分割线，在暴露区R2内的介电材料叠层50及基底10’内，形成多个凹槽60。在一实施例中，凹槽60从介电材料叠层50的上表面往下延伸，穿过接合层16，至部分的载板100内。在另一实施例中，凹槽60从介电材料叠层50的上表面往下延伸，至接合层16。凹槽60于一截面图观之呈V字形或U字形，其深度可介于2μm～50μm。在一实施例中，第二激光L2的波长例如为UV光。通过控制第二激光L2的频率、速度以及能量等参数，多个凹槽60可以呈连续或不连续排列。利用第二激光L2形成穿过接合层16或到达接合层16的凹槽60，可以避免接合层16在切割制作工艺中或后续劈裂制作工艺中，产生裂纹，而影响半导体叠层12与载板100之间的接合力。
在另一实施例中，可以省略第二激光L2。
最后，以外力将半导体晶片WF2沿着预备分割线分割成多个独立的发光元件2，形成如图11所示的独立发光元件2。发光元件2包含基底10’；半导体叠层12位于基底10’的上表面10a’，经由接合层16与载板100相接合；第一延伸电极201位于第一半导体层121上；第二延伸电极301位于第二半导体层122；介电材料叠层50覆盖半导体叠层12并具有开孔501及502分别暴露第一延伸电极201及第二延伸电极301；第一电极20形成于介电材料叠层50上，经由开孔501与第一半导体层121电连接；以及第二电极30形成于介电材料叠层50上，经由开孔502与第二半导体层122电连接。
半导体晶片WF2中的暴露区R2经切割后，形成独立发光元件2的暴露区R2’，位于发光元件2的周围且环绕半导体叠层12。基底10’包含第一侧壁S1、第二侧壁S2、第三侧壁S3及第四侧壁S4，其中第一侧壁S1与第三侧壁S3相对，第二侧壁S2与第四侧壁S4相对。第一侧壁S1与下表面10b’的内夹角为θ1，第三侧壁S3与下表面10b’的内夹角为θ3，θ1及θ3为90±5度；在一实施例中，θ1及θ3为90±3度。经由本实施例制造方法中激光切割所形成的孔洞40’作为基底10’分裂时的导引，使θ1及θ3的角度差值小于5度，也就是说，第一侧壁S1与第三侧壁S3相对于下表面10b’接近垂直或是实质上为垂直。如此一来，发光元件2沿x轴的出光角度可以具有较高的对称性。同样的，第二侧壁S2与下表面10b’的内夹角与第四侧壁S4与下表面10b’的内夹角为90±5度；在一实施例中，第二侧壁S2与下表面10b’的内夹角与第四侧壁S4与下表面10b’的内夹角为90±3度；在一实施例中，第二侧壁S1与下表面10b’的内夹角与第四侧壁S4与下表面10b’的内夹角为的角度差值小于5度。通过控制第二侧壁S1与下表面10b’的内夹角与第四侧壁S4与下表面10b’的内夹角为的角度差值小于5度，发光元件2沿y轴的出光角度可以具有较高的对称性。如同前述实施例的发光元件1，在一实施例中，发光元件2的基底的厚度小于等于100μm。在另一实施例中，基底的厚度小于等于80μm。在一实施例中，发光元件2于x-y平面的水平面积小于等于70000μm2。在另一实施例中，发光元件2于x-y平面的水平面积介于6000μm2至40000μm2。
图12显示由图11中负x方向观察发光元件2的外观示意图。作为一个示例，为了清楚表现出本发明实施例的特征，在图12并未绘示出第一延伸电极201、介电材料叠层50以及第一电极20。此外，图12并未以实际元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本实施例的特征。
与发光元件1相同，如图12所示，发光元件2的第三侧壁S3上具有多个由下表面10b’延伸至上表面10a’或由上表面10a’延伸至下表面10b’的变质区401’。经由本实施例制造方法，第一激光L1行径在基底10’内部产生孔洞40’，之后再经由孔洞40的导引将半导体晶片WF2分割成独立发光元件2，孔洞40’的内壁在半导体晶片WF2分割后即形成发光元件2的变质区401’，因此变质区401’的位置对应于孔洞40’的位置。此外，第三侧壁S3上具有多个由基底上表面10a’往下延伸至接合层16或载板100的变质区601。经由本实施例制造方法，第二激光L2沿着预备分割线，在暴露区R2内的介电材料叠层50及基底10’内，形成凹槽60，之后再将半导体晶片WF2分割成独立发光元件2，凹槽60的内壁在半导体晶片WF2分割后即形成发光元件2的变质区601，因此变质区601的位置对应于凹槽60的位置。在一实施例中，单一变质区601在z方向上的长度，也就是在基底10’厚度方向上的长度，介于2μm～50μm。在一实施例中，单一变质区601的下部具有尖端，各变质区601的上部可以彼此相连。在一实施例中，相邻变质区601尖端的间距介于1μm～50μm。
在本发明中，虽未绘示从其他方向观察发光元件2的第一侧壁S1、第二侧壁S2及第四侧壁S4的外观，但本技术领域人员可通过前述所揭示的内容，得知第一侧壁S1、第二侧壁S2及第四侧壁S4同样具有变质区401’以及变质区601。
如同前述一实施例的切割制作工艺中，照射在x方向及y方向上的激光，其激光光点宽度、能量、频率及速度等参数可以不同。因此，在一实施例中，不同方向的侧壁上的变质区401’可具有不同的间距。例如，位于x方向的第二侧壁S2及第四侧壁S4的变质区401’间距，不同于位于y方向的第一侧壁S1及第三侧壁S3的变质区401’间距。在另一实施例中，不同方向的侧壁上的变质区401’可具有不同的表面粗糙度。例如，位于x方向的第二侧壁S2及第四侧壁S4的变质区401’的表面粗糙度，不同于位于y方向的第一侧壁S1及第三侧壁S3的变质区401’的表面粗糙度。在另一实施例中，不同方向的侧壁上的变质区401’可具有不同的宽度
如同前述发光元件2另一实施例的制造方法中，可省略第二激光L2。当省略第二激光L2时，发光元件2的外观示意图则不具有变质区601。
图13A为依据本发明一实施例的显示器101的上视示意图。如图13A所示，显示器101包含显示基板200，其中显示基板200包含显示区210与非显示区220，以及多个像素单元PX排列设置于显示基板200中的显示区210，各像素单元PX分别包含第一子像素PX_A、第二子像素PX_B与第三子像素PX_C。非显示区220中设置有数据线驱动电路130以及扫描线驱动电路140。数据线驱动电路130连接各像素单元PX的数据线(data line)(图未示)，以传输数据信号至各像素单元PX。扫描线驱动电路140连接各像素单元PX的扫描线(scan line)(图未示)，以传输扫描信号至各像素单元PX。像素单元PX包含前述任一实施例的发光元件。各子像素发出不同颜色的光，在一实施例中，第一子像素PX_A、第二子像素PX_B与第三子像素PX_C例如分别为红色子像素、绿色子像素以及蓝色子像素。可选用发出不同波长光线的发光元件分别作为子像素，使各子像素呈现不同颜色。在另一实施例中，任一子像素包含前述任一实施例的发光元件，发光元件所发出的光经过波长转换元件(图未示)，使各子像素呈现不同颜色。通过各子像素所发出红色、绿色以及蓝色的光线的组合，可使显示器101发出全彩的影像。然而，本实施例中像素单元PX的子像素个数及排列并不限于此，可依据使用者需求，例如色彩饱和度、分辨率、对比度等，进而有不同的实施方式。
图13B为图13A中一个像素单元PX的截面图。如前述，像素单元PX中包含前述任一实施例的发光元件。在一实施例中，任一子像素包含发光元件封装体4，发光元件封装体4内封有前述任一实施例的发光元件。发光元件封装体4以倒装的方式接合于显示基板200上。显示基板200上设置有电路层110以及电路接合垫8a与8b。电路层110与电路接合垫之间为电连接，电路层110可包含主动式电子元件，例如晶体管。发光元件封装体4的电极81及83例如通过焊接的方式分别与电路接合垫8a及8b接合，并经由电路层110与显示器驱动电路(即，数据线驱动电路130以及扫描线驱动电路140)电连接。如此一来，通过数据线驱动电路130、扫描线驱动电路140及电路层110可控制像素单元PX中的发光元件。在另一实施例中(图未示)，像素单元PX包含发光元件封装体4，单一发光元件封装体4内同时封有多个发光元件，各发光元件构成一子像素。于另一实施例中(图未示)，任一子像素包含依据本发明任一实施例的发光元件，以倒装方式将发光元件的第一电极20与第二电极30，分别接合于显示基板200上的电路接合垫8a与8b。
图14为依据本发明一实施例的显示器背光单元103的截面图。显示器背光单元103包含底壳300，其中容纳了光源模块202，光学膜112设置于光源模块202上方。光学膜112例如为光扩散片(light diffuser)。在本实施例中，背光单元103为直下式背光单元。光源模块202包含电路载板204和安装排列在其上表面上的多个光源6。在一实施例中，光源6包含前述任一实施例的发光元件，以倒装的方式安装在电路载板204的上表面上。在另一实施例中，光源6包含发光元件封装体，其中封有前述任一实施例的发光元件，以倒装的方式安装在电路载板204的上表面上。在另一实施例中，单一发光元件封装体内封有多发光元件。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本发明所属技术领域中具有通常知识者均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。举凡依本发明权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求内。

Claims (14)

1.一种发光元件的制造方法，包含：
提供基底，该基底包含上表面以及下表面；
形成半导体叠层于该上表面；
移除部分半导体叠层形成暴露区环绕该半导体叠层；
形成介电材料叠层覆盖该半导体叠层以及该暴露区；以及
以第一激光照射该基底，该第一激光具有第一波长；
其中，该介电材料叠层对于该第一波长具有10％～50％的反射率及/或50％～90％的穿透率。
2.如权利要求1所述的制造方法，包含：沿着该暴露区于该下表面照射该第一激光；以及将该基底分割，以形成多个该发光元件。
3.如权利要求2所述的制造方法，其中，该第一激光自该下表面在该基底内形成孔洞，贯穿该基底以及该介电材料叠层，或该第一激光自该下表面在该基底内形成变质区，延伸至该上表面。
4.如权利要求1所述的制造方法，其中，该半导体叠层发出主波长为第二波长的光线，该介电材料叠层对于该第二波长的该光线具有90％以上的反射率。
5.如权利要求1所述的制造方法，其中形成该半导体叠层于该上表面包含：以接合层将该半导体叠层接合于载板，其中该接合层与该载板组成该基底。
6.如权利要求5所述的制造方法，还包含以第二激光沿着该暴露区于该上表面照射该基底，且该第二激光在该基底内形成多个凹槽，该多个凹槽其中之一的深度介于2μm～50μm。
7.一种发光元件，其特征在于，包含：
基底，该基底包含上表面、下表面以及多个侧壁；
多个第一变质区，位于该多个侧壁的任一侧壁上，该多个第一变质区其中之一以垂直于该下表面的方向连接该下表面与该上表面；
半导体叠层，位于该上表面；
暴露区，位于该上表面，不被该半导体叠层所覆盖且围绕该半导体叠层；以及
介电材料叠层，覆盖该半导体叠层以及该暴露区。
8.如权利要求7所述的发光元件，其中：
该多个侧壁包含第一侧壁、第二侧壁、第三侧壁以及第四侧壁，该第一侧壁与该第三侧壁相对，该第二侧壁与该第四侧壁相对；
该第一侧壁与该下表面的内夹角为θ1，该第三侧壁与该下表面的内夹角为θ3；以及
该θ1与该θ3的差值小于5°。
9.如权利要求8所述的发光元件，其中：位于该第一侧壁上的该第一变质区的间距不同于位于该第二侧壁上的该第一变质区的间距，及/或位于该第一侧壁上的该第一变质区的表面粗糙度不同于位于该第二侧壁上的该第一变质区的表面粗糙度。
10.如权利要求7所述的发光元件，其中该介电材料叠层对于波长介于1000nm至1100nm光线具有10％～50％的反射率及/或50～90％的穿透率。
11.如权利要求7所述的发光元件，其中该半导体叠层发出光线，该光线具有主波长，以及该介电材料叠层对于该主波长的该光线具有90％以上的反射率。
12.如权利要求7所述的发光元件，还包含电极，位于该介电材料叠层上；其中介电材料叠层包含开孔，位于该电极下方，该电极经由该开孔与该半导体叠层电连接。
13.如权利要求7所述的发光元件，其中该基底包含接合层以及载板。
14.如权利要求13所述的发光元件，还包含多个第二变质区，位于该任一侧壁上，自该上表面往下延伸至该接合层或至该载板。
CN202011601703.1A 2019-12-31 2020-12-30 发光元件及其制造方法 Pending CN113130713A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108148641A TWI846791B (zh) 2019-12-31 發光元件及其製造方法
TW108148641 2019-12-31

Publications (1)

Publication Number Publication Date
CN113130713A true CN113130713A (zh) 2021-07-16

Family

ID=76546742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011601703.1A Pending CN113130713A (zh) 2019-12-31 2020-12-30 发光元件及其制造方法

Country Status (3)

Country Link
US (2) US11870007B2 (zh)
KR (1) KR20210086955A (zh)
CN (1) CN113130713A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871522A (zh) * 2021-12-02 2021-12-31 江西省兆驰光电有限公司 一种灯珠模组、背光模组及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8486742B2 (en) * 2006-11-21 2013-07-16 Epistar Corporation Method for manufacturing high efficiency light-emitting diodes
TWI458131B (zh) 2011-06-27 2014-10-21 Lextar Electronics Corp 半導體發光元件
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871522A (zh) * 2021-12-02 2021-12-31 江西省兆驰光电有限公司 一种灯珠模组、背光模组及电子设备

Also Published As

Publication number Publication date
TW202127691A (zh) 2021-07-16
US20210202794A1 (en) 2021-07-01
KR20210086955A (ko) 2021-07-09
US11870007B2 (en) 2024-01-09
US20240136469A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
US10559717B2 (en) Light-emitting device and manufacturing method thereof
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
US20160336482A1 (en) Light-emitting device
TWI636582B (zh) 發光裝置
TWI816970B (zh) 發光元件及其製造方法
KR20110090437A (ko) 발광 소자 및 그 제조방법
US20220231196A1 (en) Semiconductor light-emitting device
TW202029529A (zh) 發光元件及其製造方法
US20240136469A1 (en) Light-emitting element and manufacturing method thereof
TWI846791B (zh) 發光元件及其製造方法
CN113555482A (zh) 发光元件及其制造方法
CN109935671B (zh) 发光元件
CN112447892A (zh) 发光元件及其制造方法
JP2010226013A (ja) 発光素子及びその製造方法
TWI816177B (zh) 發光元件
US12040344B2 (en) Light emitting device and display apparatus having the same
US20210375980A1 (en) Light emitting device and display apparatus having the same
US20240113262A1 (en) Light-emitting device, backlight unit and display apparatus having the same
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
TW202401848A (zh) 發光元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置
TW202141814A (zh) 發光元件及其製造方法
TW202329483A (zh) 發光元件
JP2024515638A (ja) Ｌｅｄディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination