JP2024515638A - Ｌｅｄディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置 - Google Patents

Ｌｅｄディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置 Download PDF

Info

Publication number
JP2024515638A
JP2024515638A JP2023563051A JP2023563051A JP2024515638A JP 2024515638 A JP2024515638 A JP 2024515638A JP 2023563051 A JP2023563051 A JP 2023563051A JP 2023563051 A JP2023563051 A JP 2023563051A JP 2024515638 A JP2024515638 A JP 2024515638A
Authority
JP
Japan
Prior art keywords
light
emitting stack
degrees
unit pixel
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023563051A
Other languages
English (en)
Inventor
ジョン・ミン・ジャン
スン・ヒュン・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2024515638A publication Critical patent/JP2024515638A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

ＬＥＤディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置を提供する。一実施例にかかるユニットピクセルは、第１発光スタック、前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック、および前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含む。前記第１～第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む。

Description

本開示は、発光ダイオードを用いてイメージを具現するＬＥＤディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置に関するものであり、より詳しくは、高信頼性のＬＥＤディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置に関する。
発光ダイオードは、無機光源として、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所があるため、既存の光源を急速に置き換えている。
従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されて来た。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。
ディスプレイ装置は、一般に、青色、緑色および赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが具現される。
ＬＥＤは、その材料によって多様な色の光を放出できるため、青色、緑色および赤色を放出する個別発光素子を二次元平面上に配列してディスプレイ装置を提供することができる。個別発光素子は、サブピクセルに該当し、青色、緑色および赤色発光素子が一つのピクセルを形成する。しかし、各サブピクセルに一つの発光素子を配列する場合、発光素子の個数が多くなって実装工程に時間が多く所要する。
これにより、近年、青色、緑色、および赤色の発光素子を積層してウエハレベルでユニットピクセルを製造し、製造されたユニットピクセルを回路基板上に配列する技術が開発されている。
ところが、青色、緑色、および赤色の発光素子を積層する場合、ユニットピクセルの全体の高さが増加するため、製造工程の間、絶縁層または金属層の割れが発生し易くなり得る。
例示的な実施例は、製造工程において絶縁層や金属層の割れを防止できる高信頼性のユニットピクセルおよびそれを有するＬＥＤディスプレイ装置を提供する。
少なくとも一つの実施例にかかるユニットピクセルは、第１発光スタック、前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック、および前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含む。前記第１～第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む。
少なくとも一つの実施例にかかるディスプレイ装置は、回路基板および前記回路基板上に配置されたユニットピクセルを含み、前記ユニットピクセルは、第１発光スタック、前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック、および前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含む。前記第１～第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して、約３０度～約７０度の範囲内の傾斜角を有する側面を含む。
図１は、少なくとも一つの実施例にかかるディスプレイ装置を説明するための概略的な平面図である。
図２Ａは、少なくとも一つの実施例にかかるユニットピクセルを説明するための概略的な平面図である。
図２Ｂは、図２Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。
図２Ｃは、図２Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。
図３Ａは、一実施例にかかるユニットピクセルの第１サブピクセルを製造する方法を説明するための概略的な断面図である。
図３Ｂは、一実施例にかかるユニットピクセルの第２サブピクセルを製造する方法を説明するための概略的な断面図である。
図３Ｃは、一実施例にかかるユニットピクセルの第３サブピクセルを製造する方法を説明するための概略的な断面図である。
図４は、一実施例にかかるユニットピクセルの積層構造を説明するための概略的な断面図である。
図５Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図６Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図７Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図８Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図９Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図１０Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図１１Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図１２Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図１３Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図１４Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。 図１５Ａは、一実施例にかかる発光素子を製造する方法を説明するための平面図である。
図５Ｂは、図５Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図６Ｂは、図６Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図７Ｂは、図７Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図８Ｂは、図８Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図９Ｂは、図９Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図１０Ｂは、図１０Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図１１Ｂは、図１１Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図１２Ｂは、図１２Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図１３Ｂは、図１３Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図１４Ｂは、図１４Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図１５Ｂは、図１５Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。
図５Ｃは、図５Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図６Ｃは、図６Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図７Ｃは、図７Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図８Ｃは、図８Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図９Ｃは、図９Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図１０Ｃは、図１０Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図１１Ｃは、図１１Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図１２Ｃは、図１２Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図１３Ｃは、図１３Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図１４Ｃは、図１４Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図１５Ｃは、図１５Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。
図５Ｄは、図５Ｂの一部分を拡大図示した断面図である。 図６Ｄは、図６Ｂの一部分を拡大図示した断面図である。 図７Ｄは、図７Ｂの一部分を拡大図示した断面図である。 図８Ｄは、図８Ｂの一部分を拡大図示した断面図である。 図９Ｄは、図９Ｂの一部分を拡大図示した断面図である。 図１０Ｄは、図１０Ｂの一部分を拡大図示した断面図である。 図１１Ｄは、図１１Ｂの一部分を拡大図示した断面図である。
図１６は、一実施例にかかるユニットピクセルの各層の側面傾斜を示した部分断面図である。
図１７Ａは、一実施例にかかるユニットピクセルの形状を説明するための概略的な平面図である。
図１７Ｂは、また別の実施例にかかるユニットピクセルの形状を説明するための概略的な平面図である。
図１７Ｃは、また別の実施例にかかるユニットピクセルの形状を説明するための概略的な平面図である。
図１８は、従来技術に従って配列された発光素子（Ｒ，Ｇ，Ｂ）を有するユニットピクセルを示した概略的な平面図である。
図１９Ａは、従来技術によるユニットピクセルのＸ方向の発光パターンを示したグラフである。 図１９Ｂは、従来技術によるユニットピクセルのＹ方向の発光パターンを示したグラフである。
図２０Ａは、一実施例にかかるユニットピクセルのＸ方向の発光パターンを示したグラフである。 図２０Ｂは、一実施例にかかるユニットピクセルのＹ方向の発光パターンを示したグラフである。
図２１は、本開示の一実施例にかかるユニットピクセルにおいて第１発光スタックの側面を表したイメージである。
図２２Ａは、本開示の一実施例にかかるユニットピクセルにおいて第１接着層の側面を表したイメージである。
図２２Ｂは、比較例にかかるユニットピクセルにおいて第１接着層の側面を表したイメージである。
図２３Ａは、本開示の一実施例にかかるユニットピクセルにおいて第２発光スタックの側面を表したイメージである。
図２３Ｂは、比較例にかかるユニットピクセルにおいて第２発光スタックの側面を表したイメージである。
図２４は、本開示の一実施例にかかるユニットピクセルにおいて第２接着層の側面を表したイメージである。
図２５は、本開示の一実施例にかかるユニットピクセルにおいて第３発光スタックのメサ側面を表したイメージである。
図２６は、本開示の一実施例にかかるユニットピクセルにおいて第１上部コンタクト電極の側面を表したイメージである。
図２７Ａは、本開示の一実施例にかかるユニットピクセルにおいて第１絶縁層のコンタクトホールを表したイメージである。 図２７Ｂは、比較例にかかるユニットピクセルにおいて第１絶縁層のコンタクトホールを表したイメージである。
以下、添付の図面を参照して本開示の実施例を詳しく説明する。以下で紹介する実施例は、本開示が属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は、以下で説明する実施例に限定されるのではなく、他の形態で具体化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は、便宜のために誇張して表現する場合もある。また、一つの構成要素が別の構成要素の「上部に」または「上に」あると記載されている場合、各部分が他の部分の「直上部」または「直上に」ある場合だけでなく、各構成要素と他の構成要素間に別の構成要素が介在する場合も含む。明細書全体に亘って同じ参照番号は同じ構成要素を表す。
少なくとも一つの実施例にかかるユニットピクセルは、第１発光スタック、前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック、および前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含む。前記第１～第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む。
本明細書において、ある構成要素の「側面傾斜角」は、その構成要素の平らな底面に対してその構成要素の側面が成す内側角を意味する。ここで、前記の平らな底面は第３発光スタックの上面に平行な面であると定義することができる。また、任意の構成要素の上面および下面は、第１発光スタックが第３発光スタックの上部に配置された状態で定義される。
前記第１～第３発光スタックは、それぞれ前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有することができる。
前記第３発光スタックは、メサを含むことができ、前記メサの側面は、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有することができる。
前記第１発光スタックは、前記第３発光スタックの上面に平行な面に対して、第１傾斜角を有する第１側面、および第２傾斜角を有する第２側面を含むことができ、前記第１傾斜角は、前記第２傾斜角より大きくてもよく、前記第１側面が前記第２側面より前記第２発光スタックの近くに位置することができる。
前記第１側面は、前記第２側面から連続になり得る。
前記ユニットピクセルは、前記第１発光スタックと前記第２発光スタック間に配置された第１接着層、および前記第２発光スタックと前記第３発光スタック間に配置された第２接着層をさらに含むことができ、前記第１接着層および第２接着層は、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含むことができる。
前記ユニットピクセルは、前記第２接着層と前記第２発光スタック間に配置された第１接着強化層をさらに含むことができ、前記第１接着強化層は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含むことができる。
前記ユニットピクセルは、前記第２接着層と前記第３発光スタック間に配置された第２接着強化層をさらに含むことができ、前記第２接着強化層は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含むことができる。
前記第１接着強化層または第２接着強化層は、シリコン酸化膜を含むことができる。
前記ユニットピクセルは、前記第１発光スタックの第２導電型半導体層に電気的に接続された第１下部コンタクト電極；前記第２発光スタックの第２導電型半導体層に電気的に接続された第２下部コンタクト電極；および前記第３発光スタックの第２導電型半導体層に電気的に接続された第３下部コンタクト電極をさらに含むことができ、前記第１～第３下部コンタクト電極は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含むことができる。
前記ユニットピクセルは、前記第１発光スタック上に配置された第１上部コンタクト電極をさらに含むことができ、前記第１上部コンタクト電極は、前記第３発光スタックの上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角を有する側面を含むことができる。
前記ユニットピクセルは、前記第１～第３発光スタックを覆う第１絶縁層および前記第１絶縁層上に配置された第１～第４パッドを含み得、前記第１絶縁層は、前記第１～第３発光スタックに電気的接続を許容するコンタクトホールを有することができ、前記第１～第４パッドは、前記コンタクトホールを通じて前記第１～第３発光スタックに電気的に接続することができ、前記コンタクトホールの側壁は、前記第３発光スタックの上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有することができる。
前記ユニットピクセルは、前記第１～第４パッドを覆う第２絶縁層および前記第２絶縁層上に配置された第１～第４連結電極をさらに含み得、前記第２絶縁層は、前記第１～第４パッドに電気的接続を許容する貫通ホールを有することができ、前記第１～第４連結電極は、前記第２絶縁層の貫通ホールを通じて前記第１～第４パッドに電気的に接続することができ、前記貫通ホールの側壁は、前記第３発光スタックの上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有することができる。
前記第１～第３発光スタックの少なくとも一つの発光スタックは、平面図において中心を通る少なくとも一つの垂直面に対して鏡面対称構造を有することができる。
前記ユニットピクセルは、平面図において長方形の形状を有することができ、前記少なくとも一つの垂直面は、前記ユニットピクセルの端部に平行な直線を有することができる。
前記ユニットピクセルは、前記第３発光スタック下部に配置された基板をさらに含むことができる。
少なくとも一つの実施例にかかるディスプレイ装置は、回路基板および前記回路基板上に配置されたユニットピクセルを含み、前記ユニットピクセルは、第１発光スタック、前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック、および前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含む。前記第１～第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む。
前記第１発光スタックは、前記第３発光スタックの上面に平行な面に対して、第１傾斜角を有する第１側面、および第２傾斜角を有する第２側面を含むことができ、前記第１傾斜角は前記第２傾斜角よりも大きくなり得、前記第１側面が前記第２側面よりも前記第２発光スタックの近くに位置することができる。
前記ユニットピクセルは、前記第１発光スタックと前記第２発光スタック間に配置された第１接着層、および前記第２発光スタックと前記第３発光スタック間に配置された第２接着層をさらに含むことができ、前記第１接着層および第２接着層は、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含むことができる。
前記ユニットピクセルは、前記第１発光スタックの第２導電型半導体層に電気的に接続された第１下部コンタクト電極、前記第２発光スタックの第２導電型半導体層に電気的に接続された第２下部コンタクト電極、および前記第３発光スタックの第２導電型半導体層に電気的に接続された第３下部コンタクト電極をさらに含むことができ、前記第１～第３下部コンタクト電極は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含むことができる。
以下、図面を参照して本開示の実施例について具体的に説明する。以下で、ユニットピクセルの発光面積は１０，０００μｍ２以下になり得る。他の実施例において、ユニットピクセルは４，０００μｍ２以下、さらに２，５００μｍ２以下の発光面積を有することができる。ユニットピクセルの全体面積は１０，０００μｍ２以上になってもよい。
図１は、少なくとも一つの実施例にかかるディスプレイ装置を説明するための概略的な平面図である。
図１を参照すると、ディスプレイ装置１００００は、パネル基板２１００および複数のピクセルモジュール１０００を含むことができる。
ディスプレイ装置１００００は、特に限定されるのではないが、マイクロＬＥＤ ＴＶ、スマートウォッチ、ＶＲヘッドセットのようなＶＲディスプレイ装置、または拡張現実メガネのようなＡＲディスプレイ装置を含むことができる。
パネル基板２１００は、受動マトリックス駆動または能動マトリックス駆動のための回路を含むことができる。一実施例において、パネル基板２１００は内部に配線および抵抗を含むことができ、別の実施例において、パネル基板２１００は配線、トランジスタおよびキャパシタを含むことができる。パネル基板２１００はまた、配置された回路に電気的に接続できるパッドを上面に有することができる。
一実施例において、複数のピクセルモジュール１０００がパネル基板２１００上に整列される。各ピクセルモジュール１０００は、回路基板１００１、および回路基板１００１上に配置された複数のユニットピクセル１００を含むことができ、ユニットピクセル１００を覆うモールディング部を含むことができる。別の実施例において、複数のユニットピクセル１００が直接パネル基板２１００上に配列され、モールディング部がユニットピクセル１００を覆うこともできる。
各ユニットピクセル１００に対して、図２Ａ、図２Ｂ、および図２Ｃを参照して詳しく説明する。
図２Ａは、一実施例にかかるユニットピクセル１００の概略的な平面図で、図２Ｂおよび図２Ｃは、それぞれ図２Ａの切り取り線Ａ－Ａ’およびＢ－Ｂ’に沿って切り取った概略的な断面図である。
図２Ａ、図２Ｂおよび図２Ｃを参照すると、ユニットピクセル１００は、発光スタック構造体、前記発光スタック構造体上に形成された第１連結電極２０ｃｅ、第２連結電極３０ｃｅ、第３連結電極４０ｃｅ、および第４連結電極５０ｃｅを含み、各連結電極上にボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐが配置され得る。
ユニットピクセル１００は、基板１１上に配置された第１ＬＥＤサブユニット、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを含むことができる。第１ＬＥＤサブユニットは第１発光スタック２０を含むことができ、第２ＬＥＤサブユニットは第２発光スタック３０を含むことができ、第３ＬＥＤサブユニットは第３発光スタック４０を含むことができる。前記発光スタック構造体は、三つの発光スタック２０，３０，４０を図示するが、本開示が特定個数の発光スタックに制限されるのではない。例えば、幾つかの実施例において、発光スタック構造体は、二つまたはより多くの発光スタックを含むことができる。ここでは、ユニットピクセル１００が一実施例によって三つの発光スタック２０，３０，４０を含むことを例に挙げて説明する。
基板１１は、光を透過するために光透過絶縁性物質を含むことができる。しかし、幾つかの実施例において、基板１１は、特定波長の光のみを透過させたり特定波長の光の一部のみを透過させるように半透明または部分的に透明に形成することもできる。基板１１は、第３発光スタック４０をエピタキシャル成長できる成長基板、例えばサファイア基板になり得る。但し、基板１１は、サファイア基板に限定されるのではなく、別の多様な透明絶縁物質を含むことができる。例えば、基板１１は、ガラス、クォーツ、シリコン、有機ポリマー、または有機－無機複合材料を含むことができ、例えば、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ２Ｏ３）、またはシリコン基板になり得る。また、基板１１は上面に凹凸を含むことができ、例えば、パターニングされたサファイア基板になり得る。上面に凹凸を含むことにより、基板１１に接した第３発光スタック４０で生成された光の抽出効率を増加させることができる。基板１１の凹凸は、第１発光スタック２０および第２発光スタック３０に比べて、第３発光スタック４０の光度を選択的に増加させるために採択することができる。一方、別の実施例において、基板１１は取り除くこともできる。
第１、第２および第３発光スタック２０，３０，４０は、基板１１に向かって光を放出するように構成される。よって、第１発光スタック２０から放出された光は、第２および第３発光スタック３０，４０を通過することができる。一実施例によると、第１、第２、および第３発光スタック２０，３０，４０は、相互異なるピーク波長の光を放出することができる。一実施例において、基板１１から遠く離れた発光スタックの方が、基板１１に近い発光スタックに比べてより長波長の光を放出することにより、光損失を減らすことができる。例えば、第１発光スタック２０は赤色光を放出し、第２発光スタック３０は緑色光を放出し、第３発光スタック４０は青色光を放出することができる。
別の実施例において、第２発光スタック３０が第３発光スタック４０よりも短波長の光を放出することができる。第２発光スタック３０から放出された光の一部は、第３発光スタック４０に吸収され得る。これにより、第２発光スタック３０の光度を減らし、第３発光スタック４０の光度を増加させることができ、よって、第１、第２および第３発光スタックから放出される光の光度割合を変更することができる。例えば、第１発光スタック２０は赤色光を放出し、第２発光スタック３０は青色光を放出し、第３発光スタック４０は緑色光を放出するように構成することができる。これにより、青色光の光度を相対的に減らし、緑色光の光度を相対的に増加させることができ、よって、赤色、緑色および青色の光度割合を３：６：１に近づくように容易に調節することができる。さらに、第１、第２および第３発光スタック２０，３０，４０の発光面積は、約１０，０００μｍ２以下になり得、さらに４，０００μｍ２、さらには２，５００μｍ２以下になり得る。また、基板１１に近くなるほど発光面積がより大きくなり得、緑色光を放出する第３発光スタック４０を基板１１に最も近くなるように配置することにより、緑色光の光度をさらに増加させることができる。
以下では、第２発光スタック３０が第３発光スタック４０よりも短波長の光、例えば、青色光を放出することを例に挙げて説明するが、第２発光スタック３０が第３発光スタック４０よりも長波長の光、例えば緑色光を放出することができることに留意しなければならない。
第１発光スタック２０は、第１導電型半導体層２１、活性層２３および第２導電型半導体層２５を含む。一実施例によると、第１発光スタック２０は、例えば、ＡｌＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、およびＧａＰのような赤色光を放出する半導体物質を含むことができるが、これに限定されるのではない。
一実施例において、第１発光スタック２０は、平面図において対称構造を有することができる。例えば、第１発光スタック２０は、図２Ａに示したように、正八角形の形状を有することができる。第１発光スタック２０の対称構造については、図１７Ａ、図１７Ｂ、および図１７Ｃを参照して後で詳しく説明する。
第１発光スタック２０は、傾斜した側面を有することができる。例えば、第１発光スタック２０は、第３発光スタック４０の上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角、さらに、約４０度～約７０度の傾斜角を有する側面を含むことができる。第１発光スタック２０が傾斜した側面を有するため、第１発光スタック２０の側面を覆う絶縁層、例えば、第１および第２絶縁層７１，７３または第４パッド５０ｐｄのような金属層が欠陥を含むことなく安定して形成することができる。さらに、第１発光スタック２０の側面は２段以上の多段で傾斜することもできる。
第１上部コンタクト電極２１ｎは、第１導電型半導体層２１上に配置され、第１導電型半導体層２１とオーミック接触を形成することができる。第１下部コンタクト電極２５ｐは、第２導電型半導体層２５の下に配置され得る。一実施例によると、第１導電型半導体層２１の一部は、パターニングされてリセスされ得、第１上部コンタクト電極２１ｎは、オーミック接触レベルを増加させるために、第１導電型半導体層２１のリセスされた領域に配置され得る。第１上部コンタクト電極２１ｎは、単一層構造または多重層構造を有し得、Ａｌ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ，Ａｇ，Ｓｎ，Ｗ，Ｃｕ、またはこれらの合金、例えば、Ａｕ－Ｔｅ合金またはＡｕ－Ｇｅ合金を含むことができるが、これに限定されるのではない。一実施例において、第１上部コンタクト電極２１ｎは、約１００ｎｍの厚さを有し得、基板１１に向かって下方向に光放出効率を増加させるために高反射率を有する金属を含むことができる。
第１上部コンタクト電極２１ｎは、第３発光スタック４０の上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角を有する側面を含むことができる。第１上部コンタクト電極２１ｎが傾斜した側面を有するように形成されるため、第１上部コンタクト電極２１ｎを覆う絶縁層７１を安定して形成することができる。
第２発光スタック３０は、第１導電型半導体層３１、活性層３３、および第２導電型半導体層３５を含む。一実施例によると、第２発光スタック３０は、ＧａＮ，ＩｎＧａＮ，ＺｎＳｅ等のような青色光を放出する半導体物質を含むことができるが、これに制限されるのではない。第２下部コンタクト電極３５ｐは、第２発光スタック３０の第２導電型半導体層３５の下に配置される。
第２発光スタック３０は、傾斜した側面を有することができる。例えば、第２発光スタック３０は、第３発光スタック４０の上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含むことができる。第２発光スタック３０が傾斜した側面を有するため、第２発光スタック３０の側面を覆う絶縁層、例えば、第１および第２絶縁層７１，７３または第１～第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄ等の金属層が欠陥を含むことなく安定して形成され得る。さらに、第２発光スタック３０の側面は２段以上の多段で傾斜してもよい。
第３発光スタック４０は、第１導電型半導体層４１、活性層４３、および第２導電型半導体層４５を含む。一実施例によると、第３発光スタック４０は、ＧａＮ，ＩｎＧａＮ，ＧａＰ，ＡｌＧａＩｎＰ，ＡｌＧａＰ等のような緑色光を放出する半導体物質を含み得る。第３下部コンタクト電極４５ｐは、第３発光スタック４０の第２導電型半導体層４５上に配置される。
第３発光スタック４０は、傾斜した側面を有することができる。例えば、第３発光スタック４０は、第３発光スタック４０の上面に平行する面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含むことができる。一実施例において、第３発光スタック４０は、メサを含むことができ、メサが傾斜した側面を含むことができる。第３発光スタック４０が傾斜した側面を有するため、第３発光スタック４０の側面を覆う絶縁層、例えば、第１および第２絶縁層７１，７３または第４パッド５０ｐｄ等の金属層が欠陥を含むことなく安定して形成され得る。さらに、第３発光スタック４０の側面は２段以上の多段で傾斜してもよい。
一実施例によると、第１、第２および第３発光スタック２０，３０，４０の第１導電型半導体層２１，３１，４１および第２導電型半導体層２５，３５，４５のそれぞれは、単一層構造または多重層構造を有し得、幾つかの実施例において、超格子層を含むことができる。さらに、第１、第２および第３発光スタック２０，３０，４０の活性層２３，３３，４３は、単一量子井戸構造または多重量子井戸構造を有することができる。
第１、第２および第３下部コンタクト電極２５ｐ，３５ｐ，４５ｐのそれぞれは、光を透過させる透明導電物質を含むことができる。例えば、下部コンタクト電極２５ｐ，３５ｐ，４５ｐは、透明導電性酸化物（ＴＣＯ）、例えば、ＳｎＯ，ＩｎＯ２，ＺｎＯ，ＩＴＯ，ＩＴＺＯ等を含むことができ、これに限定されるのではない。第１下部コンタクト電極２５ｐは、第２および第３下部コンタクト電極３５ｐ，４５ｐよりも薄くてもよい。例えば、第１下部コンタクト電極２５ｐは、約２４０ｎｍの厚さに形成することができ、第２および第３下部コンタクト電極３５ｐ，４５ｐは、約３００ｎｍの厚さに形成することができる。
第１、第２および第３下部コンタクト電極２５ｐ，３５ｐ，４５ｐもまた、傾斜した側面を有することができる。第１、第２および第３下部コンタクト電極２５ｐ，３５ｐ，４５ｐは、例えば、第３発光スタック４０の上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有することができる。第１、第２および第３下部コンタクト電極２５ｐ，３５ｐ，４５ｐが傾斜した側面を有するため、これらを覆う第１および第２絶縁層７１，７３や、第１～第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄのような金属層を安定して形成することができる。
第１接着層６１は、第１発光スタック２０および第２発光スタック３０間に配置され、第２接着層６３は、第２発光スタック３０と第３発光スタック４０間に配置される。第１および第２接着層６１，６３は、光を透過させる非導電性物質を含むことができる。例えば、第１および第２接着層６１，６３は、光学的に透明な接着剤（ＯＣＡ）を含むことができ、例えば、エポキシ、ポリイミド、ＳＵ８、スピン－オン－ガラス（ＳＯＧ）、ベンゾシクロブテン（ＢＣＢ）を含むことができるが、これに制限されるのではない。
第１接着層６１および第２接着層６３は、傾斜した側面を有することができる。例えば、第１接着層６１および第２接着層６３は、例えば、第３発光スタック４０の上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角を有することができる。第１接着層６１および第２接着層６３が傾斜した側面を有するため、これらを覆う第１および第２絶縁層７１，７３や金属層を安定して形成することができる。
第１接着強化層３７は、第２接着層６３と第２発光スタック３０間に配置することができる。例えば、第１接着強化層３７は、第２接着層６３と第２下部コンタクト電極３５ｐ間に配置されてこれらに接することができる。第１接着強化層３７は、レーザーリフトオフ工程等の急激なストレスの変化を伴う工程で第２発光スタック３０が第２接着層６３から剥離されることを防止し、さらに、第２発光スタック３０の割れを防止することができる。第１接着強化層３７は、例えばシリコン酸化膜で形成することができるが、これに限定されるのではない。
第２接着強化層４７は、第２接着層６３と第３発光スタック４０間に配置され得る。例えば、第２接着強化層４７は、第２接着層６３と第３下部コンタクト電極４５ｐ間に配置されてこれらに接することができる。第２接着強化層４７は、レーザーリフトオフ工程等の急激なストレス変化を伴う工程で第３発光スタック４０が第２接着層６３から剥離されることを防止し、さらに、第３発光スタック４０の割れを防止することができる。第２接着強化層４７は、例えばシリコン酸化膜で形成することができるが、これに限定されるのではない。
第１および第２接着強化層３７，４７は、それぞれ第２および第３下部コンタクト電極３５ｐ，４５ｐより薄い厚さを有することができ、例えば約１００ｎｍの厚さを有することができる。
第１および第２接着強化層３７，４７は、傾斜した側面を有することができる。例えば第１接着層３７および第２接着層４７は、例えば、第３発光スタック４０の上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角を有することができる。第１接着層３７および第２接着層４７が傾斜した側面を有するため、これらを覆う第１および第２絶縁層７１，７３や、第１～第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄのような金属層を安定して形成することができる。
例示した実施例によると、第１絶縁層７１および第２絶縁層７３は、第１、第２および第３発光スタック２０，３０，４０の側面の少なくとも一部上に配置される。第１および第２絶縁層７１，７３は、多様な有機または無機絶縁物質、例えば、ポリイミド、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３等を含むことができる。例えば、第１および第２絶縁層７１，７３の少なくとも一つは、分布ブラッグ反射器（ＤＢＲ）を含むことができる。別の例として、第１および第２絶縁層７１，７３の少なくとも一つは黒色有機ポリマーを含み得る。幾つかの実施例において、電気的にフローティングしている金属反射層が第１および第２絶縁層７１，７３上に配置されて発光スタック２０，３０，４０から放出された光を基板１１側に反射させることができる。幾つかの実施例において、第１および第２絶縁層７１，７３の少なくとも一つは、単一層構造または相互異なる屈折率を有する二つ以上の絶縁層で形成された多重層構造を有することができる。
一実施例によると、第１、第２および第３発光スタック２０，３０および４０のそれぞれは、独立して駆動することができる。より具体的には、それぞれの発光スタックの第１および第２導電型半導体層中の一つに共通電圧が印加され得、それぞれの発光スタックの第１および第２導電型半導体層中の別の一つに個別発光信号を印加することができる。例えば、本開示の一実施例によると、各発光スタックの第１導電型半導体層２１，３１，４１はｎ型になり得、第２導電型半導体層２５，３５，４５はｐ型になり得る。この場合、第３発光スタック４０は、第１発光スタック２０および第２発光スタック３０と比較して反対に積層されたシークエンスを有することができ、これによって、ｐ型半導体層４５が活性層４３の上部に配置されて製造工程が単純化し得る。以下、図示した実施例によっては、第１導電型および第２導電型半導体層をそれぞれｎ型およびｐ型に変えて表現する場合がある。さらに、ｎ型とｐ型は相互反対になってもよい。
発光スタックのｐ型半導体層２５，３５，４５にそれぞれ連結された第１、第２および第３下部コンタクト電極２５ｐ，３５ｐ，４５ｐは、それぞれ第１～第３連結電極２０ｃｅ，３０ｃｅ，４０ｃｅに電気的に連結されてそれぞれ対応する発光信号を受信することができる。一方、発光スタックのｎ型半導体層２１，３１，４１は、第４連結電極５０ｃｅに共通して電気的に連結され得る。これにより、ユニットピクセル１００は、第１、第２および第３発光スタック２０，３０，４０のｎ型半導体層２１，３１，４１が共通して連結された共通ｎ型発光スタック構造体を有することができ、互いに独立して駆動できる。共通ｎ型発光スタック構造体を有するため、第１、第２および第３発光スタック２０，３０，４０に印加される電圧のソースを相互異なるようにすることができる。
図示した実施例にかかるユニットピクセル１００は、共通ｎ型構造を有するが、本開示がこれに限定されるのではない。例えば、一部の例示的な実施例において、それぞれの発光スタックの第１導電型半導体層２１，３１，４１は、ｐ型になり得、それぞれの発光スタックの第２導電型半導体層２５，３５，４５は、ｎ型になり得、よって、共通ｐ型発光スタック構造を形成することができる。また、一部の実施例において、各発光スタックの積層シークエンスは、図面に示したものに制限されず、多様に変更することができる。以下、本開示の一実施例にかかるユニットピクセル１００に対して共通ｎ型発光スタック構造を参照して説明する。
図示した実施例によると、ユニットピクセル１００は、第１パッド２０ｐｄ、第２パッド３０ｐｄ、第３パッド４０ｐｄおよび第４パッド５０ｐｄを含む。第１パッド２０ｐｄは、第１絶縁層７１を通じて定義された第１コンタクトホール２０ＣＨを通じて第１下部コンタクト電極２５ｐに電気的に連結される。第１連結電極２０ｃｅは、第２絶縁層７３を通じて定義された第１貫通ホール２０ｃｔを通じて第１パッド２０ｐｄに電気的に連結される。第２パッド３０ｐｄは、第１絶縁層７１を通じて定義された第２コンタクトホール３０ＣＨを通じて第２下部コンタクト電極３５ｐに電気的に連結される。第２連結電極３０ｃｅは、第２絶縁層７３を通じて定義された第２貫通ホール３０ｃｔを通じて第２パッド３０ｐｄに電気的に連結される。
第３パッド４０ｐｄは、第１絶縁層７１を通じて定義された第３コンタクトホール４０ＣＨを通じて第３下部コンタクト電極４５ｐに電気的に連結される。第３連結電極４０ｃｅは、第２絶縁層７３を通じて定義された第３貫通ホール４０ｃｔを通じて第３パッド４０ｐｄに電気的に連結される。第４パッド５０ｐｄは、第１、第２および第３発光スタック２０，３０，４０の第１導電型半導体層２１，３１，４１上に第１絶縁層７１を通じて定義された第１サブコンタクトホール５０ＣＨａ、第２サブコンタクトホール５０ＣＨｂおよび第３サブコンタクトホール５０ＣＨｃを通じて第１、第２および第３発光スタック２０，３０，４０の第１導電型半導体層２１，３１，４１に連結される。特に、第１サブコンタクトホール５０ＣＨａは、第１上部コンタクト電極２１ｎを露出させることができ、第４パッド５０ｐｄは第１サブコンタクトホール５０ＣＨａを通じて第１上部コンタクト電極２１ｎに連結され得る。このような方式により、第４パッド５０ｐｄはサブコンタクトホール５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃを通じて第１導電型半導体層２１，３１，４１に電気的に連結できるため、ユニットピクセル１００の製造工程を単純化することができる。第４連結電極５０ｃｅは、第２絶縁層７３を通じて定義された第４貫通ホール５０ｃｔを通じて第４パッド５０ｐｄに電気的に連結される。
第１絶縁層７１に形成されるコンタクトホール２０ＣＨ，３０ＣＨ，４０ＣＨ，５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃは、傾斜した側壁を有し得る。前記コンタクトホール２０ＣＨ，３０ＣＨ，４０ＣＨ，５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃの側壁は、第３発光スタック４０の上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有し得る。これにより、第１～第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄがコンタクトホール２０ＣＨ，３０ＣＨ，４０ＣＨ，５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃ内に安定して形成できる。
また、第２絶縁層７３に形成される貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔ，５０ｃｔは、傾斜した側壁を有することができる。前記貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔ，５０ｃｔの側壁は、第３発光スタック４０の上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有することができる。これにより、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅが貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔ，５０ｃｔ内に安定して形成できる。
本実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅがそれぞれパッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄに直接接触することを図示および説明するが、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅがパッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄに直接連結されず、他のコネクタがこれらの間に介在する場合もある。
第１、第２、第３および第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄは、互いに離隔されており、絶縁されている。一実施例によると、第１、第２、第３および第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄのそれぞれは、第１、第２および第３発光スタック２０，３０，４０の側面の少なくとも一部を覆うことができる。これを通じて、第１、第２および第３発光スタック２０，３０および４０から発生した熱の発散を容易に行うことができる。
図示した実施例によると、各連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅは、基板１１から上向きに実質的に長い形状を有することができる。一実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅは、ユニットピクセル１００の対角線方向に配置され得る。これにより、第１～第３発光スタック２０，３０，４０の発光面積を最大限確保することができる。
第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅは、Ｃｕ，Ｎｉ，Ｔｉ，Ｓｂ，Ｚｎ，Ｍｏ，Ｃｏ，Ｓｎ，Ａｇまたはこれらの合金のような金属を含むことができるが、これに制限されるのではない。例えば、連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅのそれぞれは、連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，および５０ｃｅの長い形状から応力を減少させるために二つ以上の金属または複数の相違する金属層を含むことができる。第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、例えば、メッキを用いた蒸着および価格の面で有利なＣｕで形成することができる。Ｃｕは、自然酸化膜を形成するが、自然酸化膜はソルダーペーストを用いた表面実装技術でソルダーペースト内のフラックスによって取り除くことができる。しかし、ソルダーペーストを用いた表面実装技術は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅ間の間隔が約５０μｍ以下の場合、ソルダーペースト間の電気的短絡が発生し得、ユニットピクセル１００の実装に適さない。
マイクロＬＥＤのように極めて小さい発光素子をボンディングするために使用できる方法として共晶ボンディング技術を用いることができる。ところが、Ｃｕ上の自然酸化膜は共晶ボンディングを妨害してボンディング不良を招き得る。
これにより、例示的な実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅ上にそれぞれボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐが配置し得る。ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐは、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅにそれぞれ電気的に接続する。ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐは、共晶ボンディングによって回路基板にボンディングできる金属層、例えば、ＡｕまたはＡｕ／Ｉｎで形成することができる。この場合、回路基板上に配置されたパッドは、例えば、ＩｎまたはＳｎを含むことができる。ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐをＩｎまたはＳｎで形成することを考慮することができるが、Ｉｎはメッキ技術によって厚く蒸着し難く、Ｓｎはユニットピクセル１００の電気的特性を測定するためのプロービングが困難だという問題がある。よって、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐをＡｕで形成することにより、十分な厚さのボンディング金属層を形成することができ、さらに、ユニットピクセル１００の電気的特性を容易に測定することができる。
一方、図示してはいないが、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅとボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐ間に障壁層が介在し得る。障壁層は、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐが連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅと混合されることを防止する。
第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅ間の領域は、保護層８１で満たすことができる。保護層８１は、例えばＰＤＭＡまたはブラックＥＭＣ（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）で形成できる。保護層８１は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの側面を囲むことができる。保護層８１は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの側面全体を囲むことができ、上面を露出させることができる。一実施例において、保護層８１の上面は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面と並ぶことができる。別の実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面は、保護層８１の上面からリセスされ得る。また別の実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面は保護層８１の上面から突出することができる。
一実施例によると、ユニットピクセル１００が当業界に知られているように、表面積が約１０，０００μｍ２未満、または別の実施例において約４，０００μｍ２または２，５００μｍ２未満のマイクロＬＥＤの場合、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、図面に示したように、第１、第２および第３発光スタック２０，３０，４０の少なくとも一つの一部と重なり得る。より具体的には、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅは、発光スタック構造物の側面に形成された少なくとも一つの階段と重なり得る。このように、連結電極の下面の面積が上面よりも大きいため、連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅと発光スタック構造間により大きい接触面積が形成され得る。これにより、発光スタック構造体上に連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅがより安定して形成され得、発光スタック構造体で発生した熱が外部により効率的に発散し得る。
一部の例示的な実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅの少なくとも一つは、発光スタック２０，３０および４０のそれぞれの側面と重なり得、よって、発光スタック２０，３０，４０で発生した熱を外部に効率的に発散させる。また、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅが金属のような反射性物質を含む場合、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、少なくとも一つ以上の発光スタック２０，３０，４０から放出された光を反射することができ、よって、光の効率を改善することができる。
図３Ａは、例示的な実施例にかかるユニットピクセルの第１ＬＥＤサブユニットを製造する方法を説明するための概略的な断面図で、図３Ｂは、例示的な実施例にかかるユニットピクセルの第２ＬＥＤサブユニットを製造する方法を説明するための概略的な断面図で、図３Ｃは、例示的な実施例にかかるユニットピクセルの第３ＬＥＤサブユニットを製造する方法を説明するための概略的な断面図である。
図３Ａを参照すると、第１の一時基板Ｓ１上に第１発光スタック２０が成長する。第１の一時基板Ｓ１は、例えばＧａＡｓ基板になり得る。また、第１発光スタック２０は、ＡｌＧａＩｎＰ系列の半導体層で形成され、第１導電型半導体層２１、活性層２３および第２導電型半導体層２５を含む。第２導電型半導体層２５上に第１下部コンタクト電極２５ｐが形成できる。
図３Ｂを参照すると、第２の一時基板Ｓ２上に第２発光スタック３０が成長し、第２発光スタック３０上に第２下部コンタクト電極３５ｐが形成される。第２発光スタック３０は、第１導電型半導体層３１、活性層３３および第２導電型半導体層３５を含み得る。
第２の一時基板Ｓ２は、窒化ガリウム系列の半導体層を成長させることのできる基板として、例えばサファイア基板になり得る。第２発光スタック３０は、青色光を放出するように形成できる。一方、第２下部コンタクト電極３５ｐは、第２導電型半導体層３５にオーミック接触する。さらに、第２下部コンタクト電極３５ｐ上に第１接着強化層３７が形成できる。第１接着強化層３７は、例えばＳｉＯ２で形成できる。
図３Ｃを参照すると、基板１１上に第３発光スタック４０が成長し、第３発光スタック４０上に第３下部コンタクト電極４５ｐが形成される。第３発光スタック４０は、第１導電型半導体層４１、活性層４３および第２導電型半導体層４５を含む。
基板１１は、窒化ガリウム系列の半導体層を成長させることのできる基板として、例えばサファイア基板になり得る。第３発光スタック４０は、緑色光を放出するように形成できる。第３下部コンタクト電極４５ｐは、第２導電型半導体層４５にオーミック接触する。さらに、第３下部コンタクト電極４５ｐ上に第２接着強化層４７が形成できる。第２接着強化層４７は、例えばＳｉＯ２で形成できる。
第３発光スタック４０の第１導電型半導体層４１、活性層４３および第２導電型半導体層４５は、例えば、有機金属化学気相成長（ＭＯＣＶＤ）方法または分子線エピタキシー（ＭＢＥ）方法によって基板１１上に順に成長することができる。第３下部コンタクト電極４５ｐは、例えば物理気相蒸着法または化学気相蒸着法によって第２導電型半導体層４５上に形成することができ、ＳｎＯ，ＩｎＯ２，ＺｎＯ，ＩＴＯ，ＩＴＺＯ等の透明導電性酸化物（ＴＣＯ）を含むことができる。本開示の一実施例にかかる第３発光スタック４０が緑色を発光する場合、基板１１はＡｌ２Ｏ３（例：サファイア基板）を含み、第３下部コンタクト電極４５ｐは、透明導電性酸化物（ＴＣＯ）を含み得る。第１および第２発光スタック２０，３０は、一時基板Ｓ１，Ｓ２上にそれぞれ第１導電型半導体層、活性層および第２導電型半導体層を順に成長させることにより、同じように形成することができる。透明導電性酸化物（ＴＣＯ）を含む下部コンタクト電極２５ｐ，３５ｐは、例えば、物理気相蒸着法または化学気相蒸着法等によって第２導電型半導体層２５，３５上にそれぞれ形成することができる。
図４は、例示的な実施例にかかるユニットピクセルの積層構造を説明するための概略的な断面図である。ユニットピクセルの積層構造は、前述の図３Ａ、図３Ｂ、および図３Ｃを参照して説明した第１～第３ＬＥＤサブユニットを用いて形成される。
図４を参照すると、先ず、図３Ｃを参照して説明した第１発光スタック４０に、図３Ｂを参照して説明した第２発光スタック３０がボンディングされる。例えば、第１接着強化層３７と第２接着強化層４７が向かい合うようにボンディングされ得る。第２接着強化層４７上に第２接着層６３が形成され、第１接着強化層３７が第２接着層６３上に接着され得る。第２接着層６３は、例えば、透明有機物層または透明無機物層になり得る。有機物層の例としては、ＳＵ８、ポリメチルメタクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を挙げることができ、無機物層の例としてはＡｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ等を挙げることができる。有機物層は、高真空高圧でボンディングすることができ、無機物層は、例えば、化学機械的研磨処理で表面を平坦化した後、プラズマ等を用いて表面エネルギーを低くし、これを用いて高真空でボンディングすることができる。
その後、第２の一時基板Ｓ２は、レーザーリフトオフやケミカルリフトオフ等の技術を用いて第２発光スタック３０から取り除くことができる。特に、第２の一時基板Ｓ２は、レーザーリフトオフを用いて取り除くことができ、このとき、第２発光スタック３０および第２接着層６３に急激なストレスの変化を誘発し得る。前記の第１および第２接着強化層３７，４７は、このような急激なストレスの変化から第２発光スタック３０の割れまたは剥離を防止する。一方、第２の一時基板Ｓ２が取り除かれることにより、第２ＬＥＤ積層３０の第１導電型半導体層３１が上部に露出される。露出された第１導電型半導体層３１の表面がテクスチャリングされてもよい。
次いで、第１発光スタック２０を第２発光スタック３０にボンディングする。一実施例において、第１下部コンタクト電極２５ｐ上に第１接着層６１が形成され、第１接着層６１を用いて第２発光スタック３０上に第１発光スタック２０を結合することができる。第１下部コンタクト電極２５ｐ上に第１接着層６１を形成するため、第１発光スタック２０と第２発光スタック３０をボンディングする間、第１発光スタック２０上に第１接着層６１を形成することができ、よって、工程時間を短縮することができる。しかし、本開示がこれに限定されるのではなく、第２発光スタック３０上に第１接着層６１を形成し、第１発光スタック２０を第２発光スタック３０に結合させてもよい。
その後、第１の一時基板Ｓ１を取り除く。第１の一時基板Ｓ１は、例えば、エッチング技術を用いて第１発光スタック２０から取り除くことができる。これにより、図４に示した発光スタック構造体が提供される。前述のユニットピクセル１００は、発光スタック構造体を加工して形成される。
以下、図４の発光スタック構造体を用いてユニットピクセル１００を製造する方法を詳しく説明する。
図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ、図１４Ａ、および図１５Ａは、例示的な実施例にかかるユニットピクセル１００を製造する方法を説明するための概略的な平面図である。図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂ、図１４Ｂ、および図１５Ｂは、それぞれ図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ、図１４Ａ、および図１５Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。図５Ｃ、図６Ｃ、図７Ｃ、図８Ｃ、図９Ｃ、図１０Ｃ、図１１Ｃ、図１２Ｃ、図１３Ｃ、図１４Ｃ、および図１５Ｃは、それぞれ図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ、図１４Ａ、および図１５Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。図５Ｄ、図６Ｄ、図７Ｄ、図８Ｄ、図９Ｄ、図１０Ｄ、および図１１Ｄは、それぞれ図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、および図１１Ｃの一部分を拡大図示した断面図である。
先ず、図５Ａ、図５Ｂおよび図５Ｃを参照すると、第１導電型半導体層２１、活性層２３および第２導電型半導体層２５をパターニングして第１下部コンタクト電極２５ｐが露出される。第１導電型半導体層２１、活性層２３および第２導電型半導体層２５は、写真およびエッチング工程を用いてパターニングされ得る。第１マスクを使用して写真工程が行われ得、例えば、乾式エッチング技術を用いて第１導電型半導体層２１、活性層２３および第２導電型半導体層２５がエッチングされ得る。パターニング後、露出された下部コンタクト電極２５ｐで囲まれた第１発光スタック２０が残留する。ここでは、一つの第１発光スタック２０を図示するが、基板１１上のユニットピクセル領域のそれぞれにおいて、第１発光スタック２０がパターニングされ得る。
第１発光スタック２０は、ユニットピクセル領域の中央部分に配置できるが、これに限定されるのではない。一方、第１発光スタック２０の平面形状は、対称構造を有し得る。例えば、第１発光スタック２０の平面形状は、鏡面対称構造、回転対称構造等の対称構造を有することができる。ユニットピクセル１００は、長方形または正方形の形状を有することができ、第１発光スタック２０の平面形状は、ユニットピクセル１００の横方向端部に平行な直線を通る垂直面および／または縦方向端部に平行な直線を通る垂直面に対して、鏡面対称構造を有することができる。第１発光スタック２０の平面形状は、例えば、八角形、六角形、またはひし形の形状を有することができ、さらに、正八角形、正六角形、または正方形の形状を有し得るが、これに限定されるのではない。
一方、図５Ｄに示したように、第１発光スタック２０は、傾斜した側面ｓ１，ｓ２を有することができる。例えば、第１発光スタック２０の第１側面ｓ１は、第３発光スタック４０の上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角ａ１、さらに、約４０度～約７０度の傾斜角を有する側面を含むことができる。第１発光スタック２０の第２側面ｓ２は、傾斜角ａ１よりも小さい傾斜角ａ２を有することができる。第１側面ｓ１と第２側面ｓ２は連続し得るが、本開示がこれに限定されるのではなく、第１側面ｓ１と第２側面ｓ２間に別の傾斜角を有する側面が介在してもよい。
図６Ａ、図６Ｂ、および図６Ｃを参照すると、第１発光スタック２０の周囲に第１下部コンタクト電極２５ｐの一部が残留するように第１下部コンタクト電極２５ｐをパターニングする。第１下部コンタクト電極２５ｐは、第２マスクを用いてパターニングされ得る。このとき、第１接着層６１も一緒にパターニングすることができる。これにより、第１下部コンタクト電極２５ｐの周囲に第２発光スタック３０の第１導電型半導体層３１が露出され得る。
第１下部コンタクト電極２５ｐの平面形状は、第１発光スタック２０の平面形状と大体類似するが、第１発光スタック２０の一側に突出部（指示番号２５ｐの指示線が当たる部分）を含むことに違いがある。突出部は、ユニットピクセル１００の対角線方向に配置される。突出部を除いた領域は、第１発光スタック２０の平面形状と実質的に同一になり得る。特定実施例において、第１下部コンタクト電極２５ｐは、切り取り線Ａ－Ａ’を通る垂直面に対して鏡面対称構造を有し得、Ｂ－Ｂ’を通る垂直面に対しては非対称構造を有することができる。
一方、図６Ｄに示したように、第１接着層６１は、傾斜した側面を有するように形成することができる。例えば、第１接着層６１は、第３発光スタック４０の上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角ｂ１を有することができる。また、第１下部コンタクト電極２５ｐも傾斜した側面を有するように形成することができる。第１下部コンタクト電極２５ｐは、第３発光スタック４０の上面に平行な面に対して約５度～約６０度の範囲内の傾斜角ｂ２を有することができる。
図７Ａ、図７Ｂ、および図７Ｃを参照すると、第１導電型半導体層３１、活性層３３、および第２導電型半導体層３５をパターニングして第２下部コンタクト電極３５ｐが露出される。第１導電型半導体層３１、活性層３３および第２導電型半導体層３５は、写真およびエッチング工程を用いてパターニングすることができる。第３マスクを使用して写真工程を行うことができ、例えば、乾式エッチング技術を用いて第１導電型半導体層３１、活性層３３および第２導電型半導体層３５がエッチングされ得る。パターニング後、露出した第２下部コンタクト電極３５ｐで囲まれた第２発光スタック３０が残留する。
第２発光スタック３０の平面形状は、第１下部コンタクト電極２５ｐの平面形状と大体類似するが、第１下部コンタクト電極２５ｐの一側に突出部（指示番号３１の指示線が当たる部分）を含むことに違いがある。第２発光スタック３０の突出部を除いた領域は、第１下部コンタクト電極２５ｐの平面形状と実質的に同一になり得る。これにより、第２発光スタック３０は、第１発光スタック２０の平面形状と大体類似するが、ユニットピクセル１００の対角線方向の二つの部分に突出部を有する。特定実施例において、第２発光スタック３０は、第２発光スタック３０の上下を横切る垂直面、つまり、ユニットピクセル１００の横方向端部に平行な直線を通る垂直面に対して、鏡面対称構造を有することができる。前記第１下部コンタクト電極２５ｐの突出部および前記第２発光スタック３０の突出部を除けば、第２発光スタック３０は第１発光スタック２０と実質的に同じ平面形状を有することができる。
図７Ｄに示したように、第２発光スタック３０は、傾斜した側面を有するように形成することができる。例えば、第２発光スタック３０は、第３発光スタック４０の上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角ｃ１を有する側面を含むことができる。第２発光スタック３０の側面は、２段以上の多段で傾斜してもよい。一形態において、第２発光スタック３０の傾斜角ｃ１は、第１接着層６１の傾斜角ｂ１よりも大きくなり得る。これにより、第１接着層６１の側面と第２発光スタック３０の側面が全体的に緩やかな傾斜を形成することができる。
図８Ａ、図８Ｂ、および図８Ｃを参照すると、第２発光スタック３０の周囲に第２下部コンタクト電極３５ｐの一部が残留するように、第２下部コンタクト電極３５ｐをパターニングする。第２下部コンタクト電極３５ｐは、第４マスクを用いてパターニングすることができる。このとき、第１接着強化層３７、第２接着層６３、および第２接着強化層４７も一緒にパターニングされ得る。これにより、第２下部コンタクト電極３５ｐの周囲に第３下部コンタクト電極４５ｐが露出され得る。
第２下部コンタクト電極３５ｐの平面形状は、第２発光スタック３０の平面形状と大体類似するが、第２発光スタック３０の一側に突出部（指示番号３５ｐの指示線が当たる部分）を含むことに違いがある。突出部を除いた領域は、第２発光スタック３０の平面形状と実質的に同一になり得る。特定実施例において、第２下部コンタクト電極３５ｐは、切り取り線Ｂ－Ｂ’を通る垂直面に対して鏡面対称構造を有することができ、Ａ－Ａ’を通る垂直面に対しては非対称構造を有することができる。
一方、図８Ｄに示したように、第２接着強化層４７は、傾斜した側面を有するように形成することができる。第２接着強化層４７は、例えば、第３発光スタック４０の上面に平行な面に対して約５度～約６０度の範囲内の傾斜角ｄ１を有する側面を含むことができる。また、第２接着層６３は、傾斜した側面を有するように形成することができる。例えば、第２接着層６３は、第３発光スタック４０の上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角ｄ２を有することができる。また、第１接着強化層３７もまた、傾斜した側面を含むことができ、第２接着強化層４７と類似する傾斜角ｄ１を有することができる。第２下部コンタクト電極３５ｐも傾斜した側面を有するように形成することができる。第２下部コンタクト電極３５ｐは、第３発光スタック４０の上面に平行な面に対して約５度～約６０度の範囲内の傾斜角ｄ３を有することができる。第２接着層６３は、第１接着強化層３７、第２下部コンタクト電極３５ｐ、または第２接着強化層４７よりも厚くすることができ、第２接着層６３の傾斜角ｄ２は、第１接着強化層３７、第２下部コンタクト電極３５ｐ、または第２接着強化層４７の傾斜角ｄ１，ｄ３よりも大きくなり得る。
図９Ａ、図９Ｂ、および図９Ｃを参照すると、第２下部コンタクト電極３５ｐ周囲に第３下部コンタクト電極４５ｐが残留するように第３下部コンタクト電極４５ｐをパターニングする。第３下部コンタクト電極４５ｐは、第５マスクを用いてパターニングされ得る。さらに、第２導電型半導体層４５および活性層４３をパターニングして第１導電型半導体層４１を露出させることができる。例えば、第３下部コンタクト電極４５ｐ、第２導電型半導体層４５および活性層４３は、乾式エッチング技術を用いてエッチングされ得る。これにより、第３下部コンタクト電極４５ｐの周囲に第１導電型半導体層４１が露出される。また、露出された第１導電型半導体層４１上にメサが形成され得る。前記メサは、第１導電型半導体層４１の一部、活性層４３、および第２導電型半導体層４５を含むことができる。
第３下部コンタクト電極４５ｐの平面形状は、第２下部コンタクト電極３５ｐの平面形状と大体類似するが、第２下部コンタクト電極３５ｐの一側に突出部（指示番号４５ｐの指示線が当たる部分）を含むことに違いがある。突出部を除いた領域は、第２下部コンタクト電極３５ｐの平面形状と実質的に同一になり得る。特定実施例において、第３下部コンタクト電極４５ｐの平面形状は、切り取り線Ａ－Ａ’を通る垂直面に対して鏡面対称構造を有することができ、切り取り線Ｂ－Ｂ’を通る垂直面に対しても鏡面対称構造を有し得る。さらに、第３下部コンタクト電極４５ｐの平面形状は略長方形または正方形になり得る。
図示された実施例によると、第１発光スタック２０は、発光スタック２０，３０，４０中の最も小さい面積を有する。一方、第３発光スタック４０は、発光スタック２０，３０，４０中の最も大きい面積を有し得、よって、第３発光スタック４０の光度を相対的に増加させることができる。
一方、図９Ｄに示したように、第３発光スタック４０は、傾斜した側面を含み得る。例えば、第３発光スタック４０のメサが傾斜した側面を含み得る。第３発光スタック４０の傾斜した側面は、例えば、第３発光スタック４０の上面に平行な面に対して約３０度～７０度の範囲内の傾斜角ｅ１を有することができる。
一方、第３下部コンタクト電極４５ｐは、傾斜した側面を有するように形成することができる。第３下部コンタクト電極４５ｐは、第３発光スタック４０の上面に平行な面に対して約５度～約６０度の範囲内の傾斜角ｅ２を有することができる。一実施例において、傾斜角ｅ１は傾斜角ｅ２よりも大きくなり得る。
図１０Ａ、図１０Ｂ、および図１０Ｃを参照すると、第１発光スタック２０の第１導電型半導体層２１の上面の一部は、第１上部コンタクト電極２１ｎを形成するために湿式エッチングによってパターニングされ得る。第１導電型半導体層２１は、例えば、ｎ＋＋ ＧａＡｓ層になり得、ｎ＋＋ ＧａＡｓ層の上面の一部が湿式エッチングによってリセスされ得る。
第１上部コンタクト電極２１ｎは、第１導電型半導体層２１のリセスされた領域に形成することができる。第１上部コンタクト電極２１ｎは、例えば、ＡｕＧｅ／Ｎｉ／Ａｕ／Ｔｉに形成することができ、例えば、（１００ｎｍ／２５ｎｍ／１００ｎｍ／１０ｎｍ）の厚さに形成することができる。ｎ＋＋ ＧａＡｓ層の表面を部分的に取り除き、第１上部コンタクト電極２１ｎをリセスされた領域内で第１導電型半導体層２１と接触するようにすることにより、オーミック接触特性を向上させることができる。
第１上部コンタクト電極２１ｎは、第１発光スタック２０の面積よりも小さい面積を有することができる。但し、第１上部コンタクト電極２１ｎは、第１発光スタック２０の平面形状と実質的に同じ平面形状を有することができる。
図１０Ｄに示したように、第１導電型半導体層２１のリセスされた領域の側壁は緩やかな傾斜面で形成することができる。例えば、リセスされた領域の側壁は、第３発光スタック４０の上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角ｆ１を有することができる。
一方、第１上部コンタクト電極２１ｎは、第３発光スタック４０の上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角ｆ２，ｆ３を有する側面を含むことができる。傾斜角ｆ３は、傾斜角ｆ２よりも小さくなり得る。
図１１Ａ、図１１Ｂおよび図１１Ｃを参照すると、第１～第３発光スタック２０，３０，４０を覆う第１絶縁層７１が形成される。第１絶縁層７１は、第１上部コンタクト電極２１ｎを覆う。第１絶縁層７１は、例えば、ＳｉＮ，ＳｉＯ２，Ａｌ２Ｏ３等で約４０００Åの厚さに形成することができる。
一方、第１絶縁層７１の一部は、第１、第２、第３および第４コンタクトホール（２０ＣＨ，３０ＣＨ，４０ＣＨおよび５０ＣＨ）を形成するために一部取り除くことができる。第１コンタクトホール２０ＣＨは、第１下部コンタクト電極２５ｐ上に定義されて第１下部コンタクト電極２５ｐの一部を露出させる。第２コンタクトホール３０ＣＨは、第２下部コンタクト電極３５ｐ上に定義されて第２下部コンタクト電極３５ｐを露出させることができる。第３コンタクトホール４０ＣＨは、第３下部コンタクト電極４５ｐ上に定義されて第３下部コンタクト電極４５ｐを露出させることができる。
第４コンタクトホール５０ＣＨは、第１～第３発光スタック２０，３０，４０の第１導電型半導体層２１，３１，４１に電気的接続を許容するための通路を提供する。第４コンタクトホール５０ＣＨは、第１サブコンタクトホール５０ＣＨａ、第２サブコンタクトホール５０ＣＨｂおよび第３サブコンタクトホール５０ＣＨｃを含むことができる。第１サブコンタクトホール５０ＣＨａは、第１導電型半導体層２１上に定義されて第１上部コンタクト電極２１ｎの一部を露出させることができ、第２サブコンタクトホール５０ＣＨｂは、第１導電型半導体層３１上に定義されて第１導電型半導体層３１の一部を露出させることができ、第３サブコンタクトホール５０ＣＨｃは、第１導電型半導体層４１上に定義されて第１導電型半導体層４１の一部を露出させることができる。
第１コンタクトホール２０ＣＨ、第２コンタクトホール３０ＣＨ、第３コンタクトホール４０ＣＨおよび第２サブコンタクトホール５０ＣＨｂは、それぞれ第１発光スタック２０の外に配置された突出部上に位置し得る。一方、第１サブコンタクトホール５０ＣＨａは、第１上部コンタクト電極２１ｎ上に位置し得、第３サブコンタクトホール５０ＣＨｃは、第３下部コンタクト電極４５ｐの外で第１導電型半導体層４１上に位置し得る。
図１１Ｄに示したように、第１絶縁層７１に形成されるコンタクトホール２０ＣＨ，３０ＣＨ，４０ＣＨ，５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃは、傾斜した側壁を有するように形成され得る。前記コンタクトホール２０ＣＨ，３０ＣＨ，４０ＣＨ，５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃの側壁は、第３発光スタック４０の上面に平行する面に対して約１０度～約７０度の範囲内の傾斜角ｇ１を有することができる。
図１２Ａ、図１２Ｂ、および図１２Ｃを参照すると、第１、第２、第３および第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄおよび５０ｐｄが第１絶縁層７１上に形成される。第１、第２、第３および第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄおよび５０ｐｄは、例えば、実質的に基板１１の前面上に導電層を形成し、写真およびエッチング工程を用いて導電層をパターニングすることにより、形成することができる。
第１パッド２０ｐｄは、第１コンタクトホール２０ＣＨが形成された領域と重なるように形成されて、第１コンタクトホール２０ＣＨを通じて第１下部コンタクト電極２５ｐに連結され得る。第２パッド３０ｐｄは、第２コンタクトホール３０ＣＨが形成された領域と重なるように形成されて、第２コンタクトホール３０ＣＨを通じて第２下部コンタクト電極層３５ｐに連結され得る。第３パッド４０ｐｄは、第３コンタクトホール４０ＣＨが形成された領域と重なるように形成されて、第３コンタクトホール４０ＣＨを通じて第３下部コンタクト電極４５ｐに連結され得る。第４パッド５０ｐｄは、第４コンタクトホール５０ＣＨが形成された領域、特に、第１、第２および第３サブコンタクトホール５０ＣＨａ，５０ＣＨｂ，５０ＣＨｃが形成された領域と重なるように形成されて、第１～第３発光スタック２０，３０，４０の第１導電型半導体層２１，３１，４１に電気的に連結され得る。
第１～第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄは、Ａｕを含むことができ、例えば、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ａｕ／Ｔｉの積層構造で形成することができ、厚さは、例えば、約１００ｎｍ／５０ｎｍ／１００ｎｍ／５０ｎｍ／１００ｎｍ／５０ｎｍ／３０００ｎｍ／１０ｎｍで形成され得る。
図１３Ａ、図１３Ｂ、および図１３Ｃを参照すると、第２絶縁層７３が第１絶縁層７１上に形成され得る。第２絶縁層７３は、ＳｉＮｘ，ＳｉＯ２，Ａｌ２Ｏ３等で形成することができる。
次いで、第２絶縁層７３は、パターニングされて第１～第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄを露出させる第１、第２、第３および第４貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔおよび５０ｃｔが形成され得る。第２絶縁層７３に形成される貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔ，５０ｃｔは、傾斜した側壁を有するように形成することができる。例えば、貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔ，５０ｃｔの側壁は、第３発光スタック４０の上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有することができる。
第１パッド２０ｐｄ上に形成された第１貫通ホール２０ｃｔは、第１パッド２０ｐｄの一部を露出させる。第２パッド３０ｐｄ上に形成された第２貫通ホール３０ｃｔは、第２パッド３０ｐｄの一部を露出させる。第３パッド４０ｐｄ上に形成された第３貫通ホール４０ｃｔは、第３パッド４０ｐｄの一部を露出させる。第４パッド５０ｐｄ上に形成された第４貫通ホール５０ｃｔは、第４パッド５０ｐｄの一部を露出させる。図示した実施例において、第１、第２、第３および第４貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔおよび５０ｃｔは、第１、第２、第３および第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄおよび５０ｐｄが形成された領域内でそれぞれ定義することができる。また、第１、第２、第３および第４貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔおよび５０ｃｔは、第１発光スタック２０の外に配置され得る。
図１４Ａ、図１４Ｂ、および図１４Ｃを参照すると、第１、第２、第３および第４貫通ホール２０ｃｔ，３０ｃｔ，４０ｃｔ，５０ｃｔが形成された第２絶縁層７３上に第１、第２、第３および第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅが形成される。第１連結電極２０ｃｅは、第１貫通ホール２０ｃｔが形成された領域と重なるように形成されて、第１貫通ホール２０ｃｔを通じて第１パッド２０ｐｄに連結され得る。第２連結電極３０ｃｅは、第２貫通ホール３０ｃｔが形成された領域と重なるように形成されて、第２貫通ホール３０ｃｔを通じて第２パッド３０ｐｄに連結され得る。第３連結電極４０ｃｅは、第３貫通ホール４０ｃｔが形成された領域と重なるように形成されて、第３貫通ホール４０ｃｔを通じて第３パッド４０ｐｄに連結され得る。第４連結電極５０ｃｅは、第４貫通ホール５０ｃｔが形成された領域と重なるように形成されて、第４貫通ホール５０ｃｔを通じて第４パッド５０ｐｄに連結され得る。
第１、第２、第３および第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、互いに離隔され、発光スタック構造体上に形成され得る。第１、第２、第３および第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、第１、第２、第３および第４パッド２０ｐｄ，３０ｐｄ，４０ｐｄ，５０ｐｄにそれぞれ電気的に連結されて外部信号を各発光スタック２０，３０，４０に転送することができる。
第１、第２、第３および第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅを形成する方法は、特に制限されない。例えば、本開示の一実施例によると、発光スタック構造体上にシード層が導電性表面に蒸着され、連結電極が形成される位置にシード層が露出されるようにフォトレジストパターンが形成され得る。一実施例によると、前記シード層は、約１０００Å程度の厚さで蒸着され得るが、これに限定されるのではない。シード層は、例えば、Ｔｉ／Ｃｕで形成され得る。次いで、シード層上にＣｕ，Ｎｉ，Ｔｉ，Ｓｂ，Ｚｎ，Ｍｏ，Ｃｏ，Ｓｎ，Ａｇと同じ金属またはこれらの合金でメッキされ得る。Ｃｕは、特に、メッキが容易且つ経済的である。
一方、メッキが完了した後、連結電極の上面を平坦化するために研磨（ｐｏｌｉｓｈｉｎｇ）工程を行うことができる。その後、連結電極間に残留するフォトレジストパターンおよびシード層を取り除くことができる。前記研磨工程は、省略することもできる。
図示した例示的な実施例によると、それぞれの連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅは、基板１１から遠くなるように実質的に長い形状を有することができる。他の例示的な実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの長い形状から応力を減少させるために２個以上の金属または複数の相違する金属層を含むことができる。しかし、本開示は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの特定形状に限定されるのではなく、一部の実施例において連結電極は多様な形状を有することができる。
第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、発光スタック構造体の側面に形成された少なくとも一つのステップと重なり得る。このような方式で、連結電極の下部表面は上部表面よりもさらに大きな幅を有し得、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅおよび５０ｃｅと発光スタック構造体間にさらに大きい接触面積を提供してユニットピクセル１００が後続の工程に耐えられるより安定した構造を有する。
図１５Ａ、図１５Ｂ、および図１５Ｃを参照すると、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅを覆う保護層８１が形成される。保護層８１は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅ間の領域を満たし、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの側面を覆うことができる。さらに、保護層８１は先に第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面を覆うように形成した後、グラインディング技術を用いて第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上部の一部と一緒に取り除くことができる。例えば、エポキシモールディングコンパウンドをラミネーション技術を用いて第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅを覆うことができ、これを硬化させた後、エポキシモールディングコンパウンドをグラインディング技術を用いて取り除くことができる。これにより、保護層８１の上面は、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面と並ぶように形成することができる。特定の実施例において、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面が保護層８１の上面よりも若干突出し得る。
その後、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐが第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅ上に形成される。第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面を露出させるフォトレジストパターンを用いたリフトオフ技術を用いて、例えば、Ｔｉ／Ｎｉ／Ａｕ（５０ｎｍ／５０ｎｍ／４００ｎｍ）の多層構造を有するボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐが形成され得る。
ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐはスパッタリング技術を用いて蒸着され得、蒸着前に硫酸を用いて第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面に形成された自然酸化層を取り除く前処理を施すことができる。一実施例において、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐは、それぞれ第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面の面積よりも小さい面積を有することができる。このとき、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面はリセスされた領域を含むことができる。他の実施例において、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐは、それぞれ第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面の面積よりも大きい面積を有することができる。これにより、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐの一部は、保護層８１上に位置することができる。
第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅは、メッキに有利な金属で形成されることにより、ボンディングに適さない場合がある。さらに、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面に自然酸化層が形成されて接触不良が発生し得る。よって、第１～第４連結電極２０ｃｅ，３０ｃｅ，４０ｃｅ，５０ｃｅの上面を部分的に取り除くことにより、自然酸化膜を取り除くことができ、また、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐを採択することにより、ユニットピクセル１００を回路基板上に共晶ボンディング技術を用いて容易に実装することができる。
その後、基板１１をユニットピクセル領域別に分割することにより、個別化されたユニットピクセル１００が完成できる。基板１１は、レーザースクライビング技術を用いて分割することができる。他の実施例において、第３発光スタック４０から基板１１を取り除いてもよい。
ユニットピクセル１００は、ボンディング金属層２０ｃｐ，３０ｃｐ，４０ｃｐ，５０ｃｐを用いて図１の回路基板１００１またはパネル基板２１００上にボンディングされてディスプレイ装置１００００が提供され得る。よって、ユニットピクセル１００は、ディスプレイ装置１００００内で基板１１が使用者側に配置されるようにボンディングされ、第１発光スタック２０、第２発光スタック３０、および第３発光スタック４０から放出された光は、基板１１を通じて外部に放出される。
ユニットピクセル１００は、製造工程で絶縁層や金属層の割れを防止できるように各層の側面が傾斜した構造を有する。図１６は、上で説明したユニットピクセル１００の各層の側面傾斜を全体的に見せるために概略的に図示した部分断面図である。
図１７Ａは、例示的な実施例にかかるユニットピクセル１００の形状を説明するための概略的な平面図である。
図１７Ａを参照すると、第１発光スタック２０は、平面図において上下を横切るＸ軸に対して対称構造を有し得る。また、第１発光スタック２０は、平面図において左右を横切るＹ軸に対して対称構造を有することができる。これにより、第１発光スタック２０から放出された光は、Ｘ軸方向において対称的な発光パターンを表すことができ、また、Ｙ軸方向において対称的な発光パターンを表すことができる。本実施例において、第１発光スタック２０は、正八角形の形状を有する。これにより、Ｘ軸方向の発光パターンとＹ軸方向の発光パターンが大体類似し得る。しかし、本実施例において、第１発光スタック２０の形状が正八角形に限定されるのではなく、左右および上下対称な任意の八角形になり得る。
一方、第２発光スタック３０は、第１発光スタック２０と大体類似する形状を有するが、電気的接続のために追加領域を含む。例えば、指示番号２５ｐおよび３１で示した領域に突出部を有することができる（例えば、図７Ａ参照）。これにより、第２発光スタック３０はＸ軸に対して対称構造を有するが、Ｙ軸に対しては非対称構造を有し得る。しかし、第２発光スタック３０の追加領域は、Ｘ軸およびＹ軸から外れている。よって、Ｘ軸およびＹ軸上の第２発光スタック３０だけを考慮すると、第２発光スタック３０は対称構造を有する。これにより、第２発光スタック３０から放出される光もまた、Ｘ軸方向およびＹ方向において大体対称的な発光パターンを表し得る。
また、第３発光スタック４０は、指示番号２５ｐ，３１，３５ｐ、および４５ｐで示した領域を含む形状、つまり、長方形または正方形の形状を有し、よって、Ｘ軸およびＹ軸に対して対称構造を有する（例えば、図９Ａ参照）。よって、第３発光スタック４０から放出される光は、大体対称的な発光パターンを表し得る。
図１７Ｂは、また別の実施例にかかるユニットピクセルの形状を説明するための概略的な平面図である。
図１７Ｂを参照すると、第１発光スタック２０は、平面図において上下を横切るＸ軸に対して対称構造を有することができる。また、第１発光スタック２０は、平面図において左右を横切るＹ軸に対して対称構造を有することができる。これにより、第１発光スタック２０から放出された光は、Ｘ軸方向において対称的な発光パターンを表すことができ、また、Ｙ軸方向において対称的な発光パターンを表すことができる。本実施例において、第１発光スタック２０は、正六角形の形状を有する。しかし、本実施例において第１発光スタック２０の形状が正六角形に限定されるのではなく、左右および上下対称の任意の六角形になり得る。
一方、第２発光スタック３０は、第１発光スタック２０と大体類似する形状を有するが、電気的接続のために追加領域を含む。例えば、指示番号２５ｐおよび３１で表した領域に突出部を有することができる。これにより、第２発光スタック３０はＸ軸に対して対称構造を有するが、Ｙ軸に対しては非対称構造を有することができる。しかし、第２発光スタック３０の追加領域は、Ｘ軸およびＹ軸から外れている。よって、Ｘ軸およびＹ軸上の第２発光スタック３０だけを考慮すると、第２発光スタック３０は対称構造を有する。これにより、第２発光スタック３０から放出される光もまた、Ｘ軸方向およびＹ方向において大体対称的な発光パターンを表し得る。
また、第３発光スタック４０は、指示番号２５ｐ，３１，３５ｐ、および４５ｐで示される領域を含む形状、つまり、長方形または正方形の形状を有し、よって、Ｘ軸およびＹ軸に対して対称構造を有する。よって、第３発光スタック４０から放出される光は、大体対称的な発光パターンを表し得る。
図１７Ｃは、また別の実施例にかかるユニットピクセルの形状を説明するための概略的な平面図である。
図１７Ｃを参照すると、第１発光スタック２０は、平面図において上下を横切るＸ軸に対して対称構造を有することができる。また、第１発光スタック２０は、平面図において左右を横切るＹ軸に対して対称構造を有することができる。これにより、第１発光スタック２０から放出された光は、Ｘ軸方向において対称的な発光パターンを表すことができ、また、Ｙ軸方向において対称的な発光パターンを表すことができる。本実施例において、第１発光スタック２０は、ひし形の形状を有する。本実施例において、第１発光スタック２０のＸ軸方向の長さとＹ軸方向の長さが同一になり得るが、これに限定されるのではない。
一方、第２発光スタック３０は、第１発光スタック２０と大体類似する形状を有するが、電気的接続のために追加領域を含む。例えば、指示番号２５ｐおよび３１で示した領域に突出部を有することができる。これにより、第２発光スタック３０は、Ｘ軸に対して対称構造を有するが、Ｙ軸に対しては非対称構造を有することができる。しかし、第２発光スタック３０の追加領域は、Ｘ軸およびＹ軸から外れている。よって、Ｘ軸およびＹ軸上の第２発光スタック３０だけを考慮すると、第２発光スタック３０は対称構造を有する。これにより、第２発光スタック３０から放出される光もまた、Ｘ軸方向およびＹ方向において大体対称的な発光パターンを表し得る。
また、第３発光スタック４０は、指示番号２５ｐ，３１，３５ｐ、および４５ｐで指示される領域を含む形状、つまり、長方形または正方形の形状を有し、よって、Ｘ軸およびＹ軸に対して対称構造を有する。よって、第３発光スタック４０から放出される光は、大体対称的な発光パターンを表し得る。
図１８は、従来技術に従って配列された発光素子（Ｒ，Ｇ，Ｂ）を有するユニットピクセル２００を表す概略的な平面図で、図１９Ａおよび図１９Ｂは、従来技術にかかるユニットピクセルのＸおよびＹ方向発光パターンを表すグラフで、図２０Ａおよび図２０Ｂは、それぞれ一実施例にかかるユニットピクセルのＸおよびＹ方向発光パターンを表すグラフである。
図１８を参照すると、従来技術にかかるユニットピクセル２００は、同一平面上に配列された発光素子（Ｒ，Ｇ，Ｂ）を有する。発光素子は、それぞれ赤色光、緑色光、および青色光を放出することができる。図示したように、緑色発光素子Ｇを中心に赤色発光素子Ｒと青色発光素子ＢがＹ軸方向の両側に配置される。
図１９Ａおよび図１９Ｂを参照すると、ユニットピクセル２００は、Ｘ軸方向において大体対称的な発光パターンを表すが、Ｙ軸方向において相対的に非対称的な発光パターンが表れ得る。特に、中心に配置された緑色発光素子Ｇに比べて、赤色発光素子Ｒおよび青色発光素子Ｂから放出される赤色光および緑色光の対称性の方がさらに良くない。
図２０Ａおよび図２０Ｂを参照すると、本開示の実施例にかかるユニットピクセル１００は、赤色光、青色光、および緑色光の全てに対してＸ軸方向およびＹ軸方向において対称的な発光パターンを表した。
図２１は、本開示の一実施例にかかるユニットピクセルにおいて第１発光スタックの側面を示したイメージである。
図２１を参照すると、第１発光スタック２０は、傾斜した側面を有するように形成され、特に、多段側面を含む。第１発光スタックの側面中の第１下部コンタクト電極２５ｐに接する側面は約６０度の傾斜角を有し、第１発光スタックの上面に接する側面は６０度よりも小さい傾斜角を有する。
図２２Ａは、本開示の一実施例にかかるユニットピクセルにおいて第１接着層の側面を示したイメージで、図２２Ｂは、比較例にかかるユニットピクセルにおいて第１接着層の側面を示したイメージである。
図２２Ａに示したように、第１接着層６１は約６２度の傾斜角を有するように形成されている。一方、図２２Ｂに示したように、比較例の場合、第１接着層６１が略垂直な側面を有し、これにより、第１接着層６１の側面を覆う絶縁層および金属層にクラックが発生した。
図２３Ａは、本開示の一実施例にかかるユニットピクセルにおいて第２発光スタックの側面を示したイメージで、図２３Ｂは、比較例にかかるユニットピクセルにおいて第２発光スタックの側面を示したイメージである。
図２３Ａに示したように、第２発光スタック３０は約６３度の傾斜角を有するように形成されている。一方、図２３Ｂに示したように、第２発光スタック３０が約７２度の傾斜角を有する場合、その上に形成された金属層にクラックが発生した。
図２４は、本開示の一実施例にかかるユニットピクセルにおいて第２接着層の側面を示したイメージである。
図２４を参照すると、第２下部コンタクト電極３５ｐおよび第１接着強化層３７は約２６度の傾斜角を有するように形成され、第２接着層６３は約６５度の傾斜角を有するように形成され、第２接着強化層４７は約１４度の傾斜角を有するように形成されている。
図２５は、本開示の一実施例にかかるユニットピクセルにおいて第３発光スタックのメサ側面を示したイメージである。図２５を参照すると、第３発光スタック４０のメサは、約４７度の傾斜角を有するように形成されている。
図２６は、本開示の一実施例にかかるユニットピクセルにおいて第１上部コンタクト電極の側面を示したイメージである。
図２６を参照すると、第１上部コンタクト電極２１ｎの側面は、約５８度の傾斜角を有するように形成され、多段構造を有することを確認することができる。これにより、その上に形成された絶縁層および金属層はクラックがなくきれいに形成されたことを確認することができる。
図２７Ａは、本開示の一実施例にかかるユニットピクセルにおいて第１絶縁層７１のコンタクトホールを示したイメージで、図２７Ｂは比較例にかかるユニットピクセルにおいて第１絶縁層７１のコンタクトホールを示したイメージである。
図２７Ａを参照すると、第１絶縁層７１のコンタクトホールの側壁は、約１６度の傾斜角を有するように形成され、その上に形成された金属層は、クラックがなくきれいに形成されている。これに対し、図２７Ｂに示したように、第１絶縁層７１のコンタクトホール側壁が垂直に形成された場合、その上に形成された金属層にクラックが発生した。
特定の例示的な実施例および具現例を本明細書で説明したが、別の実施例および修正がこの説明から明らかなものと考える。よって、本開示はこのような実施例に制限されるのではなく、添付の請求の範囲のより広い範囲および当業者に明白且つ多様な修正および等価の構成を含む。
１１ 基板
２０ 第１発光スタック
２０ｃｅ 第１連結電極
２０ＣＨ 第１コンタクトホール
２０ｃｐ ボンディング金属層
２０ｃｔ 第１貫通ホール
２０ｐｄ 第１パッド
２１ 第１導電型半導体層
２１ｎ 第１上部コンタクト電極
２３ 活性層
２５ 第２導電型半導体層
２５ｐ 第１下部コンタクト電極
３０ 第２発光スタック
３０ｃｅ 第２連結電極
３０ＣＨ 第２コンタクトホール
３０ｃｐ ボンディング金属層
３０ｃｔ 第２貫通ホール
３０ｐｄ 第２パッド
３１ 第１導電型半導体層
３３ 活性層
３５ 第２導電型半導体層
３５ｐ 第２下部コンタクト電極層
３７ 第１接着強化層
４０ 第３発光スタック
４０ｃｅ 第３連結電極
４０ＣＨ 第３コンタクトホール
４０ｃｐ ボンディング金属層
４０ｃｔ 第３貫通ホール
４０ｐｄ 第３パッド
４１ 第１導電型半導体層
４３ 活性層
４５ 第２導電型半導体層
４５ｐ 第３下部コンタクト電極
４７ 第２接着強化層
５０ｃｅ 第４連結電極
５０ＣＨ 第４コンタクトホール
５０ＣＨａ 第１サブコンタクトホール
５０ＣＨｂ 第２サブコンタクトホール
５０ＣＨｃ 第３サブコンタクトホール
５０ｃｐ ボンディング金属層
５０ｃｔ 第４貫通ホール
５０ｐｄ 第４パッド
６１ 第１接着層
６３ 第２接着層
７１ 第１絶縁層
７３ 第２絶縁層
８１ 保護層
１００ ユニットピクセル
２００ ユニットピクセル
１０００ ピクセルモジュール
１００１ 回路基板
２１００ パネル基板
１００００ ディスプレイ装置

Claims (20)

  1. 第１発光スタック；
    前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック；および
    前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含み、
    前記第１～第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む、ユニットピクセル。
  2. 前記第１発光スタック、前記第２発光スタックおよび前記第３発光スタックは、それぞれ前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する、請求項１に記載のユニットピクセル。
  3. 前記第３発光スタックは、メサを含み、前記メサの側面は、前記第３発光スタックの上面に平行な面に対して約３０度～約７０の範囲内の傾斜角を有する、請求項２に記載のユニットピクセル。
  4. 前記第１発光スタックは、前記第３発光スタックの上面に平行な面に対して、第１傾斜角を有する第１側面、および第２傾斜角を有する第２側面を含み、
    前記第１傾斜角は、前記第２傾斜角よりも大きく、
    前記第１側面が前記第２側面よりも前記第２発光スタックの近くに位置する、請求項１に記載のユニットピクセル。
  5. 前記第１側面は、前記第２側面から連続している、請求項４に記載のユニットピクセル。
  6. 前記第１発光スタックと前記第２発光スタック間に配置された第１接着層；および
    前記第２発光スタックと前記第３発光スタック間に配置された第２接着層をさらに含み、
    前記第１接着層および第２接着層は、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む、請求項１に記載のユニットピクセル。
  7. 前記第２接着層と前記第２発光スタック間に配置された第１接着強化層をさらに含むが、
    前記第１接着強化層は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含む、請求項６に記載のユニットピクセル。
  8. 前記第２接着層と前記第３発光スタック間に配置された第２接着強化層をさらに含むが、
    前記第２接着強化層は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含む、請求項７に記載のユニットピクセル。
  9. 前記第１接着強化層または第２接着強化層は、シリコン酸化膜を含む、請求項８に記載のユニットピクセル。
  10. 前記第１発光スタックの第２導電型半導体層に電気的に接続された第１下部コンタクト電極；
    前記第２発光スタックの第２導電型半導体層に電気的に接続された第２下部コンタクト電極；および
    前記第３発光スタックの第２導電型半導体層に電気的に接続された第３下部コンタクト電極をさらに含み、
    前記第１下部コンタクト電極、前記第２下部コンタクト電極および前記第３下部コンタクト電極は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含む、請求項１に記載のユニットピクセル。
  11. 前記第１発光スタック上に配置された第１上部コンタクト電極をさらに含むが、
    前記第１上部コンタクト電極は、前記第３発光スタックの上面に平行な面に対して約２０度～約７０度の範囲内の傾斜角を有する側面を含む、請求項１に記載のユニットピクセル。
  12. 前記第１発光スタック、前記第２発光スタックおよび前記第３発光スタックを覆う第１絶縁層；および
    前記第１絶縁層上に配置された第１パッド、第２パッド、第３パッドおよび第４パッドを含むが、
    前記第１絶縁層は、前記第１発光スタック、前記第２発光スタックおよび前記第３発光スタックに電気的接続を許容するコンタクトホールを有し、
    前記第１パッド、前記第２パッド、前記第３パッドおよび前記第４パッドは、前記コンタクトホールを通じて前記第１発光スタック、前記第２発光スタックおよび前記第３発光スタックに電気的に接続し、
    前記コンタクトホールの側壁は、前記第３発光スタックの上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有する、請求項１に記載のユニットピクセル。
  13. 前記第１パッド、前記第２パッド、前記第３パッドおよび前記第４パッドを覆う第２絶縁層；および
    前記第２絶縁層上に配置された第１連結電極、第２連結電極、第３連結電極および第４連結電極をさらに含むが、
    前記第２絶縁層は、前記第１パッド、前記第２パッド、前記第３パッドおよび前記第４パッドに電気的接続を許容する貫通ホールを有し、
    前記第１連結電極、第２連結電極、第３連結電極および第４連結電極は、前記第２絶縁層の貫通ホールを通じて前記第１パッド、前記第２パッド、前記第３パッドおよび前記第４パッドに電気的に接続し、
    前記貫通ホールの側壁は、前記第３発光スタックの上面に平行な面に対して約１０度～約７０度の範囲内の傾斜角を有する、請求項１２に記載のユニットピクセル。
  14. 前記第１発光スタック、前記第２発光スタックおよび前記第３発光スタック中の少なくとも一つの発光スタックは、平面図において中心を通る少なくとも一つの垂直面に対して鏡面対称構造を有する、請求項１に記載のユニットピクセル。
  15. 前記ユニットピクセルは、平面図において長方形の形状を有し、
    前記少なくとも一つの垂直面は、前記ユニットピクセルの端部に平行な直線を通る、請求項１４に記載のユニットピクセル。
  16. 前記第３発光スタック下部に配置された基板をさらに含む、請求項１に記載のユニットピクセル。
  17. 回路基板；
    前記回路基板上に配置されたユニットピクセルを含むが、
    前記ユニットピクセルは、
    第１発光スタック；
    前記第１発光スタック下部に位置し、前記第１発光スタックよりもさらに広い面積を有する第２発光スタック；および
    前記第２発光スタック下部に位置し、前記第２発光スタックよりもさらに広い面積を有する第３発光スタックを含み、
    前記第１発光スタック、前記第２発光スタックおよび前記第３発光スタックの少なくとも一つは、前記第３発光スタックの上面に平行な面に対して、約３０度～約７０度の範囲内の傾斜角を有する側面を含む、ディスプレイ装置。
  18. 前記第１発光スタックは、前記第３発光スタックの上面に平行な面に対して、第１傾斜角を有する第１側面、および第２傾斜角を有する第２側面を含み、
    前記第１傾斜角は、前記第２傾斜角よりも大きく、
    前記第１側面が前記第２側面よりも前記第２発光スタックの近くに位置する、請求項１７に記載のディスプレイ装置。
  19. 前記ユニットピクセルは、
    前記第１発光スタックと前記第２発光スタック間に配置された第１接着層；および
    前記第２発光スタックと前記第３発光スタック間に配置された第２接着層をさらに含み、
    前記第１接着層および第２接着層は、前記第３発光スタックの上面に平行な面に対して約３０度～約７０度の範囲内の傾斜角を有する側面を含む、請求項１７に記載のディスプレイ装置。
  20. 前記ユニットピクセルは、
    前記第１発光スタックの第２導電型半導体層に電気的に接続された第１下部コンタクト電極；
    前記第２発光スタックの第２導電型半導体層に電気的に接続された第２下部コンタクト電極；および
    前記第３発光スタックの第２導電型半導体層に電気的に接続された第３下部コンタクト電極をさらに含み、
    前記第１下部コンタクト電極、前記第２下部コンタクト電極および前記第３下部コンタクト電極は、前記第３発光スタックの上面に平行な面に対して約５度～約６０度の範囲内の傾斜角を有する側面を含む、請求項１９に記載のディスプレイ装置。
JP2023563051A 2021-04-14 2022-04-14 Ｌｅｄディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置 Pending JP2024515638A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163174769P 2021-04-14 2021-04-14
US63/174,769 2021-04-14
US17/719,323 2022-04-12
US17/719,323 US20220336427A1 (en) 2021-04-14 2022-04-12 Unit pixel for led display and led display apparatus having the same
PCT/KR2022/005384 WO2022220604A1 (ko) 2021-04-14 2022-04-14 Led 디스플레이용 유닛 픽셀 및 그것을 갖는 디스플레이장치

Publications (1)

Publication Number Publication Date
JP2024515638A true JP2024515638A (ja) 2024-04-10

Family

ID=83601695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023563051A Pending JP2024515638A (ja) 2021-04-14 2022-04-14 Ｌｅｄディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置

Country Status (5)

Country Link
US (1) US20220336427A1 (ja)
EP (1) EP4310909A1 (ja)
JP (1) JP2024515638A (ja)
CN (1) CN217955861U (ja)
WO (1) WO2022220604A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120005662A (ko) * 2010-07-09 2012-01-17 엘지이노텍 주식회사 발광 소자
CN110854250A (zh) * 2015-02-13 2020-02-28 首尔伟傲世有限公司 发光元件
KR20170118511A (ko) * 2016-04-15 2017-10-25 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11538852B2 (en) * 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
BR112022007494A2 (pt) * 2019-10-23 2022-07-12 Seoul Viosys Co Ltd Aparelho de exibição

Also Published As

Publication number Publication date
EP4310909A1 (en) 2024-01-24
US20220336427A1 (en) 2022-10-20
WO2022220604A1 (ko) 2022-10-20
CN217955861U (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US20220393063A1 (en) Passivation covered light emitting unit stack
CN213601872U (zh) 显示器装置、单元像素及像素模块
KR20210113983A (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
KR20210155396A (ko) Led 칩 및 그것을 제조하는 방법
US20230282797A1 (en) Light emitting device and led display apparatus having the same
KR20220065757A (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
KR20220088675A (ko) Led 디스플레이 장치
KR20210155801A (ko) Led 패키지 및 그 제조방법
CN212934617U (zh) 发光元件及显示装置
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
JP2024515638A (ja) Ｌｅｄディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置
CN217114393U (zh) 单元像素及具有该单元像素的显示装置
US20240113150A1 (en) Light emitting device and light emitting module having the same
CN213071133U (zh) 显示器用发光元件及显示装置
CN215869440U (zh) 发光元件、单元像素及显示装置
CN215896385U (zh) 单元像素制造用晶圆
US20230352619A1 (en) Light emitting device and light emitting module having the same
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
KR102059974B1 (ko) 광전소자
US20230369304A1 (en) Pixel device and display apparatus having the same
TW202329492A (zh) 發光元件及其應用之顯示裝置
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
KR101974976B1 (ko) 광전소자 및 그 제조방법
TW202335319A (zh) 半導體發光元件
TW202228307A (zh) 半導體發光元件